JP3082852B1 - システムｌｓｉの製造方法及びその方法で製造されたシステムｌｓｉ - Google Patents

Abstract

【要約】 【課題】 ハードウェア及びソフトウェアの再利用を行
った場合も、消費電力などのランニングコストを増大さ
せないシステムＬＳＩの製造方法の実現。 【解決手段】 少なくともプロセッサ11とメモリ12,13
を１つのチップ内に有するシステムＬＳＩの製造方法で
あって、あらかじめ設定された共通プロセスが終了した
段階のシステムＬＳＩ１を準備する工程S7と、システム
ＬＳＩに搭載する応用プログラムS12 を動作させた時に
使用するプロセッサのデータ語長及びメモリのデータ語
長とワード数から、応用プログラムを動作させた時の使
用領域を決定する工程S13,S14 と、使用領域以外の非使
用領域への電源供給が行われないようにシステムＬＳＩ
を製造して完成させる工程S8とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コアプロセッサと
メモリと周辺回路を１チップに搭載したシステムＬＳＩ
の製造方法及びそのような方法で製造されたシステムＬ
ＳＩに関し、特にシステムＬＳＩの低コスト化と低消費
電力化を両立するフレキシブル・システムＬＳＩチップ
（ＦｌｅｘＳｙｓ）の製造方法に関する。

【０００２】

【従来の技術】近年の微細加工技術の進歩により、シス
テムを１チップ上に搭載したシステムＬＳＩの実現が可
能となった。システムＬＳＩは、ハードウェアとソフト
ウェアから構成される。ここでは、ハードウェアは、プ
ロセッサ、データメモリ、命令メモリ、及び周辺回路な
どであり、ソフトウェアはアプリケーション・プログラ
ムであるとして説明する。

【０００３】システムＬＳＩの製造コストを低減するに
は、ハードウェアとソフトウェアの両方で、再利用性を
高める必要がある。ハードウェア又はソフトウェアの再
利用により、設計及び製造におけるプロセスの共通化を
図り、各プロセスの実質的な生産量を増大させて１チッ
プ当りのオーバーヘッドを低減することができる。組み
込みシステムの設計において、プロセッサベースのシス
テム設計は広く採用されている。プロセッサベースの設
計は、（１）設計工程の最終段階でも仕様の変更が容易
であること、（２）容易に品種改良ができるという２つ
の利点を有する。プロセッサベースのシステム設計にお
いて、ハードウェア及びソフトウェアの再利用はシステ
ム設計のコスト削減に大きく貢献する。

【０００４】プロセッサベースの組み込みシステム設計
では、システムの機能の大部分はソフトウェアにより実
現される。年々、システムに対して要求される機能は複
雑化しているため、ソフトウェアのコストは増大してい
る。更に、製品寿命の短期化、製品の多様化が進むにつ
れ、ソフトウェア開発者の負担は益々大きくなる。ソフ
トウェア開発コストを削減するために、多くのソフトウ
ェア開発者は、機能を部品化し、それらを再利用する。
ソフトウェアの再利用として、ＯＳや通信制御のように
汎用的に用いられる機能を実現するプログラムの再利用
が行われている。

【０００５】一方、システムの機能を１チップに集積し
たシステムＬＳＩでは、ソフトウェアだけでなく、ハー
ドウェアの設計再利用も欠かせない技術である。ハード
ウェアを再利用すると、そのチップ単価を削減すること
ができる。なぜなら再利用により大量生産が可能とな
り、単位チップ当りの設計コストやマスク製作費が小さ
くなるためである。専用性を持たせながら大量生産によ
りチップ単価を削減することを目的としたハードウェア
再利用の例として、ゲートアレイやＦＰＧＡ(Field Pro
grammable Gate Array) のような前工程段階の再利用が
挙げられる。これらのアプローチは、トランジスタ、あ
るいはゲートレベルで自由度を持った一つのＬＳＩを大
量に生産し、最終製品に近い段階で専用化することによ
り、チップの低価格化を実現している。しかし、プロセ
ッサ、メモリ、及び入出力回路が１チップ上に集積され
るシステムＬＳＩにこのアプローチを採用することは、
回路レベルでの自由度を与えることが回路の複雑さの点
から非現実的であるため困難である。

【０００６】そこで、現在の組み込みシステムで広く用
いられているハードウェアの再利用は、プロセッサやメ
モリの再利用である。組み込みソフトウェアは大規模
化、複雑化の一途をたどっており、あらゆるアーキテク
チャに対して、より柔軟に再利用性を向上させる必要が
ある。しかし、システムＬＳＩの低コスト化と低消費電
力化の両立は難しいと考えられる。その理由は、次の通
りである。発熱やバッテリー寿命などの制約が年々厳し
くなっている現在、可能な限りＬＳＩの用途に対して専
用化することが望ましい。しかし、一方では、システム
ＬＳＩを専用化すると、その再利用性は乏しくなる。更
に、製品寿命が短くなる傾向にあるため、システムＬＳ
Ｉの生産量は限られる。このため、チップ単価の増大を
招く。そこで、可能な限りシステムＬＳＩを汎用的に設
計し、再利用する技術の確立が必要である。

【０００７】そこで、例えば、特開昭５８−１８６８２
４号公報には、コンタクトを所要のマスクパターンに形
成することにより、一つの半導体チップに集積された機
能ブロックのうち応用プログラムの実行時に使用しない
機能ブロックへの電源供給を遮断する方式が提案されて
いる。しかし、実際のシステムＬＳＩでは、機能ブロッ
クのうちまったく使用しないブロックはほとんどなく、
いずれのブロックも一部は動作するため、この方式では
十分な効果が得られない。

【０００８】システムＬＳＩのハードウェア及びソフト
ウェアの再利用について更に詳しく考察する。以下、Ｌ
ＳＩのチップ単価をモデル化し、設計再利用がチップ単
価に及ぼす影響を考える。ＤをＬＳＩの設計コスト、Ｍ
をマスク製作費、Ｎを良品ＬＳＩの数、Ｆを１チップ当
りの製造コスト（チップ面積で近似）とすると、ＬＳＩ
のチップ単価Ｐは、式（１）で近似される。

【０００９】Ｐ＝（Ｄ＋Ｍ）／Ｎ＋Ｆ ・・・（１） 式（１）より、Ｎを大きくすると、つまり、同一のＬＳ
Ｉを大量に生産することにより、チップ当りの設計コス
ト及びマスク製作費が減少する。このような例として
は、組み込みマイコンがある。組み込みマイコンは、複
数の用途を対象に汎用的に設計されているため、再利用
性を有し、チップが安価である。

【００１０】設計の再利用性を高めることは、チップの
大量生産を可能にし、その単価を削減できる。次に、設
計の再利用がチップの単価に及ぼす影響について解析す
る。ｋ種類の用途に用いるシステムＬＳＩを合計Ｎ個設
計することを考える。この時、（ａ）１種類のシステム
ＬＳＩをｋ種類の用途に再利用する。（ｂ）ｋ種類のシ
ステムＬＳＩを設計する、の２通りの設計を行った場合
のチップ単価を比較する。（ａ）の方法で設計したチッ
プ単価をＰ’、（ｂ）の方法で設計したチップ単価をＰ
ｉとすると、それぞれ次の式（２）、（３）で近似でき
る。

【００１１】 Ｐ’＝（Ｄ’＋Ｍ’）／Ｎ＋Ｆ’ ・・・（２） Ｐｉ＝（Ｄｉ＋Ｍｉ）／ｎｉ＋Ｆｉ ・・・（３） Ｎとｎｉの関係は次の式（４）で表される。

【００１２】

【数１】

【００１３】Ｄ’≒Ｄｉ、Ｍ’≒Ｍｉとすると、１種類
のＬＳＩを用いた方、つまり上記の（２）式の第１項は
はるかに小さくなる。一方、第２項の製造コストＦ
（Ｆ’，Ｆｉ）は、チップ面積より決定される歩留りに
強く関係している。一般的に、専用化するとチップ面積
が小さくなるため、Ｆ’＞Ｆｉとなる場合が多い。つま
り、第２項を小さくするためには、専用化する方がよ
い。しかし、チップ面積が比較的大きくても、製造を重
ねる毎に設計の改良が行われ、歩留りが改善される場合
も多い。以上より、大量生産は、チップ単価を削減する
有効な方法といえる。

【００１４】上記の問題を解決する一つの方法として、
再利用の範囲を限定し、複数の用途に対して１種類のＬ
ＳＩを用いる手法、つまり、ｋ種類の用途に対してｌ
（＜ｋ）種類のＬＳＩを設計する手法が、現在多く採用
されている。例えば、家電製品などに組み込まれ、主に
その制御を司る小規模システムに対しては４ビットマイ
クロコンピュータなどの小規模なＬＳＩが使用され、内
部で高度な信号処理を行う携帯情報端末などには３２ビ
ットマイクロコンピュータのような大規模なＬＳＩが使
用される。

【００１５】

【発明が解決しようとする課題】しかし、現在の汎用マ
イクロコンピュータでは、消費電力や基本性能はチップ
によって固定されており、柔軟にアプリケーションに対
応することは難しく、必要以上の回路を実装し、シリコ
ンの面積を無駄に使用することが多い。再利用の範囲を
限っているため、３２ビットマイクロコンピュータで４
ビットのシステムが動作するといったことは生じない
が、各範囲では同様に不必要な電力が消費されるという
問題が生じる。高々２４ビットのデータを処理する用途
に対して３２ビットマイクロコンピュータを採用する場
合、２４ビットの精度しか必要ない変数に対して、マイ
クロコンピュータに搭載されているメモリにはそれ以上
の領域が確保され、全く使用されていない領域が含まれ
ている。この時、不必要な上位数ビットに起因する電力
消費は小さくない。

【００１６】以上のように、システムＬＳＩを可能な限
り汎用化し、再利用することは、チップ単価を削減する
ための一つの方法であるが、汎用化することにより不必
要な電力消費が増大するといった問題がある。不必要な
電力とは、演算器、レジスタ及びバスの一部の不必要な
スイッチングに起因する電力のことである。例えば、３
２ビットプロセッサ上で８ビットに符号化された文字を
処理する場合、データバス、演算器などの上位２４ビッ
トは意味を持たない。この使用されない領域でのスイッ
チングは無駄に電力を消費する。

【００１７】同様に、メモリにおいても不必要な電力が
消費される場合がある。例えば、プロセッサが３２ビッ
トの大きさを持つ変数ｘをメモリから読み出す場合、メ
モリのプリチャージ回路、センスアンプ、ビット線、及
びワード線が駆動され、電力が消費される。あらゆる入
力データに対して変数ｘの最大値が１、最小値が０の場
合（例えばｘがフラグとして使用される場合）、上位３
１ビットのデータをメモリから読み出すために消費され
る電力は無駄である。更に、メモリとプロセッサ間のバ
スによって不必要な電力が消費される可能性があること
も上記より明らかである。

【００１８】システムＬＳＩのような大規模な回路にな
ると、回路の不必要な部分がチップ単価に及ぼす影響は
小さくない。回路の不必要な部分により消費される電力
や不必要な外部ピンはパッケージのコストを増大させ
る。更に、それが動作中に消費するエネルギ（以下ラン
ニングコストと呼ぶ）は、バッテリーの寿命を不必要に
短くする。式（１）ではチップの製造コストのみを考え
たが、実際のコストとしてはこれだけでは不十分で、ラ
ンニングコストを含めて考えることが必要である。パッ
ケージのコスト、及びランニングコストの合計をＥとす
ると、チップ単価のは、式（５）のように再定義され
る。

【００１９】 Ｐ＝（Ｄ＋Ｍ）／Ｎ＋Ｆ＋Ｅ ・・・（５） Ｅを最小化し、かつ大量生産による第１項の削減を最大
化するシステムＬＳＩの設計手法が重要である。しか
し、これまでシステムＬＳＩについては、このような観
点で構築され実現されている製造方法はなかった。本発
明は、製造コストを低減するためにハードウェア及びソ
フトウェアの再利用を行った場合も、消費電力などのラ
ンニングコストを増大させないシステムＬＳＩの製造方
法の実現を目的とする。

【００２０】

【課題を解決するための手段】上記目的を実現するた
め、本発明のシステムＬＳＩの製造方法は、応用プログ
ラムを動作させるのに必要なデータ語長からプロセッサ
及びメモリの必要な使用領域を決定し、非使用領域への
電源供給を行わないようにすることで、消費電力などの
ランニングコストを増大させずに、ハードウェア及びソ
フトウェアの再利用を行うことを特徴とする。

【００２１】すなわち、本発明のシステムＬＳＩの製造
方法は、少なくともプロセッサとメモリを１つのチップ
内に有するシステムＬＳＩの製造方法であって、あらか
じめ設定された共通プロセスが終了した段階のシステム
ＬＳＩを準備する工程と、システムＬＳＩに搭載する応
用プログラムを動作させた時に使用するプロセッサのデ
ータ語長及びメモリのデータ語長とワード数から、応用
プログラムを動作させた時の使用領域を決定する工程
と、使用領域以外の非使用領域への電源供給が行われな
いようにシステムＬＳＩを製造して完成させる工程とを
備えることを特徴とする。

【００２２】図１３は、従来のマイクロコンピュータの
製造方法と本発明の方法との違いを示す図であり、
（ａ）が従来例を、（ｂ）が本発明を示す。前述のよう
に、システムＬＳＩの従来の製造方法では、ハードウェ
アをカスタマイズすることは行われておらず、ハードウ
ェアの再利用の範囲を選択可能にした上でソフトウェア
でカスタマイズしていた。これに対して、本発明のシス
テムＬＳＩの製造方法では、ソフトウェアとハードウェ
アの両方をカスタマイズし、ソフトウェアの設計パラメ
ータをハードウェアの製造工程に反映させて、ＬＳＩの
設計データやマスクデータを再利用する。本発明では、
設計の最終工程における数枚のマスクによりシステムＬ
ＳＩの不必要な電力消費を抑え、コストの削減を図る。
データバス幅やメモリの語数を応用に合せて最適化し、
必要な部分にのみ電力を供給することで、消費電力を必
要最小限に抑える。

【００２３】図１は、本発明のシステムＬＳＩの製造方
法の全体構成を示す図である。この製造方法で作られる
ＬＳＩは、コア・プロセッサ、データメモリ、命令メモ
リ及び周辺回路が１チップに集積されたシステムＬＳＩ
である。このシステムＬＳＩの製造方法では、ベースと
なる汎用ＬＳＩチップ１があり、応用プログラム２に応
じて、汎用ＬＳＩチップ１のデータ語長を上限として、
それより短い任意のデータ語長に変更することが可能で
ある。しかも、コア・プロセッサ、データメモリ、命令
メモリ（必要に応じて周辺回路も）のデータ語長を短く
することにより使用されない領域、及び応用プログラム
２を実行する場合に使用されないデータメモリ、命令メ
モリ（必要に応じて周辺回路も）の領域には、電源を供
給しないため不必要な電力が消費されることもない。

【００２４】例えば、汎用ＬＳＩチップ１のデータ語長
が６４ビットで、データメモリと命令メモリは十分な容
量を備えているとする。高機能のシステムＬＳＩを設計
する場合には、データ語長が６０ビットのＬＳＩ３−１
に変更し、低消費電力のシステムＬＳＩを設計する場合
には、データ語長が７ビットのＬＳＩ３−４に変更し、
中間のシステムに対しては３２ビットのＬＳＩ３−２や
２０ビットのＬＳＩ３−３に変更するといった具合に任
意のデータ語長のＬＳＩに変更できる。つまり、一つの
汎用ＬＳＩから様々な語長を持つシステムＬＳＩを設計
することができる。しかも、ベースとなる汎用ＬＳＩチ
ップを最終工程に近い段階でカスタマイズするので、式
（５）の第１項のＮは非常に大きくできる。

【００２５】B.Shackleford らは、∧Embedded System
Cost Optimization via Data path Width Adjustment"
IEICE Trans.Information and Systems, Vol.E80-D,No.
10,pp.974-981,October 1997 で、データ語長がシステ
ムの面積、性能に強く影響を及ぼすことを報告してい
る。また、A.Inoue らは、∧A Programming Language f
orProcessor Based Embedded Systems" In Proc. of Fi
fth Asian Pacific Conf.on Hardware Description Lan
guages,pp.89-94,1998 で、データ語長が消費電力にも
強く影響することを報告している。

【００２６】データ語長を短くすることにより使用され
ない領域に電源供給を行わければ、最初からそのデータ
語長で設計したＬＳＩと同等の消費電力のＬＳＩにする
ことができる。例えば、６４ビットプロセッサを搭載し
た汎用ＬＳＩチップを設計しておき、その製造工程で上
位１６ビットへの電源の供給を遮断することにより、４
８ビットプロセッサを搭載したシステムＬＳＩと同様に
動作するシステムＬＳＩを得ることができる。すなわ
ち、本発明によれば、ランニングコストを最小限にでき
る。

【００２７】更に、システムＬＳＩをパッケージする時
に、非使用領域の電極パッドを外部ピンに接続しないよ
うにすれば、パッケージのコストも最小限にできる。以
上のように、本発明のシステムＬＳＩの製造方法は、式
（５）の第１項と第３項の両方を共に削減する方法とい
える。応用プログラムは、システム設計者がデータ語長
を任意に設定できるソフトウェア言語で記述する。

【００２８】使用領域を決定する工程では、システム設
計者が設定したデータ語長に対応してコンパイルするコ
ンパイラを使用して応用プログラムをコンパイルし、コ
ンパイルしたプログラムでシミュレートを行う。以上の
ように、本発明のシステムＬＳＩの製造方法は、消費電
力を用途に応じて変更できるため、一つの汎用ＬＳＩチ
ップを広い分野（各種の応用プログラム）に適用可能で
ある。これにより、一つのＬＳＩチップを大量生産する
ことができ、生産個数が増加するので（式（５）のＮが
増加する。）、チップ単価を削減できる。

【００２９】また、演算器、データバス、レジスタ、及
びバスの駆動条件をビット単位で指定できるため、プロ
セッサのデータ語長を用途に応じて適切に選択すれば、
不必要に消費される電力を削減できる。メモリにおいて
も同様に、低消費電力化でき、消費電力の削減はパッケ
ージコストの削減にもつながる。更に、本発明のシステ
ムＬＳＩは、従来の部品としてのＬＳＩとは異なり、そ
れ自体がシステムである。従って、システム設計時に
は、ソフトウェアの開発と製造の最終工程をおけるカス
タマイズだけで専用化を行う。システムの構成部品を集
め、それらを一つのチップに集積する工程が省かれるた
め、短期間に目的のＬＳＩを設計することができる。

【００３０】更に、パッケージングの直前にカスタマイ
ズを行うので、不要なピンをパッケージングする時に実
装する必要がない。そのため、パッケージングのコスト
が削減される。更に、ＬＳＩ自体の再利用は、高精度な
見積りを可能にする。配線抵抗などのようなＬＳＩの物
理的な情報が固定されるので、上流工程での消費電力の
見積り精度が向上する。高精度な見積り技術は、システ
ムＬＳＩの設計パラメータを決定する上で重要である。

【００３１】

【発明の実施の形態】以下、本発明の実施例について説
明する。本発明の実施例では、図１に示したように、汎
用ＬＳＩチップが用意される。図２は、実施例の汎用Ｌ
ＳＩチップの構成を示す図である。図示のように、この
汎用ＬＳＩチップ１０は、コアプロセッサ１１、データ
メモリ１２、命令メモリ１３、及び周辺回路１４から構
成され、それぞれの構成要素はシステムバス１６で接続
されている。また、参照番号１５は、電極パッドであ
る。図２において、斜線部分は、ある応用プログラムの
実行中に動作する領域を示す。電極パッドの斜線部分
は、パッケージングされる時に外部ピンに接続されるパ
ッドを示す。システム設計者は、製造の最終工程におい
て、図２の斜線部分、つまり電源を供給する領域を自由
に変更できる。

【００３２】各部の電源供給の遮断については、各種の
方法があり、当業者であれば容易に行えるが、以下コア
プロセッサ１１及びデータメモリ１２の電源遮断につい
て簡単に説明する。図３は、実施例のＬＳＩのコアプロ
セッサ１１の構成を示す図である。このコアプロセッサ
としては、例えば、組み込みシステムに多く使用されて
いるＲＩＳＣプロセッサなどであり、ここでは６４ビッ
トのデータ語長を有するプロセッサである。図示のよう
に、コアプロセッサ１１では、レジスタファイル２１
と、ＡＬＵ（演算ユニット）２２と、ロード／記憶ユニ
ット２３とが、データバス２４、２５、２６で接続され
ており、各データバスは６４ビットのデータ幅を有す
る。

【００３３】例えば、レジスタファイル２１に存在する
すべてのレジスタの上位５３ビットへの電源供給を無効
とすることにより、データバス２４〜２６の上位５３ビ
ットの信号が遷移しなくなる。これにより、ＡＬＵ２
２、ロード／記憶ユニット２３の上位５３ビットの信号
遷移による電力消費がなくなる。この場合、コアプロセ
ッサ１１は、見かけ上１１ビットのプロセッサとなる。

【００３４】レジスタファイル２１への電源の供給を無
効にする例を図４に示す。この例では、レジスタファイ
ル２１のすべてのレジスタの上位３ビットの電源供給が
遮断される。各レジスタの各ビットに対応してフリップ
・フロップ（ＦＦ）３０が設けられており、各ＦＦ３０
の電源配線２９と電源線２７の間にスイッチ部２８が設
けられており、スイッチ部２８を切り離すことにより、
対応するＦＦ３０への電源供給が遮断できる。

【００３５】図５は、スイッチ部２８を実現する例であ
り、（ａ）はコンタクトのマスクを変更する方式を、
（ｂ）はレーザ切断方式を示す。図示のように、電源線
３１と電源配線３６〜３９は、それぞれコンタクト３２
〜３５を介して接続される。このコンタクトは最終工程
に近い段階で形成される。そこで、（ａ）の場合には、
電源を供給しない電源配線とのコンタクトは形成しな
い。必要なコンタクトだけをマスクパターンに形成する
ことで、必要な部分にだけ電源供給を行うことができ
る。

【００３６】また、配線をレーザを照射して切断するこ
とが知られている。そこで、（ｂ）に示すように、電源
を供給しない電源配線３６、３７をレーザで切断する。
これにより、必要な部分にだけ電源供給を行うことがで
きる。データメモリ２２としては、ＳＲＡＭ、ＤＲＡ
Ｍ、ＦｅＲＡＭなどが使用できる。ここでは、データメ
モリ２２をＳＲＡＭで形成する。図６は、本実施例にお
けるデータメモリ２２をを形成するＳＲＡＭの構成を示
す図である。プリチャージ回路４１、４２の電源配線５
４、６１は、スイッチ部５３、６０を介して電源線５
２、５９に接続されており、メモリセル４３、４４の電
源配線５６、６３は、スイッチ部５５、６２を介して電
源線５２、５９に接続されており、センスアンプ４５、
４６の電源配線５８、６５は、スイッチ部５７、６４を
介して電源線５２、５９に接続されている。図５で説明
したのと同様の方法で、不必要な領域への電源供給を行
わないようにする。同様に、ワード線４７を駆動するゲ
ートへの電源供給も遮断する。

【００３７】また、命令メモリ１３としては、マスクＲ
ＯＭ、ＦＬＡＳＨメモリなどが使用できる。これについ
ても、ＳＲＡＭと同様に動作領域にのみ電源供給を行う
ことができる。図７は、本発明の実施例におけるシステ
ムＬＳＩの設計工程を示すフローチャートである。

【００３８】図示のように、実施例におけるシステムＬ
ＳＩの設計は、システムの仕様を設計者がデータ語長を
設定できるプログラム言語、例えばValen-C で記述して
プログラムを作成するステップ１０１、設計仕様として
いるＬＳＩの設計パラメータを設定するステップ１０
２、設計パラメータに基づいてコンパイラを生成するス
テップ１０３、ステップ１０１で作成したValen-C で記
述したプログラムをコンパイルするステップ１０４、コ
ンパイルしたプログラムでシミュレートを行って性能、
消費電力、消費エネルギを見積もるステップ１０５、見
積もった結果が仕様を満たすかを判定するステップ１０
６の順に行われる。仕様を満たさない場合には、ステッ
プ１０２に戻って設計パラメータを変更してステップ１
０２から１０６を繰り返す。仕様を満たす場合には、そ
の設計パラメータに従って製造でのカスタマイズ及びパ
ッケージング工程を行う。

【００３９】以下、設計工程について、更に詳しく説明
する。システムＬＳＩの製造において、ソフトウェアの
再利用は重要である。しかし、本発明の製造方法で単に
データ語長を変更すると、ソフトウェアの再利用性が劣
化する場合がある。プロセッサのデータ語長を変更する
時、変更前のプロセッサに対して記述されたプログラム
が変更後のプロセッサ上で正常に動作しない可能性があ
るためである。例えば、Ｃプログラムのデータ型は、プ
ロセッサのデータ語長に依存している。ｉｎｔ型の大き
さは３２ビットプロセッサ上でコンパイルする場合は３
２ビット、１６ビットプロセッサでは１６ビットである
場合が多い。そのため、３２ビットプロセッサ上で記述
したプログラムが１６ビットプロセッサ上で正しく動作
するとは限らない。他の例として、Ｊａｖａのデータ型
の大きさは言語仕様により決定されている。例えば、イ
ンテグラルタイプの場合、ｂｙｔｅ型、ｓｈｏｒｔ型、
ｉｎｔ型、及びｌｏｎｇ型の大きさは、それぞれ８ビッ
ト、１６ビット、３２ビット及び６４ビットである。そ
のため、２４ビットプロセッサなどへＪａｖａプログラ
ムを適用すると正しく動作しない可能性がある。

【００４０】変数の有効ビット長を論理語長、プロセッ
サのデータ語長を物理語長と定義する。ここで、ある変
数の有効ビット長とは、その変数がとり得る値の最大
値、及び最小値を保持するために必要なビット数の最小
値を表す。例えば、符号無し変数ｘが取り得る値の範囲
が０以上２０００以下である場合、ｘの有効ビット長は
１１ビットである。

【００４１】元来、論理語長は物理語長に対して独立で
ある。しかし、多くのプログラミング言語では、これら
の間に暗黙的な関係が存在する。図１４は、各種のプロ
グラミング言語における論理語長と物理語長の関係を示
す図である。Ｃや＋＋Ｃでは、この関係をコンパイラが
決定している。Ｊａｖａ（登録商標）では、その関数を
言語仕様として、言語設計者が与えている。アセンブラ
では、ハードウェア設計者によりその関係が自動的に決
定される。ソフトウェアの再利用を行うためには、論理
語長と物理語長が明示的に分離されていなければならな
い。

【００４２】実施例では、ソフトウェアの再利用性を向
上させるために、Valen-C(VariableLength C)言語、及
びValen-C コンパイラを使用する。Valen-C 言語は、プ
ログラマが変数の精度を明示的に指定できるようにＣ言
語を拡張した言語である。例えば、変数ｘが必要とする
精度が１１ビットである場合、ｉｎｔ１１ｘと宣言す
る。Ｉｆ文やｗｈｉｌｅ文などの制御構造は、Ｃ言語と
同様である。Valen-C 言語により、論理語長と物理語長
が明示的に分離され、それらの関係をシステム設計者が
決定できる。そのため、ソフトウェアの再利用性が向上
する。

【００４３】Valen-C コンパイラは、Valen-C 言語によ
り記述されたプログラムを様々なデータ語長に対してコ
ンパイルするリターゲッタブル・コンパイラである。設
計者が提供するマシン記述とValen-C プログラムを入力
として、指定のマシンのアセンブラコードを出力する。
マシン記述には、ｓｈｏｒｔ、ｉｎｔ、ｌｏｎｇ、ｌｏ
ｎｇｌｏｎｇの各データ型の大きさを指定できる。Vale
n-C プログラムの各変数は、上記いずれかのデータ型に
割り当てられる。つまり、論理語長と物理語長の関係を
設計者が決定していることになる。

【００４４】チップの不要部分を判定する処理について
説明する。まず、ある応用プログラムＡ１を解析し、プ
ログラム中の各変数のビット数を求める。次に、コアプ
ロセッサのデータ語長を変更し、各データ語長に対して
Ａｌをコンパイルし、消費電力を見積もる。見積りの結
果により、消費電力が最小となるコアプロセッサのデー
タ語長Ｄ１を算出する。コアプロセッサのデータ語長６
４ビットのうち、データ語長Ｄ１のみ駆動させることで
コアプロセッサの電力を削減できる。

【００４５】データメモリの語長６４ビットのうち、デ
ータ語長Ｄ１と同じ大きさのビット数のみを駆動させる
ことで、不必要なビット線の駆動を停止させる。コアプ
ロセッサのデータ語長Ｄ１が決まると、データメモリの
語数も算出できる。これにより、データメモリの不必要
なワード線の駆動を停止させる。命令メモリの不必要な
ビットは、例えば次のようにして算出する。応用プログ
ラムＡ１をデータ語長Ｄ１のみ駆動させるコアプロセッ
サに対してコンパイルし、オブジェクトコードＡ２を得
る。このオブジェクトコードＡ２から命令メモリに必要
な命令語数を求めることができる。これにより、命令メ
モリの不必要なワード線の駆動を停止させる。

【００４６】オブジェクトコードＡ２を解析することに
より、コアプロセッサの命令フォーマットを決定する。
例えば、オブジェクトコードＡ２中に現れる即値の最大
値、及び最小値を格納することができる最小の即値フィ
ールドを命令フォーマットとして用意すればよい。この
ようにして、決定した命令フォーマットのうち、最も大
きいビット数を持つ命令フォーマットが決定する。命令
メモリでは、最大のビット数を持つ命令フォーマットの
ビット数のみを駆動させることにより電力消費を削減す
る。

【００４７】命令フォーマットが応用プログラム毎に変
化すると、コアプロセッサの命令デコーダをプログラマ
ブルに設計する必要がある。コアプロセッサのデコーダ
部分は、例えば、ゲートアレイにより実現する。応用プ
ログラムのコンパイル例では、データ語長Ｄ１を持つコ
アプロセッサに対して、応用プログラムＡ１をコンパイ
ルする例を考える。

【００４８】あらかじめ設計したコンパイラ・コンパイ
ラとデータ語長Ｄ１の情報を元にコンパイラＢ１が生成
される。コンパイラＢ１により応用プログラムＡ１をコ
ンパイルすることにより、Ｄ１のデータ語長を持つコア
プロセッサ上で動作するオブジェクトコードを得る。コ
アプロセッサのデータ語長を、データ語長Ｄ１と異なる
大きさを持つデータ語長Ｄ２に設定した場合、コンパイ
ラ・コンパイラと、データ語長Ｄ２の情報を元に、コン
パイラＢ２が生成される。応用プログラムＡ１は変更さ
れることなく、コンパイラＢ２によりコンパイルされ、
データ語長Ｄ２を持つコアプロセッサ上で動作するオブ
ジェクトコードを得る。

【００４９】次に、本発明のＬＳＩの設計パラメータの
一つであるデータ語長がシステムの性能、及び消費電力
に及ぼす影響を説明する。プログラム中の変数の有効ビ
ット長のうち最大のものをＳＰＰ(Single Precision Po
int)と呼ぶ。ＳＰＰまでデータ語長を削減することによ
り、性能を低下させずに、システムの消費電力を削減す
ることができる。データ語長をＳＰＰより小さくする
と、プログラムの実行サイクル数は増加する。なぜなら
ＳＰＰの大きさを持つ変数が２ワード以上のデータとし
て処理され、命令数が増加するためである。

【００５０】データ語長がＳＰＰより小さい場合、消費
電力は減少する可能性がある。データ語長の削減と共に
データメモリの語長も小さくなり、プロセッサとデータ
メモリ間で駆動されるバスやデータメモリ上で駆動され
るセンスアンプ、及びビット線の数が減少するためであ
る。しかし、これらの影響は使用するメモリの構造に強
く依存する。消費電力に比例してチップの発熱が大きく
なるため、消費電力はパッケージのコストに直結し、シ
ステムの価格に影響を及ぼす。

【００５１】バッテリーの寿命などを決定する全体のエ
ネルギ消費量はＬＳＩの駆動時間に関係する。前述のよ
うに、データ語長を削減すると、実行サイクル数が増加
する。そのため、プロセッサとメモリの駆動時間が長く
なり、エネルギ消費量が増加する可能性がある。以上の
ように、用途に最も適したデータ語長を静的に決定する
のは困難であるが、本実施例では、用途に最も適したデ
ータ語長を動的に決定する。上記の汎用ＬＳＩチップを
対象とし、応用プログラムをValen-C 言語で記述し、Va
len-C コンパイラでコンパイルした上でシミュレートし
ているので、性能、消費電力、消費エネルギを正確に見
積もることができる。

【００５２】以上、本発明の実施例におけるハードウェ
アと設計工程について説明したが、実施例の製造工程を
まとめたのが、図８のフローチャートである。このフロ
ーチャートを参照して製造工程を更に説明する。まず、
ステップＳ１〜Ｓ７を行って、最終段階を残してその前
まで製造工程が行われた汎用的な機能を持つシステムＬ
ＳＩチップを製造する。この部分は、通常のＬＳＩの製
造工程と同じであるので、説明を省略する。それとは別
に、Ｓ２２でシステムＬＳＩのコンパイラ・コンパイラ
を設計しておく。Ｓ１２で設計するシステムＬＳＩの仕
様に応じて応用プログラムをValen-C 言語で記述してVa
len-C プログラムを作成する。Ｓ１３でこのValen-C プ
ログラムを解析し、コアプロセッサのデータ語長を決定
する。更に、データメモリ、命令メモリの語長とアドレ
ス空間とを決定する。これにより、応用プログラムに専
用化されたシステムＬＳＩの構成（以下、Ｃ１と呼ぶ）
が決定する。この部分が図７で説明した設計工程に対応
する。

【００５３】Ｓ１３の解析の結果に基づいて不要部分の
情報が決定される。Ｓ１５で、不要部分への電源供給を
停止するために、マスクを使用するかレーザで切断する
かが決定される。マスクを使用する場合、Ｓ１８で、Ｓ
１４の不要部分の情報に基づいて、Ｓ３のレイアウトパ
ターン上で不要なコンタクトを取り除いたレイアウトパ
ターンを生成する。Ｓ１９のレイアウトパターンを元
に、Ｓ２０のパタンジェネレータでコンタクト生成用の
マスクパターンＳ２１を生成する。Ｓ８で、このマスク
パターンを後述するマスクＲＯＭ用マスクパターンと一
緒にＳ７の汎用ＬＳＩへ施すことにより、応用プログラ
ムに専用化されたＳ９のＬＳＩが得られる。

【００５４】レーザで切断する場合、Ｓ１４の不要情報
に基づいて、Ｓ９の工程を経たシステムＬＳＩの電源配
線を切断する箇所を特定し、Ｓ１６でその箇所をレーザ
により切断する。また、Ｓ１７で、Ｓ１４で得られた不
要領域の情報とＳ７のレイアウトパターンから外部ピン
に接続する必要のあるパッドの情報を抽出し、Ｓ１０の
パッケージング工程で、必要なパッドにのみボンディン
グを行う。

【００５５】更に、上記の処理と並行して、Ｓ２３で、
構成Ｃ１の情報とコンパイラ・コンパイラを入力とし
て、専用化されたＬＳＩのオブジェクトコードを出力す
るコンパイラの生成を行い、Ｓ２４のコンパイラができ
る。Ｓ２５で、このコンパイラに応用プログラムを入力
することにより、構成Ｃ１を持つＬＳＩのオブジェクト
コードが得られる。Ｓ２６で、命令メモリが書き換え不
能メモリであるか判定し、書き換え不能メモリであれ
ば、Ｓ２７でオブジェクトコードを命令メモリに格納す
るためのマスクパターンを生成する。Ｓ８で、このマス
クパターンを、Ｓ２１のマスクパターンと一緒に、Ｓ７
の汎用ＬＳＩに施すことにより、応用プログラムを命令
メモリに格納した構成Ｃ１を持つ専用ＬＳＩが得られ
る。

【００５６】書き換え可能メモリであれば、構成Ｃ１を
持つ専用ＬＳＩをＳ１０でパッケージングした後、Ｓ２
８でオブジェクトコードを書き換え可能なＲＯＭにダウ
ンロードする。応用プログラムに対して、構成Ｃ１が変
化する場合、コンパイラ・コンパイラを再設計すること
なく、新しい構成Ｃ２の情報とコンパイラ・コンパイラ
から構成Ｃ２を持つ専用ＬＳＩ用のコンパイラを得るこ
とができる。

【００５７】このように、Ｓ１〜Ｓ７の工程は共有化さ
れ、Ｓ８〜Ｓ１１とＳ１２〜Ｓ２１とＳ２３〜Ｓ２８の
工程を各応用プログラムに対して実施する。以上、本発
明の実施例について説明したが、３つのアプリケーショ
ンプログラムに対して本発明を適用してデータ語長を様
々に変化させた時の性能、及び消費エネルギを見積もっ
たシミュレーション実験を行った。この実験結果につい
て説明する。

【００５８】本実験では、消費電力だけでなく、消費エ
ネルギの評価を指標とする。平均の消費電力は単位時間
当りの消費エネルギを算出することにより得られる。性
能は、実行サイクル数で近似する。実行サイクル数は基
本ブロックの実行トレースと各基本ブロックのサイクル
数により算出する。実行に必要なデータメモリ数の量を
算出する際、アプリケーションプログラムが自動変数を
有するならば、スタックの大きさを見積もる必要があ
る。本実験では、入力データの集合に対するスタック領
域の最大値をスタックの大きさとする。

【００５９】実験には、次の３つのアプリケーションプ
ログラムを使用した。１番目は、電卓用のプログラム
で、Valen-C で約４００行のプログラムである。１２桁
の入出力を持ち、四則演算を行う。変数の有効ビット長
の分布を表１に示す。

【００６０】

【表１】

【００６１】２番目は、プリンタやハードディスクなど
に広く使用されているLempel-Zivアルゴリズムであり、
文字列の符号／復合化を行う。Valen-C で約３００行の
プログラムである。変数の有効ビット長の分布を表２に
示す。

【００６２】

【表２】

【００６３】３番目は、DSPstoneベンチマークの一つで
あるＡＤＰＣＭである。本実験では、１６ビットの線型
の音声データを４ビットに圧縮する符号化の部分のみを
用いた。Valen-C で約５３０行のプログラムである。変
数の有効ビット長の分布を表３に示す。

【００６４】

【表３】

【００６５】簡単化のため、ここでは次に説明する近似
モデルを消費エネルギのモデルとする。ＣＭＯＳ回路の
switched capacitance (SCとする）は、次の式（６）で
表される。

【００６６】

【数２】

【００６７】ここで、ｎ：ＣＭＯＳ回路のゲート数、Ｃ
（ｋ）：ゲートｇ_k の平均スイッチング回数である。プ
ロセッサの電源電圧と動作周波数をそれぞれＶｄｄ，
ｆ，実行サイクル数をCycle とすると、プロセッサのエ
ネルギ消費量は次の式（７）で表される。

【００６８】

【数３】

【００６９】本実験では、プロセッサとして、ＤＬＸア
ーキテクチャの命令セットを持つ、逐次実行型ＲＩＳＣ
プロセッサBung-DLXを用いた。Bung-DLXは、データ語長
やレジスタ数などを自由に変更できるプロセッサであ
る。Bung-DLXのデータ語長とデータメモリの語長は等し
いものとする。命令語長は３２ビット、命令の数は１０
７個、レジスタ数は３２本とする。

【００７０】３２ビットのBung-DLXのＳＣを式（６）に
より求める。Swit(k) は、ゲートレベル・シミュレーシ
ョンにより、Ｃ（ｋ）はレイアウト合成によりそれぞれ
求める。本実験では、データ語長が３２ビット以外の時
のＳＣは、Bung-DLXのゲート数に比例すると仮定する。
つまり、次の式（８）が成り立つとする。

【００７１】

【数４】

【００７２】ここで、ｂはデータ語長を、ＳＣ（ｂ）は
データ語長がｂの時のＳＣをそれぞれ表す。データメモ
リとしてＳＲＡＭ、命令メモリとしてＲＯＭを用いると
仮定する。データメモリ、命令メモリの消費エネルギを
次の式（９）と（１０）により見積もる。

【００７３】

【数５】

【００７４】

【数６】

【００７５】ここで、ｅ_j ：メモリｊが消費する１アク
セス当りのエネルギ、Ｎ_j ：メモリｊへのアクセス回数
である。ｅ_j はメモリｊの構造や大きさに依存する。Ｎ
_SRAM及びＮ_ROM は、実行されたロード／記憶命令の数、
実行された命令数にそれぞれ相当する。Ｎ_SRAM及びＮ
_ROM は、基本ブロックのトレース情報及びアセンブラコ
ードから算出できる。

【００７６】すでに説明したように、プロセッサのデー
タ語長が変化すると、データメモリの語長（＝データ語
長）、及び語数が変化する。メモリの語長がｂ、語数が
ｗであるｅ_SRAMを次の近似式（１１）により求める。

【００７７】

【数７】

【００７８】式（１１）は、２キロビット（１６ビット
×１２８ワード）のＳＲＡＭを用いて、１回の読み出し
に要する消費エネルギ（Ｊ）をＳＰＩＣＥシミュレーシ
ョンにより求めた値を基準としている。また、次の式
（１２）が成り立つとする。

【００７９】

【数８】

【００８０】ここで、命令語長は３２ビットに固定され
ていることに注意が必要である。また、メモリへの書込
み時に要する消費エネルギは読み出し時のそれと等しい
ものとする。実験の結果を図９から図１１に示す。図９
の電卓において、システム全体の消費エネルギが、デー
タ語長が２０ビットの時に最小になった。データ語長が
３２ビットの時に比べて、約１２％の消費エネルギが削
減された。この時、実行サイクル数は変化していない。
２０ビットから１９ビットへデータ語長が削減される
と、実行サイクル数が増加する。その理由は、３９ビッ
トの変数のロード／記憶、あるいは演算に対し多くの命
令が必要となるためである。例えば、１９ビットのBung
-DLXの場合、３９ビットのデータをロードするためには
３つのロード命令が必要となる。

【００８１】図１０のLempel-Zivの場合、消費エネルギ
はデータ語長が８ビットの時に最小となった。３２ビッ
トのプロセッサに比べて、約５１％の消費エネルギが削
減された。Lempel-Zivでは、データメモリの不必要なビ
ットに起因する消費エネルギの削減の効果が顕著に現れ
た。データ語長を３２ビットから８ビットにすると、デ
ータメモリがビット数で約７５％削減され、データメモ
リでの消費エネルギは６３％削減された。しかし、実行
サイクル数は約３０％増加した。

【００８２】図１１のＡＤＰＣＭでは、消費エネルギは
データ語長が１９ビットの時に最小になった。３２ビッ
トのプロセッサと比較すると、消費エネルギは約７％小
さくなった。データ語長が１９ビット以上では、実行サ
イクル数は変化しなかった。１５ビットよりデータ語長
を小さくすると、性能及び消費エネルギが共に劇的に増
加している理由は、実行されたすべての演算に対して１
５ビットのシフト演算が占める割合が大きかったためで
ある。これらのシフト演算はデータ語長が１５ビット以
下では、多倍精度のシフト命令となる。Bung-DLXは多倍
精度のシフト命令を１命令で実行することはできないた
め、その命令はValen-C コンパイラにより１ビットシフ
トのループ文に変換される。そのため、ＲＯＭのビット
数、及びＲＯＭのアクセス回数が共に急激に大きくなっ
たものと考えられる。データ語長を１５ビットから８ビ
ットにすると、ＲＯＭのビット数は約１．９倍となり、
実行サイクル数は約１．７倍となった。

【００８３】消費エネルギ最小化を目的として、このよ
うな３つのアプリケーションを一つの汎用ＬＳＩチップ
によって実現することを考える。この汎用ＬＳＩチップ
には、２０ビット×２５０３ワードのＳＲＡＭと３２ビ
ット×２２０３ワードのＲＯＭが必要となる。各々のア
プリケーションでのメモリの使用状況を図１２に示す。
（ａ）が電卓の場合を、（ｂ）がLempel-Zivの場合を、
（ｃ）がＡＤＰＣＭの場合を示す。各メモリの下に記載
した数字は、動作している領域である。電卓、Lempel-Z
iv、ＡＤＰＣＭ実装時におけるＣＰＵの語長は、それぞ
れ２０ビット、８ビット、及び１９ビットである。図か
らも明らかなように、メモリの未使用領域は、アプリケ
ーションにも依存するが、非常に大きい。例えば、ＡＤ
ＰＣＭのＳＲＡＭは、約９５％が使用されていない。こ
の結果は必要のないビットへの電源供給又はクロックの
供給を停止する機構の有効性を示している。

【００８４】

【発明の効果】以上説明したように、本発明により、シ
ステムＬＳＩの低コスト化と低消費電力化の両立を可能
にするフレキシブルなシステムＬＳＩチップの製造方法
が実現される。システムが集積されたＬＳＩチップ自体
を際利用することにより、大量生産が可能となり、チッ
プ単価を削減できる。更に、本発明のＬＳＩチップは、
不必要な電源やクロックの停止機構をビット単位に備え
ているため、電力を無駄に消費しない。供給する電源や
クロックの指定は、パッケージングの直前に設計者によ
り行われる。

【００８５】また、フレキシブルなシステムＬＳＩチッ
プの製造方法がもつ柔軟性は、ソフトウェアの再利用性
を劣化させるが、本発明では、新たなソフトウェア記述
言語として、変数のビット数を明示的に指定できるよう
に拡張されたＣ言語を採用したので、ソフトウェアの再
利用性を確保できる。本発明を適用することで、ハード
ウェアの再利用性及びソフトウェアの再利用性が共に向
上し、システム設計の効率を飛躍的に伸ばすことができ
る。

【図面の簡単な説明】

【図１】本発明のシステムＬＳＩの製造方法の全体構成
を模式的に示す図である。

【図２】本発明の実施例のＬＳＩチップの構成を示す図
である。

【図３】実施例のＬＳＩのコアプロセッサの構成を示す
図である。

【図４】コアプロセッサのレジスタファイルの電源供給
を遮断する構成を示す図である。

【図５】電源遮断の方式を説明する図である。

【図６】データメモリの構成とそこへの電源供給を遮断
する構成を示す図である。

【図７】実施例における設計工程を示すフローチャート
である。

【図８】実施例における製造工程を詳細に示すフローチ
ャートである。

【図９】電卓のアプリケーションに本発明を適用した実
験結果を示す図である。

【図１０】Lempel-Zivのアプリケーションに本発明を適
用した実験結果を示す図である。

【図１１】ＡＤＰＣＭのアプリケーションに本発明を適
用した実験結果を示す図である。

【図１２】３つのアプリケーションの実験でのメモリの
使用領域を示す図である。

【図１３】従来のマイクロコンピュータの製造方法と本
発明の方法との違いを示す図である。

【図１４】各種のプログラミング言語における論理語長
と物理語長の関係を示す図である。

【符号の説明】

１…汎用ＬＳＩチップ ２…応用プログラム ３−１〜３−４…専用システムＬＳＩ １０…ＬＳＩチップ １１…プロセッサ １２…データメモリ １３…命令メモリ １４…周辺回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−248895（ＪＰ，Ａ) 特開 平４−330716（ＪＰ，Ａ) Ａ．Ｉｎｏｕｅ ｅｔ ａｌ，”Ｌａ ｎｇｕａｇｅ ａｎｄ Ｃｏｍｐｉｌｅ ｒ ｆｏｒ Ｏｐｔｉｍｉｚｉｎｇ Ｄ ａｔａｐａｔｈ Ｗｉｄｔｈｓ ｏｆ Ｅｍｂｅｄｄｅｄ Ｓｙｓｔｅｍｓ”, ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｆｕｎｄａｍｅｎｔａｌｓ ｏ ｆ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｃｏｍｕ ｎｉｃａｔｉｏｎｓ ａｎｄ Ｃｏｍｐ ｕｔｅｒ Ｓｃｉｅｎｃｅｓ，Ｄｅｃｅ ｍｂｅｒ 1998，Ｖｏｌ．Ｅ−81Ａ，Ｎ ｏ．12，ｐ．2595−2604. Ｔ．Ｉｓｈｉｈａｒａ ｅｔ ａ ｌ，”Ｐｏｗｅｒ−Ｐｒｏ：ｐｒｏｇｒ ａｍｍａｂｌｅ ｐｏｗｅｒ ｍａｎａ ｇｅｍｅｎｔ ａｒｃｈｉｔｅｃｔｕｒ ｅ”，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＡＳＰ−ＤＡＣ’98 Ａｓｉａ ｎ ａｎｄ Ｓｏｕｔｈ Ｐａｃｉｆｉ ｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏ ｎ Ｃｏｎｆｅｒｅｎｃｅ，（ＵＳ Ａ），ＩＥＥＥ，1998，ｐ．321−322. (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 H01L 21/822 H01L 27/04 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＩＥＥＥ／ＩＥＥ Ｅｌｅｃｔｒｏｎｉ ｃ Ｌｉｂｒａｒｙ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 少なくともプロセッサとメモリを１つの
   チップ内に有するシステムＬＳＩの製造方法であって、 あらかじめ設定された共通プロセスが終了した段階の前
   記システムＬＳＩを準備する工程と、 前記システムＬＳＩに搭載する応用プログラムを動作さ
   せた時に使用する前記プロセッサのデータ語長及び前記
   メモリのデータ語長とワード数から、前記応用プログラ
   ムを動作させた時の使用領域を決定する工程と、 前記使用領域以外の非使用領域への電源供給が行われな
   いように前記システムＬＳＩを製造して完成させる工程
   とを備えることを特徴とするシステムＬＳＩの製造方
   法。
2. 【請求項２】 請求項１に記載のシステムＬＳＩの製造
   方法であって、 前記システムＬＳＩをパッケージする時に、前記非使用
   領域の電極パッドは外部ピンに接続されないシステムＬ
   ＳＩの製造方法。
3. 【請求項３】 請求項１に記載のシステムＬＳＩの製造
   方法であって、 前記応用プログラムは、システム設計者が前記データ語
   長を任意に設定できるソフトウェア言語で記述されてい
   るシステムＬＳＩの製造方法。
4. 【請求項４】 請求項３に記載のシステムＬＳＩの製造
   方法であって、 前記使用領域を決定する工程では、システム設計者が設
   定した前記データ語長に対応してコンパイルするコンパ
   イラを使用して前記応用プログラムをコンパイルし、コ
   ンパイルしたプログラムでシミュレートを行うシステム
   ＬＳＩの製造方法。
5. 【請求項５】 請求項１から４のいずれか１項に記載の
   システムＬＳＩの製造方法で製造されたことを特徴とす
   るシステムＬＳＩ。