JP3081159B2 - デジタル乗算式電力量計 - Google Patents
デジタル乗算式電力量計Info
- Publication number
- JP3081159B2 JP3081159B2 JP08276888A JP27688896A JP3081159B2 JP 3081159 B2 JP3081159 B2 JP 3081159B2 JP 08276888 A JP08276888 A JP 08276888A JP 27688896 A JP27688896 A JP 27688896A JP 3081159 B2 JP3081159 B2 JP 3081159B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- current
- voltage
- output
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、有効電力量や無効
電力量を計測するデジタル乗算式電力量計の改良に関す
るものである。
電力量を計測するデジタル乗算式電力量計の改良に関す
るものである。
【０００２】
【従来の技術】図３は従来のデジタル乗算式電力量計の
回路構成を示すブロック図である。
回路構成を示すブロック図である。
【０００３】図３において、１０１は需要家で消費され
る交流電流に比例した電流信号ｉを１ビットの量子化さ
れた２進値に変換するΔ−Σ変調器、１０２は需要家に
供給される交流電圧に比例した電圧信号ｖを１ビットの
量子化された２進値に変換するΔ−Σ変調器であり、こ
れらΔ−Σ変調器は特開平５−３３３０６７号等にて公
知のものと同様の構成より成る。１０３は前記Δ−Σ変
調器１０２から時系列に入力される電圧信号ｖの２進値
をｎ個（ここでは、ｎ＝２とする）記憶すると共にそれ
ぞれのデジタル値を出力するシフトレジスタである。１
０４は前記シフトレジスタ１０３より出力される２個の
デジタル値のうち１個をデジタルフィルタ１０６へ出力
する位相調整回路である。
る交流電流に比例した電流信号ｉを１ビットの量子化さ
れた２進値に変換するΔ−Σ変調器、１０２は需要家に
供給される交流電圧に比例した電圧信号ｖを１ビットの
量子化された２進値に変換するΔ−Σ変調器であり、こ
れらΔ−Σ変調器は特開平５−３３３０６７号等にて公
知のものと同様の構成より成る。１０３は前記Δ−Σ変
調器１０２から時系列に入力される電圧信号ｖの２進値
をｎ個（ここでは、ｎ＝２とする）記憶すると共にそれ
ぞれのデジタル値を出力するシフトレジスタである。１
０４は前記シフトレジスタ１０３より出力される２個の
デジタル値のうち１個をデジタルフィルタ１０６へ出力
する位相調整回路である。
【０００４】１０５は前記Δ−Σ変調器１０１から入力
される電流信号ｉの２進値を低域通過させるデジタルフ
ィルタ、１０６は前記位相調整回路１０４から入力され
る電圧信号ｖの２進値を低域通過させるデジタルフィル
タ、１０７は前記デジタルフィルタ１０５と１０６から
の各信号を乗算して電力を求める乗算器、１０８は前記
乗算器１０７の出力を積分して電力量を求める加算器、
１０９は前記加算器１０８からの電力量をデジタル表示
する液晶等の表示器、１１０は所定の周波数のサンプリ
ングクロックｆs を発生するサンプリングクロック回路
である。
される電流信号ｉの２進値を低域通過させるデジタルフ
ィルタ、１０６は前記位相調整回路１０４から入力され
る電圧信号ｖの２進値を低域通過させるデジタルフィル
タ、１０７は前記デジタルフィルタ１０５と１０６から
の各信号を乗算して電力を求める乗算器、１０８は前記
乗算器１０７の出力を積分して電力量を求める加算器、
１０９は前記加算器１０８からの電力量をデジタル表示
する液晶等の表示器、１１０は所定の周波数のサンプリ
ングクロックｆs を発生するサンプリングクロック回路
である。
【０００５】次に、図４のタイミングチャートを用い
て、図３に示した回路の動作説明を行う。
て、図３に示した回路の動作説明を行う。
【０００６】サンプリングクロック回路１１０より図４
（ｃ）に示す様なサンプリングクロックｆs が供給され
ると、Δ−Σ変調器１０１から１ビットの電流信号ｉ
（図４（ｅ）参照）の２進値ｉ1 が出力され、又Δ−Σ
変調器１０２から１ビットの電圧信号ｖ（図４（ｄ）参
照）の２進値ｖ1 が出力される。以後、サンプリングク
ロックｆｓが供給される毎に、Δ−Σ変調器１０１から
は、図４（ｅ）に示す様に、２進値ｉ2 ，ｉ3 ，ｉ4 …
…が出力され、Δ−Σ変調器１０２からは、図４（ｄ）
に示す様に、２進値ｖ2 ，ｖ3 ，ｖ4 ……が出力され
る。
（ｃ）に示す様なサンプリングクロックｆs が供給され
ると、Δ−Σ変調器１０１から１ビットの電流信号ｉ
（図４（ｅ）参照）の２進値ｉ1 が出力され、又Δ−Σ
変調器１０２から１ビットの電圧信号ｖ（図４（ｄ）参
照）の２進値ｖ1 が出力される。以後、サンプリングク
ロックｆｓが供給される毎に、Δ−Σ変調器１０１から
は、図４（ｅ）に示す様に、２進値ｉ2 ，ｉ3 ，ｉ4 …
…が出力され、Δ−Σ変調器１０２からは、図４（ｄ）
に示す様に、２進値ｖ2 ，ｖ3 ，ｖ4 ……が出力され
る。
【０００７】前述の様に２進化されたΔ−Σ変調器１０
１の出力は、直ちにデジタルフィルタ１０５に入力され
るが、Δ−Σ変調器１０２の出力は、シフトレジスタ１
０３及び位相調整回路１０４を介してデジタルフィルタ
１０６へ入力される。これは、図４に示す様に電圧信号
ｖと電流信号ｉの間にはφ1 だけ位相差がある為であ
り、シフトレジスタ１０３より入力される各出力のうち
時間的に古い方の出力を位相調整回路１０４によって選
択し、デジタルフィルタ１０６へ出力することによりこ
の位相差φ1 を零にし、位相を調整するようにしてい
る。
１の出力は、直ちにデジタルフィルタ１０５に入力され
るが、Δ−Σ変調器１０２の出力は、シフトレジスタ１
０３及び位相調整回路１０４を介してデジタルフィルタ
１０６へ入力される。これは、図４に示す様に電圧信号
ｖと電流信号ｉの間にはφ1 だけ位相差がある為であ
り、シフトレジスタ１０３より入力される各出力のうち
時間的に古い方の出力を位相調整回路１０４によって選
択し、デジタルフィルタ１０６へ出力することによりこ
の位相差φ1 を零にし、位相を調整するようにしてい
る。
【０００８】従って、デジタルフィルタ１０５及び１０
６に入力される電流データ及び電圧データの位相差は零
となり、ここでそれぞれ低域通過処理がなされ、次段の
乗算器１０７にて乗算されて位相誤差の無い瞬時電力が
求められる。その後は、加算器１０８によって積分処理
がなされて電力量が求められ、例えば液晶等の表示器１
０９によって有効電力量が数値表示される。
６に入力される電流データ及び電圧データの位相差は零
となり、ここでそれぞれ低域通過処理がなされ、次段の
乗算器１０７にて乗算されて位相誤差の無い瞬時電力が
求められる。その後は、加算器１０８によって積分処理
がなされて電力量が求められ、例えば液晶等の表示器１
０９によって有効電力量が数値表示される。
【０００９】
【発明が解決しようとする課題】上記の様に、従来のデ
ジタル乗算式電力量計においては、Δ−Σ変調器によっ
て量子化された出力をシフトレジスタを用いてサンプリ
ングクロック単位で位相調整を行うものであり、図４に
示す様に、電圧信号ｖと電流信号ｉとの位相差がサンプ
リングクロックｆs の立上がりと一致している場合は、
前述の様に精度の良い位相調整が可能である。
ジタル乗算式電力量計においては、Δ−Σ変調器によっ
て量子化された出力をシフトレジスタを用いてサンプリ
ングクロック単位で位相調整を行うものであり、図４に
示す様に、電圧信号ｖと電流信号ｉとの位相差がサンプ
リングクロックｆs の立上がりと一致している場合は、
前述の様に精度の良い位相調整が可能である。
【００１０】しかしながら、電流信号ｉが、図４の破線
にて示す様に、電圧信号ｖに対して位相差φ2 だけ遅れ
ている信号であった場合、従来のように比較的低い周波
数のサンプリングクロックを基に位相調整を行ったので
は、位相調整ステップが大きい為に精度良く位相調整を
行うことができないという欠点を有していた。つまり、
この様な位相差φ2 （φ1 ＞φ2 ）を持つ場合であって
も、位相調整回路１０４の出力としては、位相差φ1 の
時と同様の図４（ｆ）、若しくは図４（ｇ）のような出
力となってしまい、精度良く位相調整を行うことができ
ない。
にて示す様に、電圧信号ｖに対して位相差φ2 だけ遅れ
ている信号であった場合、従来のように比較的低い周波
数のサンプリングクロックを基に位相調整を行ったので
は、位相調整ステップが大きい為に精度良く位相調整を
行うことができないという欠点を有していた。つまり、
この様な位相差φ2 （φ1 ＞φ2 ）を持つ場合であって
も、位相調整回路１０４の出力としては、位相差φ1 の
時と同様の図４（ｆ）、若しくは図４（ｇ）のような出
力となってしまい、精度良く位相調整を行うことができ
ない。
【００１１】この場合、一般に考えられるのが、前記Δ
−Σ変調器に供給するサンプリングクロックを高い周波
数にして位相調整ステップを小さくし、調整の精度を高
める事である。
−Σ変調器に供給するサンプリングクロックを高い周波
数にして位相調整ステップを小さくし、調整の精度を高
める事である。
【００１２】例えば、電源周波数を５０Ｈｚ，電流と電
圧の力率が 0.5（ＣＯＳθ＝ 0.5，θ＝６０度）の場合
を例にすると、サンプリングクロックが１００ＫＨｚで
は、位相調整ステップが 0.18 度だが、サンプリングク
ロックが１ＭＨｚでは、位相調整ステップが 0.018度と
なる。これら１ステップ当りの誤差εは、次式のように
なる。
圧の力率が 0.5（ＣＯＳθ＝ 0.5，θ＝６０度）の場合
を例にすると、サンプリングクロックが１００ＫＨｚで
は、位相調整ステップが 0.18 度だが、サンプリングク
ロックが１ＭＨｚでは、位相調整ステップが 0.018度と
なる。これら１ステップ当りの誤差εは、次式のように
なる。
【００１３】 ε（１００ＫＨｚ）＝｛ＣＯＳ（６０°−0.18°）−ＣＯＳ６０°｝ ／ＣＯＳ６０°×１００ ＝ 0.54 ％ ε（１ＭＨｚ） ＝｛ＣＯＳ（６０°− 0.018°）−ＣＯＳ６０°｝ ／ＣＯＳ６０°×１００ ＝ 0.054％ 上記の式から明らかな様に、前記Δ−Σ変調器に供給す
るサンプリングクロックを高い周波数にすることにより
位相誤差が小さくなる為、位相調整の精度を高める事は
可能である。しかし、この様な構成にした場合、Δ−Σ
変調器以降の信号処理もこのサンプリングクロックに基
づいて行われる為、その処理スピードが速くなり、消費
電流の増大化、更にはΔ−Σ変調器に具備される積分用
のオペアンプには汎用のものは使用できないといった制
約が加わるなどの問題を有し、好ましいものではなかっ
た。
るサンプリングクロックを高い周波数にすることにより
位相誤差が小さくなる為、位相調整の精度を高める事は
可能である。しかし、この様な構成にした場合、Δ−Σ
変調器以降の信号処理もこのサンプリングクロックに基
づいて行われる為、その処理スピードが速くなり、消費
電流の増大化、更にはΔ−Σ変調器に具備される積分用
のオペアンプには汎用のものは使用できないといった制
約が加わるなどの問題を有し、好ましいものではなかっ
た。
【００１４】以上の事から本願出願人は、低い周波数の
サンプリングクロックを用いても精度の良い位相調整を
可能にすることのできる、新たな構成を考えている。
サンプリングクロックを用いても精度の良い位相調整を
可能にすることのできる、新たな構成を考えている。
【００１５】（発明の目的）本発明の目的は、消費電流
の増大化、高コスト化を招くことなく、電流信号と電圧
信号の位相調整を高精度に行うことのできるデジタル乗
算式電力量計を提供することにある。
の増大化、高コスト化を招くことなく、電流信号と電圧
信号の位相調整を高精度に行うことのできるデジタル乗
算式電力量計を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、交流電圧を量子化された数値に変換する
電圧Δ−Σ変調手段と、交流電流を量子化された数値に
変換する電流Δ−Σ変調手段と、前記電圧Δ−Σ変調手
段及び電流Δ−Σ変調手段に供給する為の第１のサンプ
リングクロック、及び、該第１のサンプリングクロック
よりも高い周波数の第２のサンプリングクロックを発生
するサンプリングクロック手段と、前記第１のサンプリ
ングクロックを前記第２のサンプリングクロックにより
遅延させ、前記電圧Δ−Σ変調手段に前記第１のサンプ
リングクロックを供給する第１の遅延手段と、前記第１
のサンプリングクロックを前記第２のサンプリングクロ
ックにより遅延させ、前記電流Δ−Σ変調手段に前記第
１のサンプリングクロックを供給する第２の遅延手段
と、前記電圧Δ−Σ変調手段からの出力を低域通過させ
る第１のデジタルフィルタ手段と、前記電流Δ−Σ変調
手段からの出力を低域通過させる第２のデジタルフィル
タ手段と、前記第１と第２のデジタルフィルタ手段それ
ぞれの出力を乗算し、電力を得る乗算手段と、前記電力
を累積加算することで電力量を得る加算手段とを備え、
前記第１のサンプリングクロックよりも高い周波数の前
記第２のサンプリングクロック、例えば水晶発振器の原
振出力を用いて、前記電圧Δ−Σ変調手段と電流Δ−Σ
変調手段に供給する前記第１のサンプリングクロックを
遅延させ、交流電圧と交流電流の位相差を調整し終えた
状態で、電圧Δ−Σ変調手段及び電流Δ−Σ変調手段以
降の信号処理が、前記第１のサンプリングクロックに基
づいて行えるようにしている。
に、本発明は、交流電圧を量子化された数値に変換する
電圧Δ−Σ変調手段と、交流電流を量子化された数値に
変換する電流Δ−Σ変調手段と、前記電圧Δ−Σ変調手
段及び電流Δ−Σ変調手段に供給する為の第１のサンプ
リングクロック、及び、該第１のサンプリングクロック
よりも高い周波数の第２のサンプリングクロックを発生
するサンプリングクロック手段と、前記第１のサンプリ
ングクロックを前記第２のサンプリングクロックにより
遅延させ、前記電圧Δ−Σ変調手段に前記第１のサンプ
リングクロックを供給する第１の遅延手段と、前記第１
のサンプリングクロックを前記第２のサンプリングクロ
ックにより遅延させ、前記電流Δ−Σ変調手段に前記第
１のサンプリングクロックを供給する第２の遅延手段
と、前記電圧Δ−Σ変調手段からの出力を低域通過させ
る第１のデジタルフィルタ手段と、前記電流Δ−Σ変調
手段からの出力を低域通過させる第２のデジタルフィル
タ手段と、前記第１と第２のデジタルフィルタ手段それ
ぞれの出力を乗算し、電力を得る乗算手段と、前記電力
を累積加算することで電力量を得る加算手段とを備え、
前記第１のサンプリングクロックよりも高い周波数の前
記第２のサンプリングクロック、例えば水晶発振器の原
振出力を用いて、前記電圧Δ−Σ変調手段と電流Δ−Σ
変調手段に供給する前記第１のサンプリングクロックを
遅延させ、交流電圧と交流電流の位相差を調整し終えた
状態で、電圧Δ−Σ変調手段及び電流Δ−Σ変調手段以
降の信号処理が、前記第１のサンプリングクロックに基
づいて行えるようにしている。
【００１７】
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１８】図１は本発明の実施の一形態に係るデジタ
ル乗算式電力計の回路構成を示すブロック図であり、図
２はその動作説明を助けるためのタイミングチャートで
ある。
ル乗算式電力計の回路構成を示すブロック図であり、図
２はその動作説明を助けるためのタイミングチャートで
ある。
【００１９】図１において、１は需要家で消費される交
流電流に比例した電流信号ｉを１ビットの量子化された
２進値に変換するΔ−Σ変調器、２は需要家に供給され
る交流電圧に比例した電圧信号ｖを１ビットの量子化さ
れた２進値に変換するΔ−Σ変調器、３は前記Δ−Σ変
調器１から入力される電流信号ｉの２進値を低域通過さ
せるデジタルフィルタ、４は前記△−Σ変調器２から入
力される電圧信号ｖの２進値を低域通過させるデジタル
フィルタ、５は前記デジタルフィルタ３と４からの各信
号を乗算して電力を求める乗算器、６は前記乗算器５の
出力を積分して電力量を求める加算器、７は前記加算器
６からの電力量をデジタル表示する液晶等の表示器であ
る。
流電流に比例した電流信号ｉを１ビットの量子化された
２進値に変換するΔ−Σ変調器、２は需要家に供給され
る交流電圧に比例した電圧信号ｖを１ビットの量子化さ
れた２進値に変換するΔ−Σ変調器、３は前記Δ−Σ変
調器１から入力される電流信号ｉの２進値を低域通過さ
せるデジタルフィルタ、４は前記△−Σ変調器２から入
力される電圧信号ｖの２進値を低域通過させるデジタル
フィルタ、５は前記デジタルフィルタ３と４からの各信
号を乗算して電力を求める乗算器、６は前記乗算器５の
出力を積分して電力量を求める加算器、７は前記加算器
６からの電力量をデジタル表示する液晶等の表示器であ
る。
【００２０】８はサンプリングクロックｆｓを発生する
サンプリングクロック回路であるが、更に図２に示す様
な、該サンプリングクロックｆs と同一の周波数を持
つ、前記デジタルフィルタ３，４の処理タイミング出力
ｆx 、及び、前記サンプリングクロックｆs を遅延させ
るための、水晶発振器の原振出力ｆo （ここでは、ｆo
＝８ｆs とする）を発生する。９は電流用シフトレジス
タ、１０は電圧用シフトレジスタ、１１は位相調整回路
である。
サンプリングクロック回路であるが、更に図２に示す様
な、該サンプリングクロックｆs と同一の周波数を持
つ、前記デジタルフィルタ３，４の処理タイミング出力
ｆx 、及び、前記サンプリングクロックｆs を遅延させ
るための、水晶発振器の原振出力ｆo （ここでは、ｆo
＝８ｆs とする）を発生する。９は電流用シフトレジス
タ、１０は電圧用シフトレジスタ、１１は位相調整回路
である。
【００２１】次に、上記構成における電力量計の動作に
ついて、図２のタイミングチャートを用いて行う。尚、
電流信号ｉは、図２に示す様に、電圧信号ｖに対して位
相差φだけ遅れており、これは原振出力ｆo の１周期分
に相当するものとする。
ついて、図２のタイミングチャートを用いて行う。尚、
電流信号ｉは、図２に示す様に、電圧信号ｖに対して位
相差φだけ遅れており、これは原振出力ｆo の１周期分
に相当するものとする。
【００２２】電流用シフトレジタ９にはサンプリングク
ロックｆs 及びその遅延用の水晶発振器の原振出力ｆo
がそれぞれ供給されているため、該電流用シフトレジタ
９を２段シフトさせる構成のものとすると、該電流用シ
フトレジタ９からは、図２（ｆ）に示す様に、原振出力
ｆo の２パルス分だけ遅延されたサンプリング出力ｆsi
がΔ−Σ変調器１に供給されることになる。
ロックｆs 及びその遅延用の水晶発振器の原振出力ｆo
がそれぞれ供給されているため、該電流用シフトレジタ
９を２段シフトさせる構成のものとすると、該電流用シ
フトレジタ９からは、図２（ｆ）に示す様に、原振出力
ｆo の２パルス分だけ遅延されたサンプリング出力ｆsi
がΔ−Σ変調器１に供給されることになる。
【００２３】一方、電圧用シフトレジタ１０にも同じく
サンプリングクロックｆs 及びその遅延用の水晶発振器
の原振出力ｆo がそれぞれ供給されているため、該電圧
用シフトレジタ１０の出力を位相調整回路１１によって
１段シフトさせる構成にすれば、位相調整回路１１から
は、図２（ｅ）に示す様に、原振出力ｆo の１パルス分
だけ遅延されたサンプリング出力ｆsvがΔ−Σ変調器２
に供給されることになる。
サンプリングクロックｆs 及びその遅延用の水晶発振器
の原振出力ｆo がそれぞれ供給されているため、該電圧
用シフトレジタ１０の出力を位相調整回路１１によって
１段シフトさせる構成にすれば、位相調整回路１１から
は、図２（ｅ）に示す様に、原振出力ｆo の１パルス分
だけ遅延されたサンプリング出力ｆsvがΔ−Σ変調器２
に供給されることになる。
【００２４】これにより、各Δ−Σ変調器１，２それぞ
れにおいて行われる、電流信号ｉと電圧信号ｖを量子化
するための変換動作は、位相差が零である場合と同様の
タイミングにて開始されることになり、従来に比べて、
遥かに精度の高い位相調整が可能となる。
れにおいて行われる、電流信号ｉと電圧信号ｖを量子化
するための変換動作は、位相差が零である場合と同様の
タイミングにて開始されることになり、従来に比べて、
遥かに精度の高い位相調整が可能となる。
【００２５】つまり、サンプリングタイミングを、サン
プリング出力ｆs よりも高い周波数を用いて遅延させる
ことにより、サンプリングクロックｆs の１周期よりも
細かく位置調整を行うことが可能となる。
プリング出力ｆs よりも高い周波数を用いて遅延させる
ことにより、サンプリングクロックｆs の１周期よりも
細かく位置調整を行うことが可能となる。
【００２６】上記の様にして図２（ｆ）に示す様なサン
プリング出力ｆsiが供給されると、Δ−Σ変調器１から
１ビットの電流信号ｉの２進値ｉa1（図２（ｈ）参照）
が出力され、又位相調整された図２（ｅ）に示す様なサ
ンプリング出力ｆsvが供給されると、Δ−Σ変調器２か
ら１ビットの電圧信号ｖの２進値ｖa1（図２（ｇ）参
照）が出力される。以後、サンプリング出力ｆsi，ｆsv
が供給される毎に、Δ−Σ変調器１からは、図２（ｈ）
に示す様に、２進値ｉa2，ｉa3，ｉa4……が出力され、
Δ−Σ変調器２からは、２進値ｖa2，ｖa3，ｖa4……が
出力される。
プリング出力ｆsiが供給されると、Δ−Σ変調器１から
１ビットの電流信号ｉの２進値ｉa1（図２（ｈ）参照）
が出力され、又位相調整された図２（ｅ）に示す様なサ
ンプリング出力ｆsvが供給されると、Δ−Σ変調器２か
ら１ビットの電圧信号ｖの２進値ｖa1（図２（ｇ）参
照）が出力される。以後、サンプリング出力ｆsi，ｆsv
が供給される毎に、Δ−Σ変調器１からは、図２（ｈ）
に示す様に、２進値ｉa2，ｉa3，ｉa4……が出力され、
Δ−Σ変調器２からは、２進値ｖa2，ｖa3，ｖa4……が
出力される。
【００２７】前述の様に２進化されたΔ−Σ変調器１，
２の出力は、それぞれデジタルフィルタ３，４へ入力さ
れるが、これらデジタルフィルタ３，４には、前記サン
プリングクロックｆs と同一周期をもつ処理タイミング
出力ｆx が供給されている。この処理タイミング出力ｆ
x は、上記の様に位相調整されたサンプリング出力
ｆsi，ｆsvのタイミングによってΔ−Σ変調器１，２か
ら出力される電流信号及び電圧信号の２進値ｉa ，ｖa
を、図２（ｊ），（ｋ）に示す様に、該デジタルフィル
タ３，４にずれなく取り込むための信号であり、この処
理タイミングにて低域通過処理がなされる。尚、この処
理タイミング出力ｆx は、前記サンプリング出力ｆsvが
立上がった後、ｆsiの立上がり以降において立上がる処
理タイミングパルスを有するものであれば良い。
２の出力は、それぞれデジタルフィルタ３，４へ入力さ
れるが、これらデジタルフィルタ３，４には、前記サン
プリングクロックｆs と同一周期をもつ処理タイミング
出力ｆx が供給されている。この処理タイミング出力ｆ
x は、上記の様に位相調整されたサンプリング出力
ｆsi，ｆsvのタイミングによってΔ−Σ変調器１，２か
ら出力される電流信号及び電圧信号の２進値ｉa ，ｖa
を、図２（ｊ），（ｋ）に示す様に、該デジタルフィル
タ３，４にずれなく取り込むための信号であり、この処
理タイミングにて低域通過処理がなされる。尚、この処
理タイミング出力ｆx は、前記サンプリング出力ｆsvが
立上がった後、ｆsiの立上がり以降において立上がる処
理タイミングパルスを有するものであれば良い。
【００２８】以後のこの処理タイミングにて、次段の乗
算器５にて瞬時電力が求められ、加算器６にて加算処理
がなされて電力量が求められ、例えば液晶等の表示器７
によって有効電力量が数値表示されることになる。
算器５にて瞬時電力が求められ、加算器６にて加算処理
がなされて電力量が求められ、例えば液晶等の表示器７
によって有効電力量が数値表示されることになる。
【００２９】以上の実施の形態によれば、Δ−Σ変調器
のサンプリングタイミングをサンプリングクロックｆs
よりも高い周波数（この例では、水晶発振器の原振出
力）を用いて遅延させることにより、サンプリングクロ
ックｆs の１周期よりも細かく位相調整を行うことがで
き、低い周波数のサンプリングクロックｆs の場合であ
っても、精度の良い位相調整を行うことが可能になっ
た。
のサンプリングタイミングをサンプリングクロックｆs
よりも高い周波数（この例では、水晶発振器の原振出
力）を用いて遅延させることにより、サンプリングクロ
ックｆs の１周期よりも細かく位相調整を行うことがで
き、低い周波数のサンプリングクロックｆs の場合であ
っても、精度の良い位相調整を行うことが可能になっ
た。
【００３０】また、上記の様に信号処理を行うためのタ
イミング信号としては、低い周波数のサンプリングクロ
ックｆs 又はｆx を用いているために、単にサンプリン
グクロックを高い周波数にして位相調整を行うと共に信
号処理を行う構成にした場合に較べ、Δ−Σ変調器１，
２から加算器６までの信号処理スピードを遅くすること
ができ、消費電流を低減させることができるものであ
る。更に、この事から、Δ−Σ変調器１，２内に具備さ
れた積分用オペアンプの選択幅が広がり（汎用化）、コ
スト低減にもつながるものである。
イミング信号としては、低い周波数のサンプリングクロ
ックｆs 又はｆx を用いているために、単にサンプリン
グクロックを高い周波数にして位相調整を行うと共に信
号処理を行う構成にした場合に較べ、Δ−Σ変調器１，
２から加算器６までの信号処理スピードを遅くすること
ができ、消費電流を低減させることができるものであ
る。更に、この事から、Δ−Σ変調器１，２内に具備さ
れた積分用オペアンプの選択幅が広がり（汎用化）、コ
スト低減にもつながるものである。
【００３１】（変形例）上記の実施の形態においては、
Δ−Σ変調器のサンプリングタイミングを遅延させるた
めに、水晶発振器の原振出力を用いる様にしているが、
必ずしもこれに限定されるものではなく、サンプリング
クロックｆs の周波数よりも高い分周出力であっても良
い。
Δ−Σ変調器のサンプリングタイミングを遅延させるた
めに、水晶発振器の原振出力を用いる様にしているが、
必ずしもこれに限定されるものではなく、サンプリング
クロックｆs の周波数よりも高い分周出力であっても良
い。
【００３２】また、電流信号ｉが電圧信号ｖに対して位
相遅れを持ち、電圧信号ｖを遅らせる事で位相調整を行
う場合を想定していた為に、位相調整回路１１をシフト
レジスタ１０側に配置する構成にしていたが、電圧信号
ｖが電流信号ｉに対して位相遅れを持ち、電流信号ｉを
遅らせる事で位相調整を行う場合もあり、この場合は位
相調整回路１１をシフトレジスタ９側に配置する構成に
なることは言うまでもない。更に、シフトレジスタ９と
シフトレジスタ１０側のそれぞれに位相調整回路１１を
具備した構成にしておく事により、何れの場合にも対応
可能となり、汎用性のあるものとすることができる。
相遅れを持ち、電圧信号ｖを遅らせる事で位相調整を行
う場合を想定していた為に、位相調整回路１１をシフト
レジスタ１０側に配置する構成にしていたが、電圧信号
ｖが電流信号ｉに対して位相遅れを持ち、電流信号ｉを
遅らせる事で位相調整を行う場合もあり、この場合は位
相調整回路１１をシフトレジスタ９側に配置する構成に
なることは言うまでもない。更に、シフトレジスタ９と
シフトレジスタ１０側のそれぞれに位相調整回路１１を
具備した構成にしておく事により、何れの場合にも対応
可能となり、汎用性のあるものとすることができる。
【００３３】また、有効電力量を計測する例を示してい
るが、本発明はこれに限定されるものではなく、無効電
力量を計測する電力量計にも適用できるものである。
るが、本発明はこれに限定されるものではなく、無効電
力量を計測する電力量計にも適用できるものである。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
第１のサンプリングクロックよりも高い周波数の第２の
サンプリングクロック、例えば水晶発振器の原振出力を
用いて、電圧Δ−Σ変調手段と電流Δ−Σ変調手段に供
給する第１のサンプリングクロックを遅延させ、交流電
圧と交流電流の位相差を調整し終えた状態で、電圧Δ−
Σ変調手段及び電流Δ−Σ変調手段以降の信号処理が、
前記第１のサンプリングクロックに基づいて行えるよう
にしている為、消費電流の増大化、高コスト化を招くこ
となく、電流信号と電圧信号の位相調整を高精度に行う
ことができ、正確な電力量を得ることが可能になる。
第１のサンプリングクロックよりも高い周波数の第２の
サンプリングクロック、例えば水晶発振器の原振出力を
用いて、電圧Δ−Σ変調手段と電流Δ−Σ変調手段に供
給する第１のサンプリングクロックを遅延させ、交流電
圧と交流電流の位相差を調整し終えた状態で、電圧Δ−
Σ変調手段及び電流Δ−Σ変調手段以降の信号処理が、
前記第１のサンプリングクロックに基づいて行えるよう
にしている為、消費電流の増大化、高コスト化を招くこ
となく、電流信号と電圧信号の位相調整を高精度に行う
ことができ、正確な電力量を得ることが可能になる。
【図１】本発明の実施の一形態に係るデジタル乗算式電
力計の回路構成を示すブロック図である。
力計の回路構成を示すブロック図である。
【図２】図１のデジタル乗算式電力量計の動作説明を助
ける為のタイミングチャートである。
ける為のタイミングチャートである。
【図３】従来のデジタル乗算式電力計の回路構成を示す
ブロック図である。
ブロック図である。
【図４】図３のデジタル乗算式電力量計の動作説明を助
ける為のタイミングチャートである。
ける為のタイミングチャートである。
１，２ Δ−Σ変調器 ３，４ デジタルフィルタ ５ 乗算器 ６ 加算器 ７ 表示器 ８ サンプリングクロック回路 ９，１０ シフトレジスタ １１ 位相調整回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 21/133
Claims (2)
- 【請求項１】 交流電圧を量子化された数値に変換する
電圧Δ−Σ変調手段と、交流電流を量子化された数値に
変換する電流Δ−Σ変調手段と、前記電圧Δ−Σ変調手
段及び電流Δ−Σ変調手段に供給する為の第１のサンプ
リングクロック、及び、該第１のサンプリングクロック
よりも高い周波数の第２のサンプリングクロックを発生
するサンプリングクロック手段と、前記第１のサンプリ
ングクロックを前記第２のサンプリングクロックにより
遅延させ、前記電圧Δ−Σ変調手段に前記第１のサンプ
リングクロックを供給する第１の遅延手段と、前記第１
のサンプリングクロックを前記第２のサンプリングクロ
ックにより遅延させ、前記電流Δ−Σ変調手段に前記第
１のサンプリングクロックを供給する第２の遅延手段
と、前記電圧Δ−Σ変調手段からの出力を低域通過させ
る第１のデジタルフィルタ手段と、前記電流Δ−Σ変調
手段からの出力を低域通過させる第２のデジタルフィル
タ手段と、前記第１と第２のデジタルフィルタ手段それ
ぞれの出力を乗算し、電力を得る乗算手段と、前記電力
を累積加算することで電力量を得る加算手段とを備えた
デジタル乗算式電力量計。 - 【請求項２】 前記第１及び第２の遅延手段のうちの少
なくとも一方は、前記第２のサンプリングクロックによ
り、交流電圧と交流電流の位相差を調整可能な時間だ
け、前記電流又は電圧Δ−Σ変調手段に供給する前記第
１のサンプリングクロックを遅延させる位相調整手段を
具備することを特徴とする請求項１記載のデジタル乗算
式電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08276888A JP3081159B2 (ja) | 1996-09-30 | 1996-09-30 | デジタル乗算式電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08276888A JP3081159B2 (ja) | 1996-09-30 | 1996-09-30 | デジタル乗算式電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10104285A JPH10104285A (ja) | 1998-04-24 |
| JP3081159B2 true JP3081159B2 (ja) | 2000-08-28 |
Family
ID=17575804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08276888A Expired - Fee Related JP3081159B2 (ja) | 1996-09-30 | 1996-09-30 | デジタル乗算式電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081159B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11519993B2 (en) * | 2018-07-30 | 2022-12-06 | Texas Instruments Incorporated | Current sensor configuration and calibration |
-
1996
- 1996-09-30 JP JP08276888A patent/JP3081159B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10104285A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636122B2 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
| JP2005536722A (ja) | 電力計算パラメータを取得するための方法及び装置 | |
| US4920312A (en) | Multiplier | |
| JP5113368B2 (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
| JP2999468B2 (ja) | リアクタンスの離散時間的測定のための方法及び装置 | |
| JP3081159B2 (ja) | デジタル乗算式電力量計 | |
| US6373415B1 (en) | Digital phase compensation methods and systems for a dual-channel analog-to-digital converter | |
| JP2813508B2 (ja) | 電子式電力量計 | |
| US6304202B1 (en) | Delay correction system and method for a voltage channel in a sampled data measurement system | |
| JP3349102B2 (ja) | 電子式電力量計のテスト方法及び電子式電力量計 | |
| JP3818877B2 (ja) | ホール素子を用いた電力量計 | |
| JP3026533B2 (ja) | 無効電力量計 | |
| GB2167619A (en) | Wattmeter circuit | |
| JPH0221712A (ja) | 標本化周波数変換装置 | |
| EP0559499A1 (en) | A multiplier circuit and method of operation therefor | |
| JPH09196977A (ja) | スペクトラムアナライザ | |
| JPS58150872A (ja) | 入力信号に対する装置の周波数応答を試験する方法および装置 | |
| JPH04131769A (ja) | サンプリング式電力計 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP3319701B2 (ja) | 演算装置 | |
| JP2856398B2 (ja) | 電子式電力量計 | |
| EP1378756B1 (en) | Digital circuit for measuring of power | |
| JPH0465347B2 (ja) | ||
| JP3142780B2 (ja) | 電力量計ｌｓｉ内部テスト回路 | |
| JP3123677B2 (ja) | 動特性測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |