JP3078136B2 - 画像メモリ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、カラー画像処理装置
における画像メモリ装置に関する。

【０００２】

【従来の技術】一般に画像処置装置に用いられる画像メ
モリは大容量かつ低コストであることが要求されるた
め、低速なデバイスであるＤＲＡＭ（ダイナミックラン
ダムアクセスメモリ）が用いられる。従って、メモリデ
バイスが低速であるという欠点を補うためにメモリ装置
の構成を工夫して高速化を図る必要がある。

【０００３】この高速化を達成する１つの方法として
は、例えば特開平０１−２６３７７６に開示されるもの
がある。この文献によれば、１画素がｎビットデータで
表される画像データを記憶するために、データバスを２
ｎ本有するメモリを用意して、隣接する２画素のデータ
を一度に記憶することによってメモリの見かけ上の速度
を２倍にして高速化を達成する。従って、例えば１画素
が８ビットで表現されるモノクロ画像に対しては１６ビ
ットのデータ幅のデータバスを持つメモリを用意し、ま
た、１画素がＲ（赤）、Ｇ（緑）、Ｂ（青）の各８ビッ
トで表現されるカラー画像に対しては４８ビットのデー
タ幅のデータバスを持つメモリを用意すればよい。

【０００４】

【発明が解決しようとする課題】しかしながら、上記構
成の装置では、取り扱う画像信号のフォーマットによっ
ては有効な画像メモリ装置を実現することが困難であ
る。例えば、画像符号化の分野で一般に知られている
「４：２：２ディジタルコンポーネントテレビ信号」は
ＣＣＩＲ勧告６０１に規定されるディジタル画像信号で
あって、該信号の標本化周波数及び１ライン当たりの有
効画素数は、輝度信号Ｙ：１３．５ＭＨｚ及び７２０画
素／ライン、色差信号Ｃｂ、Ｃｒ：６．７５ＭＨｚ及び
３６０画素／ラインで、Ｙ、Ｃｂ、Ｃｒとも量子化ビッ
ト数は８ビット／画素である。従って、４：２：２フォ
ーマット信号によれば、色差信号Ｃｂ、Ｃｒ１画素に対
し輝度信号２画素が対応する。

【０００５】また、同様に、通信用画像符号化方式とし
て知られているＣＣＩＴＴ勧告Ｈ．２６１で扱われる画
像フォーマットは４：２：０フォーマット信号（又は
４：１：１フォーマット信号）と呼ばれ、色差信号Ｃ
ｂ，Ｃｒ１画素に対して輝度信号４画素が対応する。即
ち、４：２：２フォーマットや４：２：０フォーマット
によるカラー画像信号では画像を構成する画素数がＹ，
Ｃｂ，Ｃｒの各信号毎に異なるため、上記構成の従来装
置を各信号毎に設けなければならず、その結果画像メモ
リ装置のハードウエア量が膨大になるという問題点があ
った。

【０００６】この発明は、以上述べた４：２：２フォー
マットや４：２：０フォーマットによるカラー画像信号
に対して画像メモリ装置の構成が膨大になるという欠点
を除去し、更に局所処理やラスタ走査を高速に実行可能
な画像メモリ装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明は、前記課題を
解決するために、１つの輝度信号と２つの色差信号とか
ら成るディジタル画像データを記憶する画像メモリ装置
において、前記画像データを記憶する第１のメモリと、
前記第１のメモリとは独立な制御信号とデータバスを用
いて前記画像データを記憶する第２のメモリと、輝度信
号については任意に連続する２ライン分のデータを前記
第１のメモリ叉は第２のメモリの何れか一方に記憶し、
前記２ラインに隣接する連続２ラインのデータを他方の
メモリに記憶し、色差信号については任意の１ライン分
のデータを画像位置の対応する輝度信号が記憶される前
記第１叉は第２のメモリの他方のメモリに記憶するよう
に第１及び第２のメモリを制御するメモリ制御部とを備
えたものである。

【０００８】

【作用】前記構成の画像メモリ装置においては、４：
２：２フォーマットや４：２：０フォーマットによるカ
ラー画像信号に対し、輝度信号については連続する２ラ
イン毎に格納するメモリを選択し、色差信号については
対応する輝度信号を格納したメモリの他方のメモリにデ
ータを格納するように画像メモリを構成したので、輝度
信号、色差信号のいずれの場合も任意のラインデータと
その近傍ラインデータとを同時に読み書きでき、局所処
理やラスタ走査を高速に実行可能である。更に、従来装
置のように輝度信号と色差信号とを別々のメモリ装置に
格納する構成ではないので、メモリデバイスの数及びバ
スラインの数を大幅に減少可能で装置構成を小さく抑え
ることができ、前記課題を解決することができる。

【０００９】

【実施例】図１は本発明による画像メモリ装置の一実施
例を示すブロック図であり、図中、１０１は画像メモリ
装置に入力される指示信号、１０２は画像メモリ装置に
より読み書きされる画像信号、１０３は指示信号１０１
に基づきメモリアドレス１０４と２つのメモリ制御信号
１０６及び１０８とを出力し、更に、入力された画像信
号１０２に基づいて２つの画像信号１０５及び１０７を
出力し、又は、入力された２つの画像信号１０５及び１
０７に基づいて画像信号１０２を出力するメモリ制御
部、１０９はメモリアドレス１０４とメモリ制御信号１
０６とに基づいて画像信号１０５を読み書きし、更にラ
スタ走査信号１１１を出力する第１のメモリ、１１０は
メモリアドレス１０４とメモリ制御信号１０８とに基づ
いて画像信号１０７を読み書きし、更にラスタ走査信号
１１１を出力する第２のメモリである。

【００１０】尚、本実施例においては、第１のメモリ１
０９及び第２のメモリ１１０はいずれもＤＰＲＡＭ（デ
ュアルポートランダムアクセスメモリ）であり、ＲＡＭ
部とＳＡＭ部とから成る。ＲＡＭ部はＢビット（Ｂは正
の整数）で表現されるＲＯＷアドレス（ロウアドレス）
とＢビットで表現されるＣＯＬＵＭＮアドレス（コラム
アドレス）とで構成されるアドレス空間を持つメモリで
あって、ＤＲＡＭと同等の動作をする。ＳＡＭ部は２^B
個のデータを記憶するメモリであって、該データはＲＡ
Ｍ部に対するアクセスとは独立かつ非同期に１個ずつ順
番に入出力される。ＲＡＭ部の任意のロウアドレスに対
応する２^B個のデータをＳＡＭ部に同時に転送すること
ができ、また、ＳＡＭ部の２^B個のデータをＲＡＭ部の
任意のロウアドレスに同時に転送することができる。本
実施例ではＢ＝９とする。

【００１１】また、本実施例においては、対象とする画
像データの例として４：２：０フォーマット信号を用
い、その大きさを輝度画像（Ｙ画像）３５２画素×２８
８画素、色差信号（Ｃｂ画像）１７６×１４４画素、色
差信号（Ｃｒ画像）１７６画素×１４４画素とする。

【００１２】図２は本実施例における実画像と第１のメ
モリ１０９及び第２のメモリ１１０との対応を示した図
である。以下、図１、図２を用いて本実施例による画像
メモリ装置の動作を詳細に説明する。

【００１３】［画像データの書き込み動作］画像データ
の書き込みを実行するに当たって、先ず画像上の位置
（ｘ，ｙ）及びＹ画像／Ｃｂ・Ｃｒ画像の識別データ及
びデータの書き込み命令が指示信号１０１として外部よ
り与えられ、メモリ制御部１０３に入力される。

【００１４】メモリ制御部１０３は前記指示信号１０１
に基づきメモリアドレス１０４を図２に示した実画像と
メモリとの対応に従って計算する。即ち、図２によれ
ば、Ｙ画像２０４の連続２ライン毎に格納するメモリを
第１のメモリ２０１と第２のメモリ２０２とに分け、Ｃ
ｂ画像２０５とＣｒ画像２０６については各ライン毎に
格納するメモリを第１のメモリ２０１と第２のメモリ２
０２とに分ける。尚この時Ｙ画像とＣｂ、Ｃｒ画像とで
は対応する画像データの格納するメモリを分離する。例
えば、Ｙ画像のラインＹ₃とＣｂ画像のラインＣｂ₁とＣ
ｒ画像のラインＣｒ₁とは同一の画像位置に対応する
が、Ｙ₃は第２のメモリ２０２に、Ｃｂ₁、Ｃｒ₁は第１
のメモリ２０１に各々格納される。また、Ｃｂ画像２０
５のラインデータＣｂ_n（ｎ＝０、１、２、・・・１４
３）とＣｒ画像２０６のラインデータＣｒ_nは図中２０
３のように画素データを交互に配列した形（図中Ｃ_nと
表現）で第１のメモリ２０１又は第２のメモリ２０２に
格納される。

【００１５】メモリ制御部１０３は以上述べた規則に基
づいて第１のメモリ１０９と第２のメモリ１１０とに共
通に用いられるロウアドレス、コラムアドレスを計算
し、これをメモリアドレス１０４として出力する。更
に、メモリ制御部１０３は、ＲＡＳ（ロウアドレススト
ローブ）信号、ＣＡＳ（コラムアドレスストローブ）信
号、ＷＥ（書き込みイネーブル）信号などから成るメモ
リ制御信号１０６及び１０８を作成して、それぞれ第１
のメモリ１０９と第２のメモリ１１０とに供給する。ま
た、メモリ制御部１０３は入力画像信号１０２を画像信
号１０５と１０７とに分けて各々の信号を第１のメモリ
１０９及び第２のメモリ１１０に供給する。

【００１６】次に、第１のメモリ１０９がメモリアドレ
ス１０４、メモリ制御信号１０６に基づいて画像信号１
０５を記憶し、第２のメモリ１１０がメモリアドレス１
０４、メモリ制御信号１０８に基づいて画像信号１０７
を記憶する。この時、前記２つのメモリに与えるメモリ
アドレス１０４は共通であるため、図２で示した対応に
よりＹ画像では上下方向に２画素分離れた２つの画素デ
ータが、Ｃｂ・Ｃｒ画像では上下方向に隣合う２つの画
素データが各々記憶される。従って、近傍の２画素のデ
ータを同時に記憶できるので、結果的に局所領域の画像
データを高速にメモリに書き込むことができる。尚、こ
の時画像上のｘ座標値をインクリメント（又はデクリメ
ント）しながら画像メモリにデータを書き込むようにす
れば、ＤＰＲＡＭやＤＲＡＭにおいて一般に活用される
高速アクセスモード（例えば、高速ページモードやスタ
ティックコラムモード）を用いて、より高速に画像デー
タを記憶できる。

【００１７】［画像データの読み出し動作］画像データ
の読み出し動作を実行するに当たって、先ず、Ｙ画像上
の位置（ｘ，ｙ）及びＹ画像／Ｃｂ・Ｃｒ画像の識別デ
ータ及びデータの読み出し命令が指示信号１０１として
外部より与えられ、メモリ制御部１０３に入力される。

【００１８】メモリ制御部１０３は前記指示信号１０１
に基づき、画像データの書き込み動作時と同様にして、
メモリアドレス１０４、メモリ制御信号１０６及び１０
８を出力する。

【００１９】第１のメモリ１０９はメモリアドレス１０
４、メモリ制御信号１０６に基づいて画像信号１０５を
読み出し、第２のメモリ１１０はメモリアドレス１０
４、メモリ制御部１０８に基づいて画像信号１０７を読
み出す。

【００２０】メモリ制御部１０３は前記画像信号１０５
及び１０７を出力画像信号１０２の形式で外部に出力す
る。この時、前記２つのメモリに与えるメモリアドレス
１０４は共通であるため、図２で示した対応によりＹ画
像では上下方向に２画素分離れた２つの画素データが読
み出され、Ｃｂ・Ｃｒ画像では上下方向に隣合う２つの
画素データが読み出される。従って、近傍の２画素のデ
ータを同時に読み出せるので、結果的に局所領域の画像
データを高速にメモリから読み出すことができる。尚。
画像データの書き込みの場合と同様に、ＤＰＲＡＭやＤ
ＲＡＭの高速アクセスモードによりデータの読み出しの
高速化を図ることが可能である。

【００２１】［ラスタ走査データの読み出し動作］ラス
タ走査データの読み出しを実行するに当たって、データ
の読み出し命令が指示信号１０１として外部よりメモリ
制御部１０３に入力されると、メモリ制御部１０３は
（ｘ，ｙ）＝（０，０）として図２の対応に沿ったＹ画
像に対するメモリアドレス１０４及びメモリ制御信号１
０６及び１０８を出力する。これにより第１のメモリ１
０９のロウアドレス（＝０）に対応したＲＡＭ部のライ
ンデータＹ₀がＳＡＭ部に転送される。次に、メモリ制
御部１０３は対象画像をＹ画像からＣｂ・Ｃｒ画像に切
り換えて、図２の対応に沿ったメモリアドレス１０４及
びメモリ制御信号１０６及び１０８を出力する。これに
より第２のメモリ１１０のロウアドレス（＝１４４）に
対応したＲＡＭ部のラインデータＣ₀（＝Ｃｂ₀及びＣｒ
₀）がＳＡＭ部に転送される。

【００２２】次にメモリ制御部１０３は第１のメモリ１
０９及び第２のメモリ１１０の両方に対してＳＡＭ部の
読み出しイネーブル信号を出力する。但し、この読みだ
しイネーブル信号とはメモリ制御信号１０６及び１０８
に含まれるＳＡＭ部専用の制御線である。前記読みだし
イネーブル信号が第１のメモリ１０９及び第２のメモリ
１１０に入力されることにより、前記２つのメモリのＳ
ＡＭ部によりｙ＝０に相当するラスタ走査信号１１１
（Ｙ₀，Ｃｂ₀、Ｃｒ₀）が出力される。

【００２３】以下、メモリ制御部１０３が設定する
（ｘ，ｙ）の値を（０、１）、（０、２）、（０、３）
・・・、（０、２８７）のように変化させながら前述の
処理を繰り返すことにより、前記２つのメモリのＳＡＭ
部より（Ｙ₁、Ｃｂ₀、Ｃｒ₀）、（Ｙ₂，Ｃｂ₁、Ｃ
ｒ₁）、（Ｙ₃，Ｃｂ₂、Ｃｒ₂）、・・・、（Ｙ₂₈₇，Ｃ
ｂ₁₄₃、Ｃｒ₁₄₃）のように１フレーム分のラスタ走査信
号１１１が出力される。従って、画像メモリのデータを
ラスタ走査に従って出力できるので、ＣＲＴなどの画像
出力装置にデータを出力したりＹ／Ｃｂ／Ｃｒ画像をＲ
／Ｇ／Ｂ画像に変換する際に有効である。また、本実施
例のように、前記２つのメモリのＳＡＭ部を画像データ
出力手段として用いるのではなく、このＳＡＭ部を画像
データの入力手段として用いれば、ＴＶカメラ等の画像
入力装置からデータを入力する際に有効である。

【００２４】本実施例においては、第１のメモリ及び第
２のメモリをＤＰＲＡＭで構成する場合につき説明した
が、画像処理装置に要求される仕様に応じてＤＲＡＭや
ＳＲＡＭ（スタティックランダムアクセスメモリ）を適
用してもよい。例えば、ＤＰＲＡＭのＳＡＭ部をアクセ
スする必要がない場合にはＤＰＲＡＭの代わりにＤＲＡ
Ｍを用いればよい。また、対象となる画像の大きさがあ
る程度小さい場合や画像メモリ装置の速度をより高める
必要がある場合はＳＲＡＭを適用すればよい。

【００２５】本実施例においては、４：２：０フォーマ
ット信号を対象として説明を行ったが、４：２：２フォ
ーマット信号に対しても本発明を適用することができ
る。この場合の実画像と第１及び第２のメモリとの対応
例を図３に示す。図３に示す如く、３５２×２８８画素
のＹ画像４０４と１７６×２８８画素のＣｂ画像４０５
及びＣｒ画像４０６とからなる４：２：２フォーマット
の画像データに対しては、例えば、第１及び第２のメモ
リを図中４０１、４０２のように対応付けるようにメモ
リ制御部を構成することによって本実施例と同様の効果
を得ることができる。尚、この例では、本実施例と同様
に同一ロウアドレス上の色差信号の記憶の並びを図中４
０３のように、Ｃｂ信号とＣｒ信号とで交互に配置す
る。

【００２６】本実施例においては、第１及び第２のメモ
リを１フレーム分の画像データを記憶するものとして説
明したが、前記２つのメモリを複数フレーム分の画像デ
ータを記憶するように構成してもよい。即ち、第１のメ
モリ及び第２のメモリの各々を複数のアドレス空間に分
割し、各アドレス空間毎に本実施例と同様の方法によっ
て１フレーム分の画像データを記憶するように構成すれ
ば、本実施例と同様の効果を持ち複数フレームの画像デ
ータを記憶できる画像メモリ装置を実現できる。この場
合、各フレーム間の演算を必要とする画像処理装置、例
えば、動画像符号化装置にとって有効な画像メモリを提
供できる。

【００２７】２フレーム分の画像データを記憶する場合
の実画像と第１及び第２のメモリとの対応例を図４に示
す。図４に示す如く、３５２×２８８画素のＹ画像と１
７６×１４４画素のＣｂ画像及びＣｒ画像とから成る
４：２：０フォーマットの２枚の画像データＡ（図中５
０４、５０５、５０６）、画像データＢ（図中５０７、
５０８、５０９）に対しては、例えば、第１及び第２の
メモリを図中５０１及び５０２のように対応付けるよう
にメモリ制御部を構成することによって本実施例と同様
の効果を得ることができる。尚、この例では、本実施例
と同様に同一ロウアドレス上の色差信号の記憶の並びを
図中５０３のようにＣｂ信号とＣｒ信号とで交互に配置
する。

【００２８】本実施例では、対象となる画像の大きさと
して、３５２×２８８画素のＹ画像と１７６×１４４画
素のＣｂ画像及びＣｒ画像につき動作を説明したが、色
差画像上の１画素と対応する輝度画像上の画素の大きさ
が２画素又は４画素であれば、画像の大きさを任意に設
定しても本発明による画像メモリ装置を適用して本実施
例と同様の効果を得ることができる。

【００２９】

【発明の効果】以上詳細に説明したように、本発明によ
れば、４：２：２フォーマットや４：２：０フォーマッ
トによるカラー画像信号に対し、輝度信号については連
続する２ライン毎に格納するメモリを選択し、色差信号
については対応する輝度信号を格納したメモリの他方の
メモリにデータを格納するように画像メモリを構成した
ので、輝度信号、色差信号のいずれの場合も任意のライ
ンデータとその近傍ラインデータとを同時に読み書きで
きるので、画像変換、フィルタ処理、動き検出等の画像
処理装置で用いられる種々の局所処理に必要な画像デー
タの読み書きを高速に実行可能である。また、輝度信号
と当該輝度信号に対応する色差信号とを異なるメモリに
記憶するので、輝度信号と色差信号とを同時に読み書き
できる。従って、ＴＶカメラ等の画像入力装置から出力
されるラスタ走査型信号やＣＲＴ等の画像出力装置に入
力するラスタ走査型信号に対して、整合性の高い画像メ
モリ装置を実現できる。更に、従来装置のように輝度信
号と色差信号とを別々のメモリ装置に格納する構成では
ないので、メモリデバイスの数及びバスラインの数を大
幅に減少でき、装置構成を小さく抑えることができる。

【図面の簡単な説明】

【図１】本発明の画像メモリ装置の実施例の構成を示す
ブロック図である。

【図２】実施例における実画像と第１及び第２のメモリ
との対応図である。

【図３】４：２：２フォーマット信号に対する実画像と
第１及び第２のメモリとの対応図である。

【図４】２フレームの画像データに対する実画像と第１
及び第２のメモリとの対応図である。

【符号の説明】 １０１ 指示信号 １０２ 画像信号 １０３ メモリ制御部 １０９ 第１のメモリ １１０ 第２のメモリ １１１ ラスタ走査信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 輝度信号と色差信号とからなる画像デー
   タを記憶する画像メモリ装置であって、 連続する２ライン分の輝度信号と前記２ライン分の輝度
   信号に隣接する２ライン分の輝度信号に対応する色差信
   号とを記憶する第１メモリと、 前記第１メモリに記憶される色差信号に対応する連続す
   る２ライン分の輝度信号と前記第１メモリに記憶される
   ２ライン分の輝度信号に対応する色差信号を記憶する第
   ２メモリと、 を備えたことを特徴とする画像メモリ装置。