JP3076160B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JP3076160B2
JP3076160B2 JP04314486A JP31448692A JP3076160B2 JP 3076160 B2 JP3076160 B2 JP 3076160B2 JP 04314486 A JP04314486 A JP 04314486A JP 31448692 A JP31448692 A JP 31448692A JP 3076160 B2 JP3076160 B2 JP 3076160B2
Authority
JP
Japan
Prior art keywords
input
transistor
feedback
amplifier
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04314486A
Other languages
Japanese (ja)
Other versions
JPH06164251A (en
Inventor
清一 岡本
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP04314486A priority Critical patent/JP3076160B2/en
Publication of JPH06164251A publication Critical patent/JPH06164251A/en
Application granted granted Critical
Publication of JP3076160B2 publication Critical patent/JP3076160B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は増幅回路に関し、特にコ
ンデンサ結合入力型帰還増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to a capacitor-coupled input type feedback amplifier circuit.

【0002】[0002]

【従来の技術】従来のコンデンサ結合入力型帰還増幅回
路を、図4に示す。図4において、入力端子1に入力結
合コンデンサ2の一端を接続し、入力結合コンデンサ2
の他端に、帰還増幅器100の入力と、入力バイアス抵
抗3の一端を接続する。入力バイアス抵抗3の他端は、
基準電圧端子4に接続し、帰還増幅器100の出力を出
力端子5に接続する。
2. Description of the Related Art A conventional capacitor-coupled input type feedback amplifier circuit is shown in FIG. In FIG. 4, one end of an input coupling capacitor 2 is connected to an input terminal 1,
Is connected to the input of the feedback amplifier 100 and one end of the input bias resistor 3. The other end of the input bias resistor 3
The reference voltage terminal 4 is connected, and the output of the feedback amplifier 100 is connected to the output terminal 5.

【0003】図5は、図4の帰還増幅器100として、
非反転増幅器を用いた場合の従来のコンデンサ結合入力
型帰還増幅回路を示す回路図である。
FIG. 5 shows a feedback amplifier 100 shown in FIG.
FIG. 11 is a circuit diagram showing a conventional capacitor-coupled input feedback amplifier circuit using a non-inverting amplifier.

【0004】図5において、入力端子1に入力結合コン
デンサ2の一端を接続し、入力結合コンデンサ2の他端
には帰還増幅器100の入力としての差動増幅器101
の非反転入力(+)を接続し、この差動増幅器101の
出力は、出力端子5及び帰還抵抗104の一端に接続
し、帰還抵抗104の他端は、差動増幅器101の反転
入力(−)と帰還抵抗105の一端に接続する。入力バ
イアス抵抗3の他端と帰還抵抗105の他端は、基準電
圧源6の高電位側とともに基準電圧端子4に接続し、基
準電圧源6の低電位側は接地電位に接続する。差動増幅
器101の内部回路は、非反転入力にNPNトランジス
タ102のベースを接続し、反転入力にNPNトランジ
スタ103のベースを接続し、NPN型トランジスタ1
02,103のエミッタは共通に接続する。
In FIG. 5, one end of an input coupling capacitor 2 is connected to an input terminal 1, and the other end of the input coupling capacitor 2 is connected to a differential amplifier 101 as an input of a feedback amplifier 100.
The output of the differential amplifier 101 is connected to the output terminal 5 and one end of a feedback resistor 104, and the other end of the feedback resistor 104 is connected to the inverting input (−) of the differential amplifier 101. ) And one end of the feedback resistor 105. The other end of the input bias resistor 3 and the other end of the feedback resistor 105 are connected to the reference voltage terminal 4 together with the high potential side of the reference voltage source 6, and the low potential side of the reference voltage source 6 is connected to the ground potential. The internal circuit of the differential amplifier 101 is configured such that the base of the NPN transistor 102 is connected to the non-inverting input, the base of the NPN transistor 103 is connected to the inverting input, and the NPN transistor 1
The emitters 02 and 103 are commonly connected.

【0005】次に、この増幅回路の電圧利得(Gv)に
ついて説明する。ここで、差動増幅器101の開放電圧
利得は無限大,非反転入力・反転入力の入力インピーダ
ンスは、入力バイアス抵抗3の抵抗値に対し充分大き
く、計算上無視できるものとする。そこで、次の
(1),(2),(3)式が求まる。
Next, the voltage gain (Gv) of this amplifier circuit will be described. Here, it is assumed that the open-circuit voltage gain of the differential amplifier 101 is infinite, and the input impedance of the non-inverting input / inverting input is sufficiently larger than the resistance value of the input bias resistor 3 and can be ignored in the calculation. Therefore, the following equations (1), (2), and (3) are obtained.

【0006】 [0006]

【0007】ここで、αは入力結合コンデンサ2と入力
バイアス抵抗3による低域しゃ断フィルタの減衰量,G
VAは帰還増幅器100の電圧利得,ωは2πf,fは
信号周波数,CINは入力結合コンデンサ2の容量値,
RINは入力バイアス抵抗3の抵抗値,RNF1は帰還
抵抗104の抵抗値,RNF2は帰還抵抗105の抵抗
値。
Here, α is the amount of attenuation of the low-frequency cutoff filter by the input coupling capacitor 2 and the input bias resistor 3, and G
VA is the voltage gain of the feedback amplifier 100, ω is 2πf, f is the signal frequency, CIN is the capacitance value of the input coupling capacitor 2,
RIN is the resistance value of the input bias resistor 3, RNF1 is the resistance value of the feedback resistor 104, and RNF2 is the resistance value of the feedback resistor 105.

【0008】また、この増幅回路の差動増幅器101の
入力バイアス電流による出力オフセット電圧(ΔVO)
は次式で決まる。
The output offset voltage (ΔVO) due to the input bias current of the differential amplifier 101 of this amplifier circuit.
Is determined by the following equation.

【0009】 [0009]

【0010】ここで、IBQ102はNPNトランジス
タ102のベース電流,IBQ103はNPNトランジ
スタ103のベース電流,RNF1//RNF2は帰還抵
抗104の抵抗値をRNF1,帰還抵抗105の抵抗値
をRNF2とした次の並列抵抗値。前記(4)より、出
力オフセット電圧ΔVOを最小にするため、次式(5)
になるようにすればよい。
Here, IBQ102 is the base current of the NPN transistor 102, IBQ103 is the base current of the NPN transistor 103, RNF1 // RNF2 is the following, where the resistance of the feedback resistor 104 is RNF1 and the resistance of the feedback resistor 105 is RNF2. Parallel resistance value. From the above (4), to minimize the output offset voltage ΔVO, the following equation (5) is used.
What should be done is.

【0011】 RIN=RNF1//RNF2 …(5)RIN = RNF1 // RNF2 (5)

【発明が解決しようとする課題】この従来の増幅回路
は、コンデンサ結合入力の帰還増幅回路であるため、差
動増幅器の非反転入力端子のバイアスを与える入力バイ
アス抵抗を設けることが必須であり、この入力バイアス
抵抗と入力結合コンデンサとにより、低域しゃ断フィル
タが形成される。よって、この増幅回路で低い周波数の
信号を扱う場合、その低域しゃ断フィルタでの減衰量を
抑えるため、入力結合コンデンサと入力バイアス抵抗の
値を大きくしなければならず、さらに、出力オフセット
電圧を0とするためには、帰還抵抗の値も入力バイアス
抵抗にあわせて大きな値とする必要がある。このため、
集積回路化に適さないという欠点がある。
Since this conventional amplifier circuit is a feedback amplifier circuit with a capacitor-coupled input, it is essential to provide an input bias resistor for biasing the non-inverting input terminal of the differential amplifier. A low-pass cutoff filter is formed by the input bias resistor and the input coupling capacitor. Therefore, when handling low-frequency signals in this amplifier circuit, the value of the input coupling capacitor and the input bias resistor must be increased in order to suppress the amount of attenuation in the low-frequency cutoff filter. In order to set the value to 0, the value of the feedback resistor needs to be large in accordance with the input bias resistance. For this reason,
There is a disadvantage that it is not suitable for integration into an integrated circuit.

【0012】その一例として、信号周波数10kHzに
て、入力結合コンデンサと入力バイアス抵抗による低域
しゃ断フィルタでの減衰量を1dB以内に抑える場合、
前記(2)式より、CIN=50μFとすると、RIN
=626kΩが必要となる。
As an example, when the signal frequency is 10 kHz, the amount of attenuation in the low-frequency cutoff filter by the input coupling capacitor and the input bias resistor is suppressed to within 1 dB.
From the above equation (2), if CIN = 50 μF, RIN
= 626 kΩ is required.

【0013】さらに、この増幅回路を電圧利得10倍で
使用し、かつ出力オフセット電圧を0とするためには、
前記(3),(5)式より、CN=50pF,RIN=
626kΩの時,RNF1=6.26MΩ,RNF2=
696kΩが必要となる。
Further, in order to use this amplifier circuit with a voltage gain of 10 times and to make the output offset voltage zero,
From the above equations (3) and (5), CN = 50 pF, RIN =
When 626 kΩ, RNF1 = 6.26 MΩ, RNF2 =
696 kΩ is required.

【0014】本発明の目的は、前記欠点を解決し、使用
するコンデンサの容量値と入力抵抗,帰還抵抗の抵抗値
とを大きくしないで済むようにした増幅回路を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier circuit which solves the above-mentioned disadvantages and does not need to increase the capacitance value of a capacitor to be used and the resistance values of an input resistor and a feedback resistor.

【0015】[0015]

【課題を解決するための手段】本発明の増幅回路の構成
は、入力端子にコンデンサを介して第1のトランジスタ
のベースが接続され、前記第1のトランジスタのエミッ
タに、帰還増幅器の入力と前記帰還増幅器の入力バイア
スを与える入力バイアス抵抗と第1の定電流源の電流出
力端とが接続され、前記第1のトランジスタのベースに
は、さらに前記第1のトランジスタのベース電流を供給
するカレントミラー回路の出力が接続され、前記カレン
トミラー回路の入力には、前記第1のトランジスタと同
じ型のNPN型またはPNP型の第2のトランジスタの
ベースが接続され、前記第2のトランジスタのエミッタ
には第2の定電流源の電流出力端が接続され、前記入力
バイアス抵抗の他端は基準電圧端子に接続され、前記帰
還増幅器の出力は出力端子に接続され、さらに前記帰還
増幅器の反転入力端子とその出力端との間に第1の帰還
抵抗が接続され、前記帰還増幅器の反転入力端子と前記
基準電圧端子との間に第2の帰還抵抗が接続されること
を特徴とする。
According to the structure of the amplifier circuit of the present invention, the base of the first transistor is connected to the input terminal via a capacitor, and the input of the feedback amplifier is connected to the emitter of the first transistor. An input bias resistor for providing an input bias of the feedback amplifier and a current output terminal of the first constant current source are connected, and a base of the first transistor is a current mirror for further supplying a base current of the first transistor. An output of the circuit is connected, an input of the current mirror circuit is connected to a base of an NPN-type or PNP-type second transistor of the same type as the first transistor, and an emitter of the second transistor is connected to an emitter of the second transistor. The current output terminal of the second constant current source is connected, the other end of the input bias resistor is connected to a reference voltage terminal, and the output of the feedback amplifier is It is connected to the force terminal, further the feedback
A first feedback between the inverting input terminal of the amplifier and its output
A resistor is connected, and the inverting input terminal of the feedback amplifier and the
Second feedback resistor, characterized in Rukoto connected between a reference voltage terminal.

【0016】[0016]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例の増幅回路のブロック図で
ある。図1において、本実施例では、入力結合コンデン
サ2からみた入力バイアス抵抗3のインピーダンスをh
FE倍するためのNPN型トランジスタ104を用い、
これに伴ない、トランジスタ401のベース電流供給回
路200に含まれるトランジスタ201もNPN型とな
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an amplifier circuit according to one embodiment of the present invention. In FIG. 1, in the present embodiment, the impedance of the input bias resistor 3 as viewed from the input coupling capacitor 2 is h.
Using an NPN transistor 104 for multiplying by FE,
Accordingly, the transistor 201 included in the base current supply circuit 200 of the transistor 401 also becomes an NPN type.

【0017】入力端子1に入力結合コンデンサ2の一端
を接続し、入力結合コンデンサ2の他端にはNPNトラ
ンジスタ401のベースを接続し、NPNトランジスタ
401のエミッタには、帰還増幅器100の入力と帰還
増幅器100の入力バイアス抵抗3の一端と定電流源4
02の電流出力端とを接続し、入力バイアス抵抗3の他
端は、基準電圧端子4に、帰還増幅器100の出力は、
出力端子5にそれぞれ接続する。また、NPNトランジ
スタ401のベース電流供給回路200として、NPN
トランジスタ201のベースを、カレントミラー回路3
00の入力に接続し、カレントミラー回路300の出力
は、NPNトランジスタ401のベースに接続する。N
PNトランジスタ201のエミッタには、定電流源20
2の電流出力端を接続する。
One end of an input coupling capacitor 2 is connected to the input terminal 1, the other end of the input coupling capacitor 2 is connected to the base of an NPN transistor 401, and the emitter of the NPN transistor 401 is connected to the input of the feedback amplifier 100 and the feedback. One end of the input bias resistor 3 of the amplifier 100 and the constant current source 4
02, the other end of the input bias resistor 3 is connected to the reference voltage terminal 4, and the output of the feedback amplifier 100 is
Connect to the output terminals 5 respectively. Also, as the base current supply circuit 200 of the NPN transistor 401,
The base of the transistor 201 is connected to the current mirror circuit 3
00, and the output of the current mirror circuit 300 is connected to the base of the NPN transistor 401. N
The constant current source 20 is connected to the emitter of the PN transistor 201.
2 current output terminals.

【0018】次に図2は、図1の帰還増幅器100とし
て非反転増幅器を用いた場合の増幅回路の第1例を示す
回路図である。図2において、帰還増幅器100は、入
力に差動増幅器101の非反転入力(+)を接続し、差
動増幅器101の出力は出力端子5と帰還抵抗104の
一端に接続し、帰還抵抗104の他端は差動増幅器10
の反転入力(−)と帰還抵抗105の一端に接続し、帰
還抵抗105の他端は、入力バイアス抵抗3の一端及び
基準電圧源6の高電位側とともに基準電圧端子4に接続
する。基準電圧源6の低電位側は、接地電位に接続す
る。
Next, FIG. 2 is a circuit diagram showing a first example of an amplifier circuit when a non-inverting amplifier is used as the feedback amplifier 100 of FIG. 2, a feedback amplifier 100 has a non-inverting input (+) of a differential amplifier 101 connected to an input, an output of the differential amplifier 101 connected to an output terminal 5 and one end of a feedback resistor 104, and The other end is a differential amplifier 10
The other end of the feedback resistor 105 is connected to the reference voltage terminal 4 together with one end of the input bias resistor 3 and the high potential side of the reference voltage source 6. The low potential side of the reference voltage source 6 is connected to the ground potential.

【0019】NPNトランジスタ201,401のコレ
クタは、ともに高位側電源端子7に接続する。カレント
ミラー回路300は、PNPトランジスタ301,30
2のエミッタを高位側電源端子7に接続し、PNPトラ
ンジスタ301はコレクタ・ベースをショートし、PN
Pトランジスタ303のエミッタをPNPトランジスタ
302のベースに接続し、PNPトランジスタ302の
コレクタはPNPトランジスタ304のエミッタに接続
し、PNPトランジスタ304は、コレクタ・ベースを
ショートして、NPNトランジスタ201のベースとP
NPトランジスタ303のベースに接続し、PNPトラ
ンジスタ303のコレクタはNPNトランジスタ401
のベースに接続する。他の接続関係は、図1と同様であ
るため省略する。
The collectors of the NPN transistors 201 and 401 are both connected to the higher power supply terminal 7. The current mirror circuit 300 includes PNP transistors 301 and 30
2 is connected to the high-side power supply terminal 7, and the PNP transistor 301 short-circuits the collector and base.
The emitter of the P transistor 303 is connected to the base of the PNP transistor 302, the collector of the PNP transistor 302 is connected to the emitter of the PNP transistor 304, and the collector and base of the PNP transistor 304 are short-circuited so that the base of the NPN transistor 201 is connected to the P
Connected to the base of NP transistor 303, the collector of PNP transistor 303 is NPN transistor 401
Connect to the base. Other connection relationships are the same as those in FIG.

【0020】次にこの増幅回路の動作について説明す
る。まず入力結合コンデンサ2の、NPNトランジスタ
401のベースが接続されている側からみた増幅回路の
入力インピーダンスRIN′においては、カレントミラ
ー回路300の出力インピーダンスが、エミッタ接地の
PNPトランジスタ303のコレクタが出力であるた
め、非常に高く、NPNトランジスタ401のベースか
ら入力バイアス抵抗3をみた時のインピーダンスに対
し、無視できる。
Next, the operation of the amplifier circuit will be described. First, in the input impedance RIN ′ of the amplifier circuit as viewed from the side of the input coupling capacitor 2 to which the base of the NPN transistor 401 is connected, the output impedance of the current mirror circuit 300 is equal to the output of the collector of the common emitter PNP transistor 303. Therefore, the impedance is very high and can be ignored with respect to the impedance when the input bias resistor 3 is viewed from the base of the NPN transistor 401.

【0021】よって、入力結合コンデンサ2と入力バイ
アス抵抗3による低域しゃ断フィルタでの減衰量αは、
次の(6)式となる。
Therefore, the amount of attenuation α in the low-frequency cutoff filter by the input coupling capacitor 2 and the input bias resistor 3 is:
The following equation (6) is obtained.

【0022】 [0022]

【0023】また、re401はNPNトランジスタ4
01のエミッタ側からみた出力インピーダンス,hFE
401はNPNトランジスタ401の電流増幅率,kは
ボルツマン定数,Tは絶対温度,qは電子の電荷量,I
402は定電流源402の電流値,ωは2πfである。
Re401 is an NPN transistor 4
01, output impedance from the emitter side, hFE
401 is the current amplification factor of the NPN transistor 401, k is the Boltzmann constant, T is the absolute temperature, q is the charge of electrons, I
402 is a current value of the constant current source 402, and ω is 2πf.

【0024】前記(7)式より、従来例の回路と比較し
た場合、同一の信号周波数f,同一の入力結合コンデン
サ容量値CINにて、入力バイアス抵抗RINの値は、
次の値となる。
From the above equation (7), when compared with the circuit of the prior art, at the same signal frequency f and the same input coupling capacitor capacitance CIN, the value of the input bias resistor RIN becomes
It has the following values:

【0025】 RIN=RIN″/hFE401+re401 …(9) ここで、RIN″は従来例の回路での入力バイアス抵抗
の抵抗値であり、この値は、従来例よりもかなり小さく
なる。
RIN = RIN ″ / hFE401 + re401 (9) Here, RIN ″ is the resistance value of the input bias resistor in the circuit of the conventional example, and this value is considerably smaller than that of the conventional example.

【0026】図3は図1の実施例の増幅回路の第2例を
示す回路図である。図3において、本実施例の第2例
が、前記第1例と異なる主な点は、PNP型がNPN型
に、NPN型がPNP型のトランジスタに置き換えた点
である。
FIG. 3 is a circuit diagram showing a second example of the amplifier circuit of the embodiment of FIG. In FIG. 3, the main difference between the second example of the present embodiment and the first example is that the PNP transistor is replaced with an NPN transistor and the NPN transistor is replaced with a PNP transistor.

【0027】図3において、入力結合コンデンサ2から
みた入力バイアス抵抗3のインピーダンスをhFE倍す
るためのトランジスタに、PNP型を用いた場合の第2
の例が示されている。入力端子1に入力結合コンデンサ
2の一端を接続し、入力結合コンデンサ2の他端には、
PNPトランジスタ403のベースを接続し、PNPト
ランジスタ403のエミッタには、図2と同様な帰還増
幅器100の入力と帰還増幅器100の入力バイアス抵
抗3の一端と定電流源404の電流出力端とを接続し、
入力バイアス抵抗3の他端は、基準電圧端子4に、帰還
増幅器100の出力は出力端子5に接続する。
In FIG. 3, a second transistor in the case where a PNP transistor is used as a transistor for multiplying the impedance of the input bias resistor 3 from the input coupling capacitor 2 by hFE.
Is shown. One end of an input coupling capacitor 2 is connected to the input terminal 1, and the other end of the input coupling capacitor 2 is
The base of the PNP transistor 403 is connected, and the emitter of the PNP transistor 403 is connected to the input of the feedback amplifier 100, one end of the input bias resistor 3 of the feedback amplifier 100, and the current output terminal of the constant current source 404, as in FIG. And
The other end of the input bias resistor 3 is connected to a reference voltage terminal 4, and the output of the feedback amplifier 100 is connected to an output terminal 5.

【0028】また、PNPトランジスタ403のベース
電流供給回路200として、PNPトランジスタ203
のベースをカレントミラー回路300の入力に接続し、
カレントミラー回路300の出力はPNPトランジスタ
403のベースに接続される。PNPトランジスタ20
3のエミッタには、定電流源204の電流出力端を接続
する。このカレントミラー回路300は、NPNトラン
ジスタ305,306,307,308で構成される。
PNPトランジスタ203,403のコレクタ及びNP
Nトランジスタ307,308のエミッタは、低位側電
源端子8に接続される。
The PNP transistor 203 serves as a base current supply circuit 200 for the PNP transistor 403.
Is connected to the input of the current mirror circuit 300,
The output of the current mirror circuit 300 is connected to the base of the PNP transistor 403. PNP transistor 20
The current output terminal of the constant current source 204 is connected to the third emitter. The current mirror circuit 300 includes NPN transistors 305, 306, 307, 308.
Collectors of PNP transistors 203 and 403 and NP
The emitters of the N transistors 307 and 308 are connected to the lower power supply terminal 8.

【0029】第2例の動作及び入力結合コンデンサ2と
入力バイアス抵抗3による低域しゃ断フィルタでの減衰
量αは、図2の第1例と同様であるため、省略する。
The operation of the second example and the amount of attenuation α in the low-pass cutoff filter by the input coupling capacitor 2 and the input bias resistor 3 are the same as in the first example of FIG.

【0030】[0030]

【発明の効果】以上説明したように、本発明は、特にコ
ンデンサ結合入力型帰還増幅回路において入力結合コン
デンサと入力バイアス抵抗との間に、入力結合コンデン
サからみた入力バイアス抵抗の抵抗値とhFE倍するた
めのトランジスタと高出力インピーダンスでそのトラン
ジスタのベース電流を供給するカレントミラー回路を設
けたことにより、入力結合コンデンサの容量値,及び入
力バイアス抵抗と帰還抵抗の抵抗値を小さくでき、集積
回路化に適した回路にできるという効果を有する。
As described above, the present invention is particularly applicable to a capacitor-coupled input-type feedback amplifier circuit in which the resistance between the input bias capacitor and the input bias resistor is hFE times the value of the input bias resistor between the input coupling capacitor and the input bias resistor. And the current mirror circuit that supplies the base current of the transistor with high output impedance, the capacitance value of the input coupling capacitor and the resistance values of the input bias resistance and the feedback resistance can be reduced, and the integrated circuit This has the effect of making the circuit suitable for

【0031】その一例を示せば、従来例同様、信号周波
数10kHzにて、入力結合コンデンサと入力バイアス
抵抗による低域しゃ断フィルタでの減衰量を1dB以内
に抑える場合、前記(6),(7),(8)式より図1
のNPNトランジスタ401のhFE=100,定電流
源402の出力電流値を10μAとすると、CIN=2
0pF,RIN=13.0kΩとなる。さらに、電圧利
得を10倍として帰還抵抗値を決めると、前記(5)式
より、RNF1=130kΩ,RNF2=14.5kΩ
となり、これらCIN,RIN,RNF1,RNF2と
も、従来例より大幅に小さくでき、いずれも集積回路化
に対して問題のない値である。
As an example, similar to the conventional example, when the attenuation in the low-frequency cutoff filter due to the input coupling capacitor and the input bias resistor is suppressed to within 1 dB at the signal frequency of 10 kHz, the above-mentioned (6) and (7) From equation (8), FIG.
Assuming that hFE of the NPN transistor 401 is 100 and the output current value of the constant current source 402 is 10 μA, CIN = 2
0 pF and RIN = 13.0 kΩ. Further, when the feedback resistance is determined by setting the voltage gain to 10 times, from the above equation (5), RNF1 = 130 kΩ and RNF2 = 14.5 kΩ.
These CIN, RIN, RNF1 and RNF2 can be made much smaller than in the conventional example, and all of them are values that do not pose a problem for integration into an integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の増幅回路を示す回路図であ
る。
FIG. 1 is a circuit diagram showing an amplifier circuit according to one embodiment of the present invention.

【図2】図1に示した増幅回路の第1例を示す回路図で
ある。
FIG. 2 is a circuit diagram showing a first example of the amplifier circuit shown in FIG.

【図3】図1に示した増幅回路の第2例を示す回路図で
ある。
FIG. 3 is a circuit diagram showing a second example of the amplifier circuit shown in FIG. 1;

【図4】従来のコンデンサ結合入力型の帰還増幅器のブ
ロック図である。
FIG. 4 is a block diagram of a conventional capacitor-coupled input type feedback amplifier.

【図5】図4に示した従来例回路の具体的回路を示す回
路図である。
FIG. 5 is a circuit diagram showing a specific circuit of the conventional circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1 入力端子 2 入力結合コンデンサ 3 入力バイアス抵抗 4 基準電源端子 5 出力端子 6 基準電圧源 7 高位側電源端子 8 低位側電源端子 100 帰還増幅器 101 差動増幅器 102,103,201,401,305〜308
NPNトランジスタ 104,105 帰還抵抗 200 ベース電流供給回路 202,204,402,404 定電流源 300 カレントミラー回路 301〜304,203,403 PNPトランジス
REFERENCE SIGNS LIST 1 input terminal 2 input coupling capacitor 3 input bias resistor 4 reference power supply terminal 5 output terminal 6 reference voltage source 7 high power supply terminal 8 low power supply terminal 100 feedback amplifier 101 differential amplifier 102, 103, 201, 401, 305 to 308
NPN transistor 104, 105 Feedback resistor 200 Base current supply circuit 202, 204, 402, 404 Constant current source 300 Current mirror circuit 301-304, 203, 403 PNP transistor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−54809(JP,A) 特開 昭61−288605(JP,A) 特開 昭59−211305(JP,A) 特開 平5−121959(JP,A) 特開 平6−139794(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 1/34 H03F 3/45 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-63-54809 (JP, A) JP-A-61-288605 (JP, A) JP-A-59-211305 (JP, A) 121959 (JP, A) JP-A-6-139794 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 1/34 H03F 3/45

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力端子にコンデンサを介して第1のト
ランジスタのベースが接続され、前記第1のトランジス
タのエミッタに、帰還増幅器の入力と前記帰還増幅器の
入力バイアスを与える入力バイアス抵抗と第1の定電流
源の電流出力端とが接続され、前記第1のトランジスタ
のベースには、さらに前記第1のトランジスタのベース
電流を供給するカレントミラー回路の出力が接続され、
前記カレントミラー回路の入力には、前記第1のトラン
ジスタと同じ型のNPN型またはPNP型の第2のトラ
ンジスタのベースが接続され、前記第2のトランジスタ
のエミッタには第2の定電流源の電流出力端が接続さ
れ、前記入力バイアス抵抗の他端は基準電圧端子に接続
され、前記帰還増幅器の出力は出力端子に接続され、さ
らに前記帰還増幅器の反転入力端子とその出力端との間
に第1の帰還抵抗が接続され、前記帰還増幅器の反転入
力端子と前記基準電圧端子との間に第2の帰還抵抗が接
続されることを特徴とする増幅回路。
An input terminal is connected to a base of a first transistor via a capacitor, and an input bias resistor for providing an input of a feedback amplifier and an input bias of the feedback amplifier to an emitter of the first transistor, and a first transistor. Is connected to a current output terminal of a constant current source, and a base of the first transistor is further connected to an output of a current mirror circuit that supplies a base current of the first transistor;
The input of the current mirror circuit is connected to the base of a second transistor of the same type as the first transistor, of NPN type or PNP type, and the emitter of the second transistor has the emitter of a second constant current source. A current output terminal is connected; the other end of the input bias resistor is connected to a reference voltage terminal; an output of the feedback amplifier is connected to an output terminal ;
Between the inverting input terminal of the feedback amplifier and its output terminal.
Is connected to a first feedback resistor, and the inverting input of the feedback amplifier is connected to the first feedback resistor.
A second feedback resistor is connected between the input terminal and the reference voltage terminal.
Amplifier circuit according to claim Rukoto is continued.
【請求項2】 カレントミラー回路は、第1,第2のト
ランジスタとは逆の型のNPN又はPNP型のトランジ
スタが4個で構成されたものである請求項1に記載の増
幅回路。
2. The amplifying circuit according to claim 1, wherein the current mirror circuit includes four NPN or PNP transistors of the opposite type to the first and second transistors.
【請求項3】 第1,第2のトランジスタの電流増幅率
が同様となっており、第1,第2の定電流源の定電流値
が同様となっている請求項1又は2に記載の増幅回路。
3. The constant current source according to claim 1, wherein the first and second transistors have the same current amplification factor, and the first and second constant current sources have the same constant current value. Amplifier circuit.
JP04314486A 1992-11-25 1992-11-25 Amplifier circuit Expired - Fee Related JP3076160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04314486A JP3076160B2 (en) 1992-11-25 1992-11-25 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04314486A JP3076160B2 (en) 1992-11-25 1992-11-25 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH06164251A JPH06164251A (en) 1994-06-10
JP3076160B2 true JP3076160B2 (en) 2000-08-14

Family

ID=18053888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04314486A Expired - Fee Related JP3076160B2 (en) 1992-11-25 1992-11-25 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP3076160B2 (en)

Also Published As

Publication number Publication date
JPH06164251A (en) 1994-06-10

Similar Documents

Publication Publication Date Title
JPH0143485B2 (en)
JPS6212691B2 (en)
JP3076160B2 (en) Amplifier circuit
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP2546057B2 (en) Amplitude detection circuit
US4330755A (en) Power-amplifying circuit
JP3438014B2 (en) Ground isolation circuit
JP2982188B2 (en) Differential amplifier circuit
JPH0113453Y2 (en)
JPS5840370B2 (en) Zoufuku Cairo
JP3107590B2 (en) Current polarity conversion circuit
JP3165173B2 (en) Capacitance sensor circuit
JP2614272B2 (en) Filter circuit
JP2724713B2 (en) Power amplifier
JP2816343B2 (en) Capacitance multiplier circuit
JPS6040015Y2 (en) wideband amplifier circuit
JPH0449701Y2 (en)
JPH0716138B2 (en) Amplifier circuit device
JPS6259926B2 (en)
JP2693861B2 (en) Amplifier circuit
JP3148469B2 (en) Filter circuit
JP3128361B2 (en) Differential amplifier circuit
JPH0363847B2 (en)
JPH0680999B2 (en) Gain control amplifier
JPH04343506A (en) Amplifier circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000516

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees