JP3075259B2

JP3075259B2 - 自動利得補正回路およびこの回路を用いた磁気ディスク装置

Info

Publication number: JP3075259B2
Application number: JP10151951A
Authority: JP
Inventors: 孝立河
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-05-18
Filing date: 1998-05-18
Publication date: 2000-08-14
Anticipated expiration: 2018-05-18
Also published as: JPH11328856A

Description

【発明の詳細な説明】

【０００１】

【発明を適用する技術分野】本発明は、自動利得補正回
路およびこの回路を用いた磁気ディスク装置に関するも
のである。

【０００２】

【従来の技術】従来、磁気ディスク装置等の信号再生回
路では、プリアンプで増幅された磁気ヘッド再生信号の
振幅を一定にする必要がある場合、この磁気ヘッド再生
信号を自動利得増幅回路（以下、ＡＧＣという）を通す
ことによって、一定の基準の振幅を持つ再生信号を得る
ようにしている。

【０００３】

【発明が解決しようとする課題】しかしながら、磁気デ
ィスク装置では、例えば磁気記録媒体に欠陥が存在する
ような場合、この欠陥部分により再生信号に部分的に急
峻な振幅の低下が生じることがある。このような場合、
前述のＡＧＣを通しただけでは、ＡＧＣのゲインがこの
振幅の低下にうまく追従できず、再生信号の振幅が一定
にならないという問題がある。

【０００４】図６は、従来の磁気ディスク装置に用いら
れているＡＧＣの入力信号波形と出力信号波形を示す図
である。図６（ａ）に示すように、入力信号の振幅の部
分的な低下があまり急峻でない場合は、このＡＧＣを通
すのみで振幅の低下をある程度回復することができる。
しかし、図６（ｂ）に示すように、入力信号の振幅の部
分的な低下が急峻である場合は、ほとんど振幅を回復す
ることができない。このような現象は、出力信号の安定
性を得るために、ＡＧＣの応答特性をあまり速くするこ
とができないことによって生じる。

【０００５】また、従来の磁気ディスク装置に設けらて
いるＡＧＣはリアルタイムに信号を処理するように構成
されているため、処理時間に遅延が生じるという問題も
ある。

【０００６】本発明は、上述の問題点を解決すべく、入
力信号の急激な振幅の低下にも対応することができる自
動利得補正回路及びこの回路を用いた磁気ディスク装置
を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明の自動利得補正回路は入力信号の利得を自動
調整する自動利得調整手段と、当該自動利得調整手段の
出力のゲインの不足分を検出するゲイン不足分検出手段
と、前記自動利得調整手段の後段に設けた可変利得増幅
手段と、前記ゲイン不足分検出手段の出力に基づいて前
記可変利得増幅手段の利得を制御する制御手段とを具え
ることを特徴とする。

【０００８】このように、本発明の自動利得補正回路で
は、自動利得調整手段の後段に可変利得増幅手段を設け
ると共に、ゲイン不足分検出手段を設けて自動利得調整
手段の出力のゲインの不足分を検出して、この不足分に
応じて可変利得増幅手段を動作させて、自動利得調整手
段で調整しきれない部分的な振幅変動部分を可変利得増
幅手段にて補償するようにしている。したがって、自動
利得調整手段の出力のゲインに急峻な振幅の変動が生じ
た場合でも、この変動を補正して一定の振幅を持った出
力信号を得ることができる。

【０００９】また、本発明の自動利得補正回路は、更
に、前記ゲイン不足分検出手段の出力を記憶させておく
記憶手段を具え、前記制御手段が上位ホストから送られ
てくる信号に応じて、上記ゲイン不足分検出手段の出力
または前記記憶手段に記憶させているデータのいずれか
を選択して前記可変利得増幅手段のゲインを制御するこ
とを特徴とする。

【００１０】このように、記憶手段を設けて、自動利得
調整手段のゲイン不足分を記憶させておくことによっ
て、予めゲインが不足するタイミングが判明している場
合などに、この記憶手段からゲインの不足分を取り出し
て、これに応じて可変利得増幅手段を動作させることに
よって、上述の処理時間の遅延の問題を解決することが
できる。

【００１１】また、本発明の自動利得補正回路では、更
に、前記自動利得調整手段の出力と、前記可変利得増幅
手段の出力とを受けて、上位ホストから送られてくる制
御信号に応じて前記自動利得増幅手段の出力をそのまま
出力信号として出力するかあるいは前記可変利得増幅手
段の出力を出力信号として出力するかを選択する出力選
択手段を具える。

【００１２】このように構成することによって、必要の
ない時は、可変利得増幅手段を通すことなく出力信号を
得ることができるので、ノイズの発生を好適に抑えるこ
とができる。

【００１３】さらに、本発明の自動利得補正回路は、入
力信号の利得を自動調整する自動利得調整手段と、当該
自動利得調整手段の出力のゲインの不足分を検出するゲ
イン不足分検出手段と、前記自動利得調整手段の出力に
量子化のための所定の信号処理を行う信号処理手段と、
前記ゲイン不足分検出手段の出力と、前記信号処理手段
の出力とに基づいて前記自動利得調整手段の出力のゲイ
ン不足分を補正するためのゲインの補正量を得る補正量
計算手段と、前記信号処理手段の出力をＡＤ変換するＡ
Ｄコンバータであって、前記補正量計算手段の出力に基
づいて前記信号処理手段の出力に補正を加えてＡＤ変換
を行う補正量付加機能付きＡＤコンバータとを具えるこ
とを特徴とする。

【００１４】このような構成は、入力信号を量子化して
デジタル回路とする場合に好適に利用することができ
る。この場合も、更に記憶手段を設けて、自動利得調整
手段のゲイン不足分を記憶させておき、必要に応じて、
この記憶手段からゲインの不足分を取り出して可変利得
増幅手段を動作させることによって、上述の処理時間の
遅延の問題を解決することができる。

【００１５】上述した本発明の自動利得補正回路は、磁
気ディスク装置に好適に適用することができる。この場
合、データ再生時に再生エラーが生じた場合にデータの
再生をリトライする際に、前記上位ホストからタイミン
グ制御信号が送られてくるように構成するのが好まし
い。

【００１６】

【発明の実施の形態】図１は、本発明の自動利得補正回
路の第１の実施の形態の構成を示すブロック図である。
図１に示すように、本実施形態の自動利得補正回路は、
出力信号波形を所定の基準振幅にするように自動的に調
整することのできる自動利得増幅器（ＡＧＣ）１と、こ
のＡＧＣの出力のうちの特定の振幅を増幅する可変利得
増幅器（ＶＧＡ）２と、ＡＧＣ１の出力信号のゲインの
不足分を検出するゲイン不足分検出手段３と、ゲイン不
足分検出手段３の出力を記憶する記憶手段４と、ゲイン
不足分検出手段３と記憶手段４との出力を受けて、ＶＧ
Ａ２の動作を制御する制御手段５とを具える。

【００１７】磁気ディスク装置においては、ＡＧＣ１は
プリアンプによって増幅された磁気ヘッドの再生信号の
ゲインを増幅するのに用いられている。ここで、差動入
力信号１１がＡＧＣ１に入力され、ＡＧＣ１で増幅され
たその出力はゲイン不足分検出手段３とＶＧＡ２とに送
られる。差動入力信号１１（磁気ディスク装置の再生信
号）は、振幅をある一定の値にする必要がある。

【００１８】ゲイン不足分検出手段３では、ＡＧＣ１の
出力のゲイン不足分が検出され、このゲイン不足分検出
手段３の出力は記憶手段４および制御手段５に送られ
る。記憶手段４はゲイン不足分検出手段３の出力を記憶
しておき、必要に応じて、この記憶したゲイン不足分を
表わす信号を制御手段５に送る。制御手段５は、ゲイン
不足分検出手段３の出力または記憶手段４の出力を受け
て、ＶＧＡ２のゲインをゲイン不足分検出手段３の出力
か、または、記憶手段４に記憶されているゲイン不足分
の値に設定するようにする。ＶＧＡ２は、制御手段５か
ら送られてくる制御信号に基づいたゲインでＡＧＣ１の
出力信号を増幅して、ＡＧＣ１で振幅が急峻に不足した
部分を補足して、差動出力信号２１として出力する。な
お、ＶＧＡ２は、ＡＧＣ１で応答できなかった振幅変化
に対応する必要があるため、より応答速度の速い回路と
する必要がある。

【００１９】制御手段５におけるＶＧＡ２の動作の制御
タイミング、および、ゲイン不足分検出手段３から得た
ゲインと記憶手段４から取り出したゲインのいずれの値
を使用するかの選択は、上位ホスト６から送られてくる
タイミング等制御信号６１によって決定する。上位ホス
トは、磁気ディスク装置においては、データリードタイ
ミングを制御するゲートアレイ回路あるいはその制御フ
ァームウエア、あるいはその両方が考えられる。

【００２０】図２は、ゲイン不足分検出手段３の詳細な
構成を示すブロック図である。図２に示すように、ゲイ
ン不足分検出手段３は、信号振幅検出手段３１と、比較
手段３２とで構成されている。信号振幅検出手段３１
は、ＡＧＣ１の出力信号から該出力信号の振幅を表わす
信号振幅信号３１１を生成して、比較手段３２に送る。
比較手段３２では、上位信号処理回路７から、基準信号
振幅信号７１を得て、これを信号振幅検出手段３１の出
力信号３１１と比較して、基準信号振幅信号７１と信号
振幅検出手段の出力である信号振幅信号３１１とのゲイ
ン差を表わすゲイン差信号３２１を作って、これを制御
手段５と記憶手段４とに供給する。なお、上位信号処理
回路７は、ＡＧＣ１の目標の信号振幅を表わす基準信号
振幅信号７１を生成する上位の回路である。

【００２１】信号振幅検出手段３１には、例えば、サン
プルホールド回路などが考えられる。この信号振幅検出
手段３１は、ＡＧＣ１で応答できなかった振幅変化に対
応する必要があるため、ＶＧＡ２と同様により応答速度
の速い回路にする必要がある。

【００２２】なお、記憶手段４には、書き換え可能なメ
モリを用いることが望ましい。具体的には、ランダムア
クセスメモリ（ＲＡＭ）や不揮発性のフラッシュメモリ
等が考えれらる。また、処理時間に余裕のある場合は、
特別にメモリを設けることなく、磁気ディスク装置のシ
ステムシリンダなどにゲイン差信号３２１を書き込むよ
うにしても良い。

【００２３】なお、上記実施の形態では、差動入力信
号、差動出力信号を入出力信号としているが、これは必
ずしも差動信号でなくてもよい。

【００２４】上記のように構成された自動利得補正回路
は、以下の通り動作する。図１において、例えば、磁気
ディスク装置の信号再生回路では、磁気ヘッドからの再
生信号がプリアンプ等で増幅された後、差動入力信号１
１としてＡＧＣ１に入力される。ＡＧＣ１は、この差動
入力信号１１を所定のかつ一定の信号振幅になるように
増幅し、その出力信号をＶＧＡ２およびゲイン不足分検
出手段３に送る。

【００２５】ＶＧＡ２のゲインは、制御処理手段５によ
って、通常は１倍に固定されるように設定されており、
したがって、特別に制御を行わない場合はＡＧＣ１の出
力信号が、そのまま差動出力信号２１としてＶＧＡ２か
ら出力される。

【００２６】ゲイン不足分検出手段３では、比較手段３
２において、信号振幅検出手段３１の出力である信号振
幅信号３１１と、上位信号処理回路７から送られてくる
基準信号振幅信号７１とを比較して、基準信号振幅信号
７１の信号振幅と、信号振幅信号３１１の信号振幅（Ａ
ＧＣ１の出力信号の信号振幅）との振幅差を補うゲイン
差信号３２１を得、これを制御手段５に送る。また、比
較手段３２は、このゲイン差情報を記憶手段４に書きこ
むようにする。

【００２７】制御手段５は、上位ホスト６から得られる
タイミング等制御信号６１に基づいて、ＶＧＡ２のゲイ
ンを変えるべく制御を行う。磁気ディスク装置において
は、上位ホスト６はデータ再生時に再生エラーが生じた
場合のリトライ動作時などにタイミング等制御信号を制
御手段５に送り、制御手段５はこの信号にもとづいてＶ
ＧＡ２のゲインを動的に変化させる。ここでＶＧＡ２に
用いられるゲイン量は、記憶手段４に記録されている前
回そのエラーが生じた場所を再生した時のゲイン量、ま
たはゲイン不足分検出手段３でリアルタイムに検出され
ているその時点でのゲイン差信号３２１が表わすゲイン
量である。いずれを選択するかは上位ホスト６からのタ
イミング等制御信号６１によって決まる。

【００２８】ＶＧＡ２のゲインをこのようにして変化さ
せることによって、部分的な信号振幅の低下が少ない差
動出力信号２１を出力することができる。上述した通
り、制御手段５がこのＶＧＡ２を変化させるタイミング
としては、データ再生のリトライ時に、そのエラーした
セクタを再生する際のタイミングが考えられるが、より
正確なエラー位置が分かる場合は、そのエラー位置近辺
でのみＶＧＡ２を動作させるようにしても良い。この場
合、エラー位置以外の再生波形の振幅をより安定させる
ことができる。

【００２９】図３は、ＶＧＡ２を動作させた場合の出力
波形の例を示す図である。図３（ａ）に示すように、Ａ
ＧＣ１の出力波形の信号振幅の一部が目標の振幅の５０
％程度しかでない場合に、図３（ｂ）に示すように、こ
の振幅が不足している部分に対応してＶＧＡ２のゲイン
が部分的に２倍になるように制御する。このようにＡＧ
Ｃ１の出力波形をその振幅の低下の度合いに応じてＶＧ
Ａ２で補正することによって、図３（ｃ）に示すような
一定の振幅波形を持った出力を得ることができる。

【００３０】図４は、本発明の自動利得補正回路の第２
の実施の形態の構成を示すブロック図である。なお、以
下に説明する実施の形態において、第１の実施の形態と
同じ構成要素については同じ符号を付してその説明は省
略する。

【００３１】第２の実施の形態においては、ＡＧＣ１の
出力信号をそのまま差動出力信号８１として出力する
か、あるいは、ＶＧＡ２の出力信号を差動出力信号８１
として出力するかを選択する選択手段８が設けられてい
る。いずれの出力信号を選択するかは、上位ホスト６か
ら与えらる選択信号６２に基づいて決定される。

【００３２】第２の実施形態では、通常の状態において
は、上位ホスト６が、選択手段８にＡＧＣ１の出力信号
をそのまま差動出力信号８１として出力する選択信号を
送り、例えば、エラーデータを再生するリトライ動作時
に前回と同じデータを再生する場合などに、上位ホスト
６は選択信号６２を切替えて、選択手段８が所定のタイ
ミングでＶＧＡ２の出力を選択して差動出力信号８１と
して出力するようにする。ここで所定のタイミングと
は、例えば、エラーセクタの始めから終わりまで、ある
いは、セクタ範囲にはとらわれずにエラーが生じた場所
付近をリードするタイミング等が考えられる。

【００３３】このようにＶＧＡ２をバイパスさせること
によって、ＡＧＣ１の出力信号を補正する必要がない場
合には、ＶＧＡ２を通すことなくＡＧＣ１の出力信号を
そのまま差動出力信号８１として出力するように設定す
ることができるため、通常時にこの出力信号にノイズ等
の影響が加わる可能性が少なくなる。

【００３４】図５は、本発明の第３の実施の形態の構成
を示すブロック図である。第３の実施の形態では、ＶＧ
Ａ２に替えてＡＧＣ１の後段に信号処理手段９を、ま
た、ゲイン不足分検出手段３および記憶手段４の後段に
制御手段５に替えて補正量計算手段１０を設け、更に、
信号処理手段９と補正量計算手段１０の後段に補正量付
加機能付きＡＤコンバータ１２が設けられている。この
構成は、入力信号を途中で量子化してディジタル処理を
する回路に好適に使用することができる。

【００３５】信号処理手段９は、ＡＧＣ１の出力信号を
受けて、ここで信号処理した出力信号を補正量付加機能
付きＡＤコンバータに送ると共に、ここでの信号処理の
内容を表わす信号処理情報信号９１を補正量計算手段１
０に送る。

【００３６】補正量計算手段１０では、ゲイン不足分検
出手段３から送られてくるゲイン差信号３２１と、信号
処理手段９からの信号処理情報信号９１とに基づいて、
信号処理手段９で信号処理された波形の信号振幅の振幅
変動部分をなくすような補正量を計算し、この補正量を
表わす補正量信号１０１を補正量付加機能付きＡＤコン
バータ１２に出力する。なお、この補正量計算手段１０
は、記憶手段４に記憶されているゲイン不足分の情報
と、信号処理手段９からの信号処理情報信号９１とに基
づいて補正量を計算し、この補正量を表わす補正量信号
１０１を出力することもできる。ゲイン不足分検出手段
３からのゲイン差信号３２１を用いてリアルタイムでＡ
ＧＣの出力を補正するか、記憶手段４からのゲイン不足
分の情報を用いて補正量を計算するかは、上位ホスト６
からの補正量計算手段制御信号６３によって決まる。

【００３７】補正量付加機能付きＡＤコンバータ１２
は、信号処理手段９の出力信号をＡ／Ｄ変換すると共
に、信号処理手段９の出力信号に部分的な振幅変動があ
る場合に、補正量計算手段１０からの補正量信号１０１
に基づいて、その振幅変動を一定の振幅になるように補
正を行う。この補正量付加機能付きＡＤコンバータ１２
を通常のＡＤコンバータとして機能させるか、補正量信
号１０１に基づいた補正を付加した上でＡ／Ｄ変換する
ＡＤコンバータとして機能させるかは、上位ホスト６か
らのタイミング等制御信号６１によって決まる。なお、
上位ホスト６は補正量計算手段１０に、補正量計算手段
制御信号６３を送って、補正量計算手段１０を制御す
る。

【００３８】信号処理手段９は、量子化前の信号処理を
行うための手段であり、磁気ディスク装置においては、
例えばアナログフィルタ等が該当する。また、タイミン
グ等制御信号６１が表わす制御タイミングは、図１に示
す第２の実施の形態の制御タイミングに準ずる。

【００３９】第３の実施の形態では、ＡＧＣ１の出力信
号は信号処理手段９によって量子化のための所定の処理
がなされ、補正量付加機能付きＡＤコンバータ１２に送
られる。この信号処理手段９で作られる信号処理情報信
号９１は常に補正量計算手段１０に送られており、補正
量計算手段１０は、この信号処理情報信号９１とゲイン
不足分検出手段３からのゲイン差信号、または、信号処
理情報信号９１と記憶手段４からのゲイン差信号に基づ
いて、信号処理手段9の出力を補正すべき量を計算し
て、補正量信号１０１を補正量付加機能付きＡＤコンバ
ータ１２に送る。

【００４０】補正量付加機能付きＡＤコンバータ１２
は、通常は信号処理手段９の出力信号を単にＡ／Ｄ変換
しているが、上位ホスト６からタイミング等制御信号６
１が送られてきた場合に、このタイミング制御信号に基
づいて補正量計算手段１０からの補正量信号１０１に応
じた補正を付加してＡ／Ｄ変換を行う。このように、補
正量付加機能付きＡＤコンバータ１２によって入力信号
の部分的な振幅変動が補正され、信号振幅の変動が少な
い差動出力信号１１１が出力される。

【００４１】第１および第２の実施の形態では、ＶＧＡ
２が設けられており、これによって振幅の急激な変動を
補正するようにしているが、この構成では波形振幅の安
定性に欠けることがある。これに対して、第３の実施の
形態では、補正量計算手段１０によってこのような波形
振幅の安定性にかける要因を除去して補正量を計算する
ことが可能であり、振幅変化分のみを適度に補うように
補正を行って、振幅の安定性を維持することができる。

【００４２】なお、第３の実施の形態における補正量付
加機能付きＡＤコンバータ１２は、パーシャルレスポン
スのＰＲ４における信号波形のサンプル値を１，０，−
１の３値に決定する手段、あるいはＥＰＲ４における信
号波形のサンプル値を−２，−１，０，１，２の５値に
決定する手段等の各信号処理固有の手段に置き換えるよ
うにしても良い。これによりより多様な応用が考えら
る。パーシャルレスポンスを用いた場合のサンプル値を
３値または５値に決定する具体的な手段としては、例え
ば、アナログフィルタを通した後の信号波形をＰＲ４、
ＥＰＲ４等の理想波形に近づけるためのトランスバーサ
ルフィルタおよびビタビ複合部等が考えられる。この場
合、信号処理手段９は、上記のＰＲ等化を行うために事
前に必要なすべての信号処理を含むものとする。このよ
うに構成した自動利得補正回路は、パーシャルレスポン
スのＰＲ４，ＥＰＲ４またはその他の信号処理を用いた
磁気ディスク装置に好適に利用することができる。

【００４３】

【発明の効果】上述した通り、本発明の自動利得補正回
路によれば、自動利得増幅回路の出力の部分的な振幅変
動部分を好適に補償することができるため、自動利得増
幅回路の出力のゲインに急峻な振幅の変動が生じた場合
でも、所望の振幅を持った出力信号を安定して得ること
ができる。

【図面の簡単な説明】

【図１】図１は、本発明に係る自動利得補正回路の第１
の実施の形態の構成を示すブロック図である。

【図２】図２は、本発明に係る自動利得補正回路のゲイ
ン不足分検出手段の構成を示すブロック図である。

【図３】図３は、本発明に係る自動利得補正回路の入力
波形と出力波形とを説明するためのグラフである。

【図４】図４は、本発明に係る自動利得補正回路の第２
の実施の形態の構成を示すブロック図である。

【図５】図５は、本発明に係る自動利得補正回路の第３
の実施の形態の構成を示すブロック図である。

【図６】図６は、従来の自動利得調整回路の入力波形と
出力波形とを説明するためのグラフである。

【符号の説明】

１自動利得調整回路２可変利得増幅回路３ゲイン不足分検出手段４記憶手段５制御手段６上位ホスト７上位信号処理回路８選択手段９信号処理手段１０補正量計算手段１１差動入力信号２１、８１差動出力信号１２補正量付加機能付きＡＤコンバータ３１信号振幅検出手段３２比較手段６１タイミング等制御手段６３補正量計算手段制御信号７１基準信号振幅信号９１信号処理情報信号１０１補正両親号３１１信号振幅信号３２１ゲイン差信号

Claims

(57)【特許請求の範囲】

【請求項１】入力信号の利得を自動調整する自動利得
調整手段と、当該自動利得調整手段の出力のゲインの不
足分を検出するゲイン不足分検出手段と、前記自動利得
調整手段の後段に設けた可変利得増幅手段と、前記ゲイ
ン不足分検出手段の出力に基づいて前記可変利得増幅手
段の利得を制御する制御手段とを具えることを特徴とす
る自動利得補正回路。
【請求項２】請求項１に記載の自動利得補正回路にお
いて、更に、前記ゲイン不足分検出手段の出力を記憶さ
せておく記憶手段を具え、前記制御手段が上位ホストか
ら送られてくる信号に応じて、上記ゲイン不足分検出手
段の出力または前記記憶手段に記憶させているデータの
いずれかを選択して前記可変利得増幅手段のゲインを制
御することを特徴とする自動利得補正回路。
【請求項３】請求項１または２に記載の自動利得補正
回路において、更に、前記自動利得調整手段の出力と、
前記可変利得増幅手段の出力とを受けて、上位ホストか
ら送られてくる制御信号に応じて前記自動利得増幅手段
の出力をそのまま出力信号として出力するかあるいは前
記可変利得増幅手段の出力を出力信号として出力するか
を選択する出力選択手段を具えることを特徴とする自動
利得補正回路。
【請求項４】前記入力信号及び出力信号が差動信号で
あることを特徴とする請求項１ないし３のいずれかに記
載の自動利得補正回路。
【請求項５】入力信号の利得を自動調整する自動利得
調整手段と、当該自動利得調整手段の出力のゲインの不
足分を検出するゲイン不足分検出手段と、前記自動利得
調整手段の出力に量子化のための所定の信号処理を行う
信号処理手段と、前記ゲイン不足分検出手段の出力と、
前記信号処理手段の出力とに基づいて前記自動利得調整
手段の出力のゲイン不足分を補正するためのゲインの補
正量を得る補正量計算手段と、前記信号処理手段の出力
をＡＤ変換するＡＤコンバータであって、前記補正量計
算手段の出力に基づいて前記信号処理手段の出力に補正
を加えてＡＤ変換を行う補正量付加機能付きＡＤコンバ
ータとを具えることを特徴とする自動利得補正回路。
【請求項６】請求項５に記載の自動利得補正回路にお
いて、更に、前記ゲイン不足分検出手段の出力を記憶さ
せておく記憶手段を具え、前記補正量計算手段が上位ホ
ストから送られてくる補正量計算手段制御信号に応じ
て、上記ゲイン不足分検出手段からの出力または前記記
憶手段に記憶させているデータのいずれかを選択して前
記補正量の計算を行うことを特徴とする自動利得補正回
路。
【請求項７】請求項５又は６に記載の自動利得補正回
路において、前記補正量付加機能付きＡＤコンバータ
が、前記補正量計算手段の出力を上位ホストから送られ
てくるタイミング制御信号に基づいて取り入れて、前記
信号処理手段の出力に前記補正量計算手段で計算した補
正量を付加してＡ／Ｄ変換を行うことを特徴とする自動
利得補正回路。
【請求項８】前記入力信号及び出力信号が差動信号で
あることを特徴とする請求項５ないし７のいずれかに記
載の自動利得補正回路。
【請求項９】請求項１ないし８のいずれかに記載され
た自動利得補正回路を具えることを特徴とする磁気ディ
スク装置。
【請求項１０】請求項9に記載の磁気ディスク装置に
おいて、データ再生時に再生エラーが生じた場合にデー
タの再生をリトライする際に、前記上位ホストからタイ
ミング制御信号が送られてくるように構成したことを特
徴とする磁気ディスク装置。