JP4077363B2 - 自動利得制御装置、及び自動利得制御方法 - Google Patents
自動利得制御装置、及び自動利得制御方法 Download PDFInfo
- Publication number
- JP4077363B2 JP4077363B2 JP2003133398A JP2003133398A JP4077363B2 JP 4077363 B2 JP4077363 B2 JP 4077363B2 JP 2003133398 A JP2003133398 A JP 2003133398A JP 2003133398 A JP2003133398 A JP 2003133398A JP 4077363 B2 JP4077363 B2 JP 4077363B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- gain
- automatic gain
- capa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置等の記憶媒体からの再生信号の振幅を制御する自動利得制御装置、及び自動利得制御方法に関するものである。
【０００２】
【従来の技術】
近年、光ディスク装置や通信装置は大容量化（高速化）、小型化へと急速に推移しており、その技術はめざましい進歩を見せている。従来の光ディスク装置では、入力されるアナログ信号の振幅を一定に維持するためのオートゲインコントロール（以下ＡＧＣと呼ぶ）は、アナログ信号に対して全波整流または半波整流を行い、その出力を可変ゲインアンプ（以下ＶＧＡと呼ぶ）に入力し、ＡＧＣ制御を自動的に行っていた。また、ＭＯやＤＶＤ−ＲＡＭに見られるセクターフォーマット構造をとる記憶媒体には、データの位置情報（アドレス情報）を有するＩＤ部と、ユーザーデータを記憶するＤＡＴＡ部とを持つデータがデータが記憶されている。特に、ＤＶＤ−ＲＡＭには、ＩＤ部に複数のＣＡＰＡと呼ばれるアドレス情報を有するブロックが存在する。この複数のＣＡＰＡは、再生する際に、信号振幅やオフセットの異なる信号特性を有するものである。
【０００３】
以下図面を参照しながら、上述した従来のＡＧＣ制御方式の一例について説明する。
図１５は従来のＡＧＣ制御方式の一例を示すブロック図である。図１５において、６１０はアナログ信号、６１１はゲインを外部制御により変化させるＶＧＡ、６１２はＶＧＡ出力を信号中心から折り返し、その出力を整流して振幅情報を取り出す全波整流器（ＦＷＲ）、６１３，６１４は全波整流した信号から高周波成分を除去するＬＰＦである。６３０はＩＤゲートであり、ＩＤ部とデータ部とを識別するための信号である。
【０００４】
まず、入力されたアナログ信号６１０は、ＶＧＡ６１１により、ゲインが与えられ、振幅が変化する。このＶＧＡ６１１の出力は、ＦＷＲ６１２により全波整流され、振幅情報が取り出される。
【０００５】
ＦＷＲ６１２から出力された振幅情報には、ＡＧＣ制御に不要な高周波成分が含まれるため、ＬＰＦ６１３及びＬＰＦ６１４により高域成分が除去され、ＶＧＡ６１１のゲイン制御信号としてＶＧＡ６１１に供給される。
【０００６】
ここで、ＬＰＦ６１３及び、ＬＰＦ６１４は、入力されるアナログ信号６１０のデータ部とＩＤ部をそれぞれ独立にＡＧＣ制御を行うためにあり、その切り換えはＩＤゲート６３０で行われる。データ部とＩＤ部では信号特性が大きく異なるため、それぞれを独立にＡＧＣ制御している。
【０００７】
【特許文献１】
特開平４−３３０８１１号公報
【０００８】
【発明が解決しようとする課題】
上述したように、従来のＡＧＣ制御方式では、ＩＤ部はひとまとめにし、１つ目のＣＡＰＡ信号と２つ目のＣＡＰＡ信号を同じゲインでＡＧＣ制御していたため、第１のＣＡＰＡと第２のＣＡＰＡの信号振幅がばらついたまま後段の処理系に入力される。その結果、ＣＡＰＡの読み取り精度が悪く、アドレス情報の読み取りエラーが頻発していた。そして、読み取り時にシステムの再試行動作が多発し、システム性能を低下させる要因となっていた。また、信号の分解能が大きく変動するため、アナログ方式で行ってきた全信号の平均化によるＡＧＣ制御方法ではアドレス読み取りエラーが頻発し、システム性能を低下させる要因となっていた。
【０００９】
本発明は、上記問題点を解消するためになされたものであり、ディジタル信号処理方式の特性を利用し、回路規模の増加を最小限にとどめ、異なる信号特性を有する複数のＣＡＰＡ信号のそれぞれに対しＡＧＣ制御を行う自動利得制御装置、及び自動利得制御方法を提案するものである。
【００１１】
また、本発明の請求項１に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡに対応する信号から抽出された第１の振幅情報に対して所定の一定比を持つ、上記第２のＣＡＰＡに対応する信号の第２の振幅情報を生成する利得比生成手段と、外部から入力された制御ゲートに基づいて上記振幅情報抽出手段の出力または上記利得比生成手段の出力のいずれかを選択し、上記自動利得制御手段に出力する信号選択手段と、を備え、上記自動利得制御手段は、上記信号選択手段により選択された信号に基づいて上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００１２】
また、本発明の請求項２に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第１の自動利得制御手段と、上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第２の自動利得制御手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅情報抽出手段または上記第２の振幅情報抽出手段のいずれかに出力する信号選択手段と、を備えたことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができる。
【００１３】
また、本発明の請求項３に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅抽出手段または上記第２の振幅抽出手段のいずれかに出力する第１の信号選択手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報、あるいは上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力された制御ゲートに基づいて上記第１の振幅情報抽出手段の出力または上記第２の振幅情報抽出手段の出力のいずれかを選択し、上記自動利得制御手段に出力する第２の信号選択手段と、を備えたことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡのＡＧＣ制御をより細かく制御することができ、その結果、自動利得制御機能の性能を向上させることができるとともに、回路規模を小さくすることができる。
【００１４】
また、本発明の請求項４に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅手段の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅手段の利得を任意の固定値にする第２の制御モードを選択する利得設定手段と、を備え、上記自動利得制御手段は、上記利得設定手段により上記第１の制御モードが選択された場合は、上記振幅情報抽出手段により抽出された各振幅情報に基づく、上記可変利得増幅手段の自動利得制御を行い、上記利得設定手段により上記第２の制御モードが選択された場合は、上記可変利得増幅手段の利得を、任意の固定値になるよう制御することを特徴とするものである。
これにより、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させ、かつ、回路規模の増加を抑えた低コストで実現可能な自動利得制御装置を実現することができる。
【００１５】
また、本発明の請求項５に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ディジタル信号の信号長を検出する信号弁別手段と、を備え、上記振幅情報抽出手段は、上記信号弁別手段により検出された信号長に基づいて上記ディジタル信号のうちの所望の信号長の信号から振幅情報を抽出し上記自動利得制御手段に出力することを特徴とするものである。
これにより、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１６】
また、本発明の請求項６に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長の信号振幅が一定になるよう上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、信号長が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１７】
また、本発明の請求項７に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が３Ｔ（Ｔは、チャネルクロック周期を示す単位である。）である信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御する、ことを特徴とするものである。
これにより、信号長が３Ｔである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１８】
また、本発明の請求項８に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が４Ｔ（Ｔは、チャネルクロック周期を示す単位である。）もしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、信号長が４Ｔもしくはそれ以上の長さを持つ信号の内の一つである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１９】
また、本発明の請求項９に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記ディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるよう上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、少なくとも２つ以上の信号長を有する信号の振幅が平均的に一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００２１】
また、本発明の請求項１０に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡの利得に対して所定の一定比を持つよう第２のＣＡＰＡの利得を決定し、外部から入力される制御ゲートに基づいて上記第１のＣＡＰＡの利得と、上記第２のＣＡＰＡの利得とを切り換え、上記可変利得増幅器の利得の自動制御を行うことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡとのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００２２】
また、本発明の請求項１１に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、外部から入力された制御ゲートに基づいて上記第１のＣＡＰＡから第１の振幅情報を抽出して該第１の振幅情報に基づいて上記可変利得増幅器の利得を制御する第１の自動利得制御、または上記第２のＣＡＰＡから第２の振幅情報を抽出して該第２の振幅情報に基づいて上記可変利得増幅器の利得を制御する第２の自動利得制御のいずれかを行うことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができ、アドレス読み取り率を向上させることができる。
【００２３】
また、本発明の請求項１２に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅器の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅器の利得を任意の固定値にする第２の制御モードを設定し、上記第１の制御モードが設定された場合、上記第１の振幅情報あるいは上記第２の振幅情報に基づく、上記可変利得増幅器の自動利得制御を行い、上記第２の制御モードが設定された場合は、上記可変利得増幅器の利得を、任意の固定値になるよう制御することを特徴とするものである。
これにより、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させることができる。
【００２４】
また、本発明の請求項１３に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の信号長を検出し、上記検出した信号長に基づいて上記再生信号から所望の信号長の振幅情報を抽出し、上記抽出された振幅情報の特性に応じて上記可変利得増幅器の利得を自動制御することを特徴とするものである。
これにより、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス情報読み出しエラーレートが最小になるよう制御する信号長を選択することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００２６】
（実施の形態１）
以下に、本発明の実施の形態１による自動利得制御装置、及び自動利得制御方法について、図１、図６、図７、図８、及び図１１〜１４を用いて説明する。
図１は、本実施の形態１による自動利得制御装置の構成を示すブロック図である。
【００２７】
図１において、１０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。１１は、アナログ信号１０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。１２は、アナログ信号であるＶＧＡ１１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。１３は、ディジタル信号に変換されたＶＧＡ１１の出力（再生信号）から振幅情報を抽出する振幅情報抽出手段である。１４は、振幅情報抽出手段１３により抽出された振幅情報に基づいてＶＧＡ１１を制御するための制御信号を出力するＡＧＣ制御手段である。１５は、ディジタル信号であるＡＧＣ制御手段１４の出力（制御信号）をアナログ信号に変換するＤ／Ａ変換器である。１６は、第１，第２のＣＡＰＡを識別する制御ゲートである。１７は、信号の長さ（例えば、３Ｔから１４Ｔ等）を弁別する信号弁別手段である。なお、Ｔは、チャネルクロック周期を示す単位であり、信号長は、Ｔの整数倍で表している。
【００２８】
図１１は、信号弁別手段１７の構成例を示す図である。
図１１に示す信号弁別手段１７は、入力デジタル信号の３Ｔ〜６Ｔの信号長を検出する検出手段１７１〜１７４と、各検出手段１７１〜１７４の出力のうちの１つをセレクタ１７６を用いて選択し、外部（振幅情報抽出手段１３）へ出力する制御レジスタ１７５と、を備えたものであり、３Ｔ〜６Ｔまでの任意の１つの信号長を選択し、該選択した信号長の信号に対して振幅を調整することができる。なお、検出手段は、３Ｔ〜６Ｔを検出するものとしたが、３Ｔ〜１４Ｔまでの信号長を検出するものであってもよい。
【００２９】
図１２は、信号弁別手段１７の別の構成例を示す図である。
図１２に示す信号弁別手段１７は、入力デジタル信号の３Ｔ〜６Ｔの信号長を検出する検出手段１７１〜１７４と、各検出手段１７１〜１７４の出力のうちの２つをセレクタ１７６を用いて選択する制御レジスタ１７５と、選択された２つの信号長を平均化して出力する平均化回路１７７と、を備えたものであり、３Ｔ〜６Ｔまでの任意の２つの信号長を平均化した信号長の信号に対して、振幅を調整することができる。なお、検出手段の出力のうち、任意の２つを選択するようにしたが、２つ以上であっても良い。
【００３０】
図１３は、本発明の振幅情報抽出手段の構成例を示す図である。
図１３に示す振幅情報抽出手段４００は、入力信号（信号弁別手段１７の出力）の上側エンベロープを検出する上側エンベロープ検出器１３１と，入力信号の下側エンベロープを検出する下側エンベロープ検出器１３２と、検出された上側エンベロープと下側エンベロープとの差分をとり、振幅を得る引き算機１３４と、を備えたものである。
【００３１】
図１４は、本発明の振幅情報抽出手段の別の構成例を示す図である。
図１４に示す振幅情報抽出手段４０１は、入力信号（信号弁別手段１７の出力）を整流して振幅情報を取り出す全波整流器（ＦＷＲ）１３５と、該取り出された振幅情報を平均化する平均化回路１３６とを備える。
また、後段のＡＧＣ制御手段１４は、その目標値を得るために、制御レジスタ１３８および差分検出手段１３７を備え、平均化回路１３６から出力される振幅情報と制御レジスタ１３８により設定された目標値との差分を検出し、この差分に基づいてＡＧＣ制御を行う。
【００３２】
ここで、光ディスクの再生信号（入力アナログ信号１０）について説明する。光ディスクの再生信号は、光ピックアップから出力された時点で光学的な周波数特性ＭＴＦ（Mode Transfer Function）により振幅が異なる。つまり、周波数の高い３Ｔ成分は信号振幅が小さく、４Ｔ,５Ｔ,６Ｔと周波数が下がる（周期が長くなる）ほど信号振幅は大きくなり、７Ｔ以上になるとほぼ最大振幅となる。
【００３３】
光ディスクの記録層に、例えば、図１０（ａ）に示したようにピットが形成されている場合について説明する。このようなピット列に対して光ビームを照射し、光検出器（図示せず）により受光すると、図１０（ｂ）に示すような光検出強度となる。このとき、ピットよりも大きすぎる光ビームが照射されたり、２つのピットにまたがって光ビームが照射される状態になると、符号間干渉が発生して、信号振幅が小さくなり、アドレス情報の読み取り精度が悪くなってしまう。
【００３４】
そこで、上記信号弁別手段１７では、信号振幅の小さい成分、つまり、３Ｔ,４Ｔ等の周波数が高い信号を選択的に弁別し、該弁別された信号のうち、特定の周波数成分のみを上記振幅情報検出手段１３により選択する。そして、上記ＡＧＣ制御手段１４では、その振幅レベルが一定になるように自動的にＡＧＣ制御を行なう。このように、信号振幅の小さい成分のみを抽出してＡＧＣ制御を行なうようにすれば、アドレス情報の読み取り精度を高めることができる。
【００３５】
なお、ＡＧＣ制御手段１４は、上記信号長が３Ｔである信号の振幅が一定になるようＶＧＡ１１の制御を行う。または、上記信号長が４Ｔもしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるようＶＧＡ１１の制御を行う。または、Ａ / Ｄ変換器１２から出力されるディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるようＶＧＡ１１の制御を行う。
【００３６】
図６は、アナログ信号１０の波形を示す模式図である。
図６において、１００はアナログ信号１０を模式化した再生波形Ａ、１０１はセクタフォーマット構成を取る記憶媒体から再生された再生信号の１つの区切りを示すセクタ、１１０はセクタ１０１の中のアドレス情報（データの位置情報）を示すＩＤ部、１２０はユーザ情報を示すＤＡＴＡ部である。
【００３７】
図７は、外部から入力される、アナログ信号１０の波形を示す模式図である。
図７において、１０５はアナログ信号１０を模式化した再生波形Ｂ、１１１は第１のアドレス情報を示す第１のＣＡＰＡ、１１２は第２のアドレス情報を示す第２のＣＡＰＡ、１２１はユーザ情報を示すＤＡＴＡ部、１１５はＡＧＣ制御手段１４の出力を示すゲイン信号、３０１は第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２とを識別するＣＡＰＡゲート、３０２は第１のＣＡＰＡ１１１のみを検出する第１のＣＡＰＡゲート、３０３は第２のＣＡＰＡ１１２のみを検出する第２のＣＡＰＡゲート、３００はＩＤ部とデータ部とを識別するＩＤゲートである。
【００３８】
なお、制御ゲートの生成方法としては、第１のＣＡＰＡゲート３０２、または第２のＣＡＰＡゲート３０３のいずれかを制御ゲート１６としてもよい。また、第１のＣＡＰＡゲート３０２、または第２のＣＡＰＡゲートのいずれかとＩＤゲート３００との論理積、もしくは排他的論理和をとったものを制御ゲート１６としても良い。また、アドレス情報を正確に再生できる状態になった後、フォーマット生成回路により、再生したい目的のアドレス情報（ＣＡＰＡ）の１つ又は複数前にあるＣＡＰＡゲートを始点としてカウンタを動作させ、再生したい目的のＣＡＰＡ位置に第１のＣＡＰＡゲート３０２または第２のＣＡＰＡゲート３０３を生成したものを制御ゲート１６としてもよい。
【００３９】
図８は、ＡＧＣ制御されたアナログ信号１０の波形を示す模式図である。
図８において、２０１はＡＧＣ制御されたＶＧＡ１１出力を示す再生波形、２１０はＶＧＡ１１の制御信号となるゲイン信号である。
【００４０】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号１０は、図６及び図７に示すような再生波形Ａ１００及び再生波形Ｂ１０５の形態であって、ＶＧＡ１１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２は振幅がそれぞれ異なり不均一になっている。
【００４１】
ＶＧＡ１１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器１２によりディジタル信号に変換される。そして、信号弁別手段１７により上記Ａ／Ｄ変換器１２の出力から信号の長さに関する情報を弁別する。このとき、信号弁別手段１７では、信号の間隔をチャネルクロックでカウント（１Ｔ、２Ｔ、３Ｔ…）することにより信号の長さを弁別する。
【００４２】
そして、振幅情報抽出手段１３では、上記Ａ／Ｄ変換器１２の出力のうち、上記アナログ信号１０の振幅情報、及び上記信号弁別手段１７により弁別された信号長情報に基づいて特定の信号長（例えば、３Ｔ、６Ｔ）を持つ信号の振幅情報が抽出され、ＡＧＣ制御手段１４に供給される。
【００４３】
そして、ＡＧＣ制御手段１４では、振幅情報抽出手段１３から出力された振幅情報に基づいてゲインが制御され、その制御量はＤ／Ａ変換器１５によりアナログ信号であるゲイン信号１１５に変換され、このゲイン信号１１５によりＶＧＡ１１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号１０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、及び第２のＣＡＰＡ２１２のように均一の振幅に制御される。
【００４４】
このような実施の形態１では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号１０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、該抽出された各振幅情報に基づいてＶＧＡ１１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００４５】
また、本実施の形態１では、ディジタル信号の長さを検出する信号弁別手段１７を備えているので、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００４６】
（実施の形態２）
以下に、本発明の実施の形態２による自動利得制御装置、及び自動利得制御方法について、図２、図６、図７、及び図９を用いて説明する。なお、図６及び図７については、実施の形態１で説明したので、ここでは説明を省略する。
【００４７】
図２は、本実施の形態２による自動利得制御装置の構成を示すブロック図である。
図２において、２０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。２１は、アナログ信号２０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。２２は、アナログ信号であるＶＧＡ２１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。２３は、Ａ／Ｄ変換器２２の出力（再生信号）から第１の振幅情報を抽出する振幅情報抽出手段である。２４は、振幅情報抽出手段２３の出力である第１の振幅情報に対し一定量の比を持つ第２の振幅情報を生成するゲイン比生成回路である。２５は、振幅情報抽出手段２３により抽出された振幅情報に基づいてＶＧＡ２１を制御するための制御信号を出力するＡＧＣ制御手段である。２６は、ディジタル信号であるＡＧＣ制御手段２５の出力（制御信号）をアナログ信号に変換するＤ／Ａ変換器である。２７は、外部から入力された制御ゲート３５０に基づいて上記振幅情報抽出手段２３の出力またはゲイン比生成回路２４の出力のいずれかの信号を選択する信号選択手段である。３５０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート３５０は、上記実施の形態１の制御ゲートと同様に生成されるものである。
【００４８】
図９は、アナログ信号２０の波形を示す模式図である。
図９において、３３０はＶＧＡ２１に入力されるゲイン信号、３２１はゲイン区間Ａ、３２２はゲイン区間Ｂである。なお、ゲイン区間Ａとゲイン区間Ｂのゲイン比は一定である。３４０はＡＧＣ制御されたＶＧＡ２１出力の再生波形、３１１はＡＧＣ制御された再生波形３４０の第１のＣＡＰＡ、３１２はＡＧＣ制御された再生波形３４０の第２のＣＡＰＡ、３２０はＡＧＣ制御された再生波形３４０のＤＡＴＡ部である。
【００４９】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号２０は、図６及び図７に示すような再生波形Ａ１００及び再生波形Ｂ１０５の形態であって、ＶＧＡ２１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅はそれぞれ異なり、不均一になっている。
【００５０】
ＶＧＡ２１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器２２によりディジタル信号に変換される。そして、振幅情報抽出手段２３により上記Ａ／Ｄ変換器２２の出力から上記入力アナログ信号２０の第１の振幅情報が抽出されるとともに、該抽出された第１の振幅情報信号に対して一定比の関係を持つ第２の振幅情報がゲイン比生成回路２４により新たに生成される。これら異なる２つの振幅情報は、信号選択手段２７により、上記再生波形Ｂ１０５の第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２のそれぞれに対応するよう上記制御ゲート３５０の信号に基づいて切り換えられ、ＡＧＣ制御手段２５に供給される。
【００５１】
ＡＧＣ制御手段２５では、上記信号選択手段２７により選択された振幅情報に基づいてＡＧＣのゲインが制御され、その制御量はＤ／Ａ変換器２６によりアナログ信号であるゲイン信号３３０に変換され、このゲイン信号３３０によりＶＧＡ２１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号２０は、図９の再生波形３４０に示す第１のＣＡＰＡ３１１、及び第２のＣＡＰＡ３１２のように均一に、あるいは振幅差はあるがその差が小さくなるように制御される。
【００５２】
このような実施の形態２では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号２０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、該抽出された各振幅情報に基づいてＶＧＡ２１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００５３】
また、本実施の形態２では、ゲイン区間Ａ３２１とゲイン区間Ｂ３２２のゲイン比を、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２との比と同じ比になるよう設定するようにしたので、第１ＣＡＰＡと第２のＣＡＰＡとの振幅比を常に監視している状況下で、設定されたゲイン比に基づいて第１、第２のＣＡＰＡをそれぞれ独立に自動利得制御することができる。
【００５４】
（実施の形態３）
以下に、本発明の実施の形態３による自動利得制御装置、及び自動利得制御方法について、図３、図７、及び図８を用いて説明する。なお、図７及び図８については、実施の形態１で説明したので、ここでは説明を省略する。
図３は、本実施の形態３による自動利得制御装置の構成を示すブロック図である。
【００５５】
図３において、３０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。３１は、アナログ信号３０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。３２は、アナログ信号であるＶＧＡ３１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。３３は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器３２の出力）から第１の振幅情報を抽出する第１の振幅情報抽出手段である。３４は、第１の振幅情報抽出手段３３により抽出された第１の振幅情報に基づいて上記入力アナログ信号３０に対して振幅の制御を行う第１のＡＧＣ制御手段である。３５は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器３２の出力）から第２の振幅情報を抽出する第２の振幅情報抽出手段である。３６は、第２の振幅情報抽出手段３５により抽出された第２の振幅情報に基づいて上記入力アナログ信号３０に対して振幅の制御を行う第２のＡＧＣ制御手段である。３７は、第１のＡＧＣ制御手段３４あるいは第２のＡＧＣ制御手段３６の出力であるディジタル出力をアナログ信号に変換するＤ／Ａ変換器である。３８は、制御ゲート３５１に基づいてＡ／Ｄ変換器３２の出力を、第１の振幅情報抽出手段３３へ出力する経路、または第２の振幅情報抽出手段３５へ出力する経路、のいずれかの経路を選択する第１の信号選択手段である。なお、Ａ／Ｄ変換器３２の出力を第１の振幅情報抽出手段３３へ出力する経路とは、第１のＣＡＰＡ１１１のＡＧＣ制御を行うための第１のＣＡＰＡ用制御経路である。また、Ａ／Ｄ変換器３２の出力を第２の振幅情報抽出手段３５へ出力する経路とは、第２のＣＡＰＡ１１２のＡＧＣ制御を行うための第２のＣＡＰＡ用制御経路である。３９は、制御ゲート３５１に基づいて第１のＡＧＣ制御手段３４の出力、あるいは第２のＡＧＣ制御手段３６の出力、のいずれかを選択し、Ｄ／Ａ変換器３７に出力する第２の信号選択手段である。３５１は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート３５１は、上記実施の形態１の制御ゲートと同様に生成されるものである。
【００５６】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号３０は、図７に示すような再生波形Ｂ１０５の形態であって、ＶＧＡ３１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅はそれぞれ異なり、不均一になっている。
【００５７】
ＶＧＡ３１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器３２によりディジタル信号に変換される。そして、Ａ／Ｄ変換器３２でディジタル信号に変換された信号は、第１の信号選択手段３８により選択された制御経路に出力され、第１のＣＡＰＡ１１１のＡＧＣ制御用信号、または第２のＣＡＰＡ１１２のＡＧＣ制御用信号が生成される。
【００５８】
なお、第１のＣＡＰＡ１１１、第２のＣＡＰＡ１１２は、ＩＤゲート３００がアサートされている状態で、通常ＣＡＰＡゲート３０１のように出力される。また、制御ゲート３５１は、ＣＡＰＡゲート３０１を第１のＣＡＰＡゲート３０２と第２のＣＡＰＡゲート３０３とに分け、第１のＣＡＰＡゲート３０２により第１のＣＡＰＡ１１１制御用経路を、第２のＣＡＰＡゲート３０３により第２のＣＡＰＡ１１２制御用経路を、それぞれ選択するよう第１の信号選択手段３８、及び第２の信号選択手段３９を制御する。
【００５９】
制御ゲート３５１により選択された制御経路では、まず、第１の振幅情報抽出手段３３または第２の振幅情報抽出手段３５により、Ａ／Ｄ変換器３２の出力からアナログ信号３０の振幅情報が抽出され、それぞれ第１のＡＧＣ制御手段３４または第２のＡＧＣ制御手段３６に入力され、ＡＧＣ制御信号が生成される。第１のＡＧＣ制御手段３４、または第２のＡＧＣ制御手段３６の出力は、第２の信号選択手段３９により選択され、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２に対応するＡＧＣ制御信号としてＤ／Ａ変換器３７に出力される。
【００６０】
そして、Ｄ／Ａ変換器３７では、制御ゲート３５１により選択されたＡＧＣ制御信号がアナログ信号であるゲイン信号２１０に変換され、このゲイン信号２１０によりＶＧＡ３１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号３０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、第２のＣＡＰＡ２１２のように均一の振幅に制御される。
【００６１】
このような実施の形態３では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号３０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ３１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００６２】
また、本実施の形態３では、入力信号３０のＩＤ部１１０の第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２のそれぞれのゲインに応じてＶＧＡの利得制御を行うようにしたので、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができ、アドレス読み取り率を向上させることができる。
【００６３】
（実施の形態４）
以下に、本発明の実施の形態４による自動利得制御装置、及び自動利得制御方法について、図４、図７、図８を用いて説明する。なお、図７及び図８については、実施の形態１で説明したので、ここでは説明を省略する。
図４は、本実施の形態４による自動利得制御装置の構成を示すブロック図である。
【００６４】
図４において、４０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。４１は、アナログ信号４０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。４２は、アナログ信号であるＶＧＡ４１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。４３は、ディジタル信号である再生信号（Ａ／Ｄ変換器４２の出力）から第１の振幅情報を抽出する第１の振幅情報抽出手段である。４４は、ディジタル信号である再生信号（Ａ／Ｄ変換器４２の出力）から第２の振幅情報を抽出する第２の振幅情報抽出手段である。４５は、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４により抽出された振幅情報に基づいて上記入力アナログ信号４０に対して振幅の制御を行うＡＧＣ制御手段である。４６は、ディジタル信号であるＡＧＣ制御手段４５の出力をアナログ信号に変換するＤ／Ａ変換器である。４７は、制御ゲート４１０に基づいてＡ／Ｄ変換器４２の出力を、第１の振幅情報抽出手段４３へ出力する経路、または第２の振幅情報抽手段４４へ出力する経路、のいずれかの経路を選択する第１の信号選択手段である。なお、Ａ／Ｄ変換器４２の出力を第１の振幅情報抽出手段４３へ出力する経路とは、第１のＣＡＰＡ１１１のＡＧＣ制御を行うための第１のＣＡＰＡ用制御経路である。また、Ａ／Ｄ変換器４２の出力を第２の振幅情報抽出手段４４へ出力する経路とは、第２のＣＡＰＡ１１２のＡＧＣ制御を行うための第２のＣＡＰＡ用制御経路である。４８は、制御ゲート４１０に基づいて第１の振幅情報抽出手段４３の出力、または第２の振幅情報抽出手段４４の出力、のいずれかを選択し、ＡＧＣ制御手段４５に出力する第２の信号選択手段である。４１０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート４１０は、上記実施の形態１の制御ゲートと同様に生成されるものである。
【００６５】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号４０は、図７に示すような再生波形Ｂ１０５の形態であって、ＶＧＡ４１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅はそれぞれ異なり、不均一になっている。
【００６６】
ＶＧＡ４１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器４２によりディジタル信号に変換される。そして、Ａ／Ｄ変換器４２でディジタル信号に変換された信号は、第１の信号選択手段４７により選択された制御経路に出力され、第１のＣＡＰＡ１１１のＡＧＣ制御用信号、または第２のＣＡＰＡ１１２のＡＧＣ制御用信号が生成される。
【００６７】
なお、制御ゲート４１０は、ＣＡＰＡゲート３０１を第１のＣＡＰＡゲート３０２と第２のＣＡＰＡゲート３０３とに分け、第１のＣＡＰＡゲート３０２により第１のＣＡＰＡ１１１制御用経路を、第２のＣＡＰＡゲート３０３により第２のＣＡＰＡ１１２制御用経路を、それぞれ選択するよう第１の信号選択手段４７、及び第２の信号選択手段４８を制御する。
【００６８】
制御ゲート４１０により選択された制御経路では、まず、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４により、Ａ／Ｄ変換器４２の出力からアナログ信号４０の振幅情報が抽出される。そして、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４の出力は、制御ゲート４１０を用いて第２の信号選択手段４８により、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２にそれぞれ対応する振幅情報出力として選択され、ＡＧＣ制御手段４５に入力され、ＡＧＣ制御信号が生成される。
【００６９】
次に、ＡＧＣ制御手段４５の出力は、Ｄ／Ａ変換器４６によりアナログ信号であるゲイン信号２１０、つまり、ＶＧＡ４１の制御信号に変換され、このゲイン信号２１０によりＶＧＡ４１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号４０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、第２のＣＡＰＡ２１２のように均一の振幅に制御される。
【００７０】
このような実施の形態４では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号４０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ４１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００７１】
また、本実施の形態４では、入力信号４０のＩＤ部１１０の第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２のそれぞれのゲインに応じてＶＧＡの利得制御を行うようにしたので、第１、第２のＣＡＰＡのそれぞれを独立により細かく自動利得制御することができ、その結果、自動利得制御機能の性能をより向上することができる。また、上記実施の形態３の自動利得制御装置に比べてＡＧＣ制御手段を一つとしたので、回路規模も最小限にすることができる。
【００７２】
（実施の形態５）
以下に、本発明の実施の形態５による自動利得制御装置、及び自動利得制御方法について、図５、図６、図７、及び図８を用いて説明する。なお、図６から図８については、実施の形態１で説明したので、ここでは説明を省略する。
図５は、本実施の形態５による自動利得制御装置の構成を示すブロック図である。
【００７３】
図５において、５０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。５１は、アナログ信号５０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。５２は、アナログ信号であるＶＧＡ５１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。５３は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器５２の出力）から振幅情報を抽出する振幅情報抽出手段である。５４は、振幅情報抽出手段５３により抽出された振幅情報に基づいて入力アナログ信号５０に対して振幅の制御を行うＡＧＣ制御手段である。５５は、ＶＧＡ５１に対する任意の固定ゲインの設定、またはＡＧＣ制御を行う設定、をするゲイン設定回路である。５６は、ディジタル信号であるＡＧＣ制御手段５４の出力をアナログ信号に変換するＤ／Ａ変換器である。５１０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート５１０は、上記実施の形態１の制御ゲートと同様に生成されるものである。５３５はゲイン設定回路５５に状態を設定するゲイン設定信号である。
【００７４】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号５０は、図６及び図７に示すような再生波形Ａ１００及び再生波形Ｂ１０５の形態であって、ＶＧＡ５１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅がそれぞれ異なり、不均一になっている。
【００７５】
ＶＧＡ１１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器１２によりディジタル信号に変換される。そして、振幅情報抽出手段５３により上記Ａ／Ｄ変換器５２の出力から上記入力アナログ信号５０の振幅情報が抽出され、ＡＧＣ制御手段５４に供給される。
【００７６】
一方、ゲイン設定回路５５では、ゲイン設定信号５３５に基づいて、ＡＧＣ制御を行う第１の制御モード、またはＶＧＡ５１のゲインを任意の固定値にする第２の制御モード、のいずれかの制御モードが選択される。
【００７７】
ＡＧＣ制御手段５４では、第１の制御モードが設定された場合、振幅情報抽出手段５３の出力を基にＡＧＣのゲインを制御し、その制御量をＤ／Ａ変換器５６に出力する。また、第２の制御モードが設定された場合、任意の固定ゲインとするよう出力を制御し、その制御量をＤ／Ａ変換器５６に出力する。
【００７８】
Ｄ／Ａ変換器５６では、ディジタル信号であるＡＧＣ制御手段５４の出力がアナログ信号であるゲイン信号１１５に変換され、このゲイン信号１１５によりＶＧＡ１１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１と、第２のＣＡＰＡ１１２が不均一であった入力アナログ信号５０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、第２のＣＡＰＡ２１２のように均一の振幅に制御される。このように、ＶＧＡ５１に固定ゲインを設定することで入力信号の絶対値を検出することができる。
【００７９】
このような実施の形態５では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号５０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ５１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００８０】
また、本実施の形態５では、ゲイン設定信号５３５に基づいて設定された所定のゲインレベルに基づいてＶＧＡ５１の利得制御を行うようにしたので、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させ、かつ、回路規模の増加を抑えた低コストで実現可能な自動利得制御装置を実現することができる。
【００８２】
また、本発明の請求項１に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡに対応する信号から抽出された第１の振幅情報に対して所定の一定比を持つ、上記第２のＣＡＰＡに対応する信号の第２の振幅情報を生成する利得比生成手段と、外部から入力された制御ゲートに基づいて上記振幅情報抽出手段の出力または上記利得比生成手段の出力のいずれかを選択し、上記自動利得制御手段に出力する信号選択手段と、を備え、上記自動利得制御手段は、上記信号選択手段により選択された信号に基づいて上記可変利得増幅手段の利得を制御するようにしたので、第１のＣＡＰＡと第２のＣＡＰＡのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００８３】
また、本発明の請求項２に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第１の自動利得制御手段と、上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第２の自動利得制御手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅情報抽出手段または上記第２の振幅情報抽出手段のいずれかに出力する信号選択手段と、を備えたので、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができる。
【００８４】
また、本発明の請求項３に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅抽出手段または上記第２の振幅抽出手段のいずれかに出力する第１の信号選択手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報、あるいは上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力された制御ゲートに基づいて上記第１の振幅情報抽出手段の出力または上記第２の振幅情報抽出手段の出力のいずれかを選択し、上記自動利得制御手段に出力する第２の信号選択手段と、を備えたので、第１のＣＡＰＡと第２のＣＡＰＡのＡＧＣ制御をより細かく制御することができ、その結果、自動利得制御機能の性能を向上させることができるとともに、回路規模を小さくすることができる。
【００８５】
また、本発明の請求項４に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅手段の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅手段の利得を任意の固定値にする第２の制御モードを選択する利得設定手段と、を備え、上記自動利得制御手段は、上記利得設定手段により上記第１の制御モードが選択された場合は、上記振幅情報抽出手段により抽出された各振幅情報に基づく、上記可変利得増幅手段の自動利得制御を行い、上記利得設定手段により上記第２の制御モードが選択された場合は、上記可変利得増幅手段の利得を、任意の固定値になるよう制御するようにしたので、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させ、かつ、回路規模の増加を抑えた低コストで実現可能な自動利得制御装置を実現することができる。
【００８６】
また、本発明の請求項５に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ディジタル信号の信号長を検出する信号弁別手段と、を備え、上記振幅情報抽出手段は、上記信号弁別手段により検出された信号長に基づいて上記ディジタル信号のうちの所望の信号長の信号から振幅情報を抽出し上記自動利得制御手段に出力するようにしたので、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００８７】
また、本発明の請求項６に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長の信号振幅が一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、信号長が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００８８】
また、本発明の請求項７に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が３Ｔ（Ｔは、チャネルクロック周期を示す単位である。）である信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、信号長が３Ｔである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００８９】
また、本発明の請求項８に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が４Ｔ（Ｔは、チャネルクロック周期を示す単位である。）もしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、信号長が４Ｔもしくはそれ以上の長さを持つ信号の内の一つである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００９０】
また、本発明の請求項９に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記ディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、少なくとも２つ以上の信号長を有する信号の振幅が平均的に一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００９２】
また、本発明の請求項１０に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡの利得に対して所定の一定比を持つよう第２のＣＡＰＡの利得を決定し、外部から入力される制御ゲートに基づいて上記第１のＣＡＰＡの利得と、上記第２のＣＡＰＡの利得とを切り換え、上記可変利得増幅器の利得の自動制御を行うようにしたので、第１のＣＡＰＡと第２のＣＡＰＡとのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００９３】
また、本発明の請求項１１に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、外部から入力された制御ゲートに基づいて上記第１のＣＡＰＡから第１の振幅情報を抽出して該第１の振幅情報に基づいて上記可変利得増幅器の利得を制御する第１の自動利得制御、または上記第２のＣＡＰＡから第２の振幅情報を抽出して該第２の振幅情報に基づいて上記可変利得増幅器の利得を制御する第２の自動利得制御のいずれかを行うようにしたので、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができ、アドレス読み取り率を向上させることができる。
【００９４】
また、本発明の請求項１２に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅器の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅器の利得を任意の固定値にする第２の制御モードを設定し、上記第１の制御モードが設定された場合、上記第１の振幅情報あるいは上記第２の振幅情報に基づく、上記可変利得増幅器の自動利得制御を行い、上記第２の制御モードが設定された場合は、上記可変利得増幅器の利得を、任意の固定値になるよう制御するようにしたので、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させることができる。
【００９５】
また、本発明の請求項１３に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の信号長を検出し、上記検出した信号長に基づいて上記再生信号から所望の信号長の振幅情報を抽出し、上記抽出された振幅情報の特性に応じて上記可変利得増幅器の利得を自動制御するようにしたので、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス情報読み出しエラーレートが最小になるよう制御する信号長を選択することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる自動利得制御装置の構成を示すブロック図
【図２】本発明の実施の形態２にかかる自動利得制御装置の構成を示すブロック図
【図３】本発明の実施の形態３にかかる自動利得制御装置の構成を示すブロック図
【図４】本発明の実施の形態４にかかる自動利得制御装置の構成を示すブロック図
【図５】本発明の実施の形態５にかかる自動利得制御装置の構成を示すブロック図
【図６】アナログ信号の再生波形を示す模式図
【図７】アナログ信号のＡＧＣ制御を説明するための図
【図８】ＡＧＣ制御されたアナログ信号の再生波形を示す模式図
【図９】本発明の実施例の再生波形を示す模式図
【図１０】ピット列と光検出強度との関係を示す図
【図１１】本発明の信号弁別手段の構成の一例を示す図である。
【図１２】本発明の信号弁別手段の構成の一例を示す図である。
【図１３】本発明の振幅情報抽出手段の構成の一例を示す図である。
【図１４】本発明の振幅情報抽出手段の構成の一例を示す図である。
【図１５】従来の自動利得制御装置の構成を示すブロック図
【符号の説明】
１０ アナログ信号
１１ ＶＧＡ
１２ Ａ／Ｄ変換器
１３ 振幅情報抽出手段
１３１ 上側エンベロープ検出器
１３２ 下側エンベロープ検出器
１３４ 引き算器
１３５ ＦＷＲ
１３６ 平均化回路
１３７ 差分検出手段
１３８ 制御レジスタ
１４ ＡＧＣ制御手段
１５ Ｄ／Ａ変換器
１６ 制御ゲート
１７ 信号弁別手段
１７１ ３Ｔ検出手段
１７２ ４Ｔ検出手段
１７３ ５Ｔ検出手段
１７４ ６Ｔ検出手段
１７５ 制御レジスタ
１７６ セレクタ
１７７ 平均化回路
２０ アナログ信号
２１ ＶＧＡ
２２ Ａ／Ｄ変換器
２３ 振幅情報抽出手段
２４ ゲイン比生成回路
２５ ＡＧＣ制御手段
２６ Ｄ／Ａ変換器
２７ 信号選択手段
３０ アナログ信号
３１ ＶＧＡ
３２ Ａ／Ｄ変換器
３３ 第１の振幅情報抽出手段
３４ ＡＧＣ制御手段
３５ 第２の振幅情報抽出手段
３６ ＡＧＣ制御器
３７ Ｄ／Ａ変換器
３８ 第１の信号選択手段
３９ 第２の信号選択手段
４０ アナログ信号
４１ ＶＧＡ
４２ Ａ／Ｄ変換器
４３ 第１の振幅情報抽出手段
４４ 第２の振幅情報抽出手段
４５ ＡＧＣ制御手段
４６ Ｄ／Ａ変換器
４７ 第１の信号選択手段
４８ 第２の信号選択手段
５０ アナログ信号
５１ ＶＧＡ
５２ Ａ／Ｄ変換手段
５３ 振幅情報抽出手段
５４ ＡＧＣ制御手段
５５ ゲイン設定回路
５６ Ｄ／Ａ変換器
１００ 再生波形Ａ
１０１ セクタ
１０５ 再生波形Ｂ
１１０ ＩＤ部
１１１ 第１のＣＡＰＡ
１１２ 第２のＣＡＰＡ
１１５ ゲイン信号
１２０ ＤＡＴＡ部
１２１ ＤＡＴＡ部
２０１ 再生波形
２１０ ゲイン信号
２１１ 第１のＣＡＰＡ
２１２ 第２のＣＡＰＡ
２２０ ＤＡＴＡ部
３００ ＩＤゲート
３０１ ＣＡＰＡゲート
３０２ 第１のＣＡＰＡゲート
３０３ 第２のＣＡＰＡゲート
３１１ 第１のＣＡＰＡ
３１２ 第２のＣＡＰＡ
３２０ ＤＡＴＡ部
３２１ ゲイン区間Ａ
３２２ ゲイン区間Ｂ
３３０ ゲイン信号
３４０ 再生波形
３５１ 制御ゲート
４１０ 制御ゲート
５１０ 制御ゲート
５３５ ゲイン設定信号
６１０ アナログ信号
６１１ ＶＧＡ
６１２ ＦＷＲ
６１３ ＬＰＦ
６１４ ＬＰＦ
６３０ ＩＤゲート
４００ 振幅情報抽出手段
４０１ 振幅情報抽出手段
【発明の属する技術分野】
本発明は、光ディスク装置等の記憶媒体からの再生信号の振幅を制御する自動利得制御装置、及び自動利得制御方法に関するものである。
【０００２】
【従来の技術】
近年、光ディスク装置や通信装置は大容量化（高速化）、小型化へと急速に推移しており、その技術はめざましい進歩を見せている。従来の光ディスク装置では、入力されるアナログ信号の振幅を一定に維持するためのオートゲインコントロール（以下ＡＧＣと呼ぶ）は、アナログ信号に対して全波整流または半波整流を行い、その出力を可変ゲインアンプ（以下ＶＧＡと呼ぶ）に入力し、ＡＧＣ制御を自動的に行っていた。また、ＭＯやＤＶＤ−ＲＡＭに見られるセクターフォーマット構造をとる記憶媒体には、データの位置情報（アドレス情報）を有するＩＤ部と、ユーザーデータを記憶するＤＡＴＡ部とを持つデータがデータが記憶されている。特に、ＤＶＤ−ＲＡＭには、ＩＤ部に複数のＣＡＰＡと呼ばれるアドレス情報を有するブロックが存在する。この複数のＣＡＰＡは、再生する際に、信号振幅やオフセットの異なる信号特性を有するものである。
【０００３】
以下図面を参照しながら、上述した従来のＡＧＣ制御方式の一例について説明する。
図１５は従来のＡＧＣ制御方式の一例を示すブロック図である。図１５において、６１０はアナログ信号、６１１はゲインを外部制御により変化させるＶＧＡ、６１２はＶＧＡ出力を信号中心から折り返し、その出力を整流して振幅情報を取り出す全波整流器（ＦＷＲ）、６１３，６１４は全波整流した信号から高周波成分を除去するＬＰＦである。６３０はＩＤゲートであり、ＩＤ部とデータ部とを識別するための信号である。
【０００４】
まず、入力されたアナログ信号６１０は、ＶＧＡ６１１により、ゲインが与えられ、振幅が変化する。このＶＧＡ６１１の出力は、ＦＷＲ６１２により全波整流され、振幅情報が取り出される。
【０００５】
ＦＷＲ６１２から出力された振幅情報には、ＡＧＣ制御に不要な高周波成分が含まれるため、ＬＰＦ６１３及びＬＰＦ６１４により高域成分が除去され、ＶＧＡ６１１のゲイン制御信号としてＶＧＡ６１１に供給される。
【０００６】
ここで、ＬＰＦ６１３及び、ＬＰＦ６１４は、入力されるアナログ信号６１０のデータ部とＩＤ部をそれぞれ独立にＡＧＣ制御を行うためにあり、その切り換えはＩＤゲート６３０で行われる。データ部とＩＤ部では信号特性が大きく異なるため、それぞれを独立にＡＧＣ制御している。
【０００７】
【特許文献１】
特開平４−３３０８１１号公報
【０００８】
【発明が解決しようとする課題】
上述したように、従来のＡＧＣ制御方式では、ＩＤ部はひとまとめにし、１つ目のＣＡＰＡ信号と２つ目のＣＡＰＡ信号を同じゲインでＡＧＣ制御していたため、第１のＣＡＰＡと第２のＣＡＰＡの信号振幅がばらついたまま後段の処理系に入力される。その結果、ＣＡＰＡの読み取り精度が悪く、アドレス情報の読み取りエラーが頻発していた。そして、読み取り時にシステムの再試行動作が多発し、システム性能を低下させる要因となっていた。また、信号の分解能が大きく変動するため、アナログ方式で行ってきた全信号の平均化によるＡＧＣ制御方法ではアドレス読み取りエラーが頻発し、システム性能を低下させる要因となっていた。
【０００９】
本発明は、上記問題点を解消するためになされたものであり、ディジタル信号処理方式の特性を利用し、回路規模の増加を最小限にとどめ、異なる信号特性を有する複数のＣＡＰＡ信号のそれぞれに対しＡＧＣ制御を行う自動利得制御装置、及び自動利得制御方法を提案するものである。
【００１１】
また、本発明の請求項１に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡに対応する信号から抽出された第１の振幅情報に対して所定の一定比を持つ、上記第２のＣＡＰＡに対応する信号の第２の振幅情報を生成する利得比生成手段と、外部から入力された制御ゲートに基づいて上記振幅情報抽出手段の出力または上記利得比生成手段の出力のいずれかを選択し、上記自動利得制御手段に出力する信号選択手段と、を備え、上記自動利得制御手段は、上記信号選択手段により選択された信号に基づいて上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００１２】
また、本発明の請求項２に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第１の自動利得制御手段と、上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第２の自動利得制御手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅情報抽出手段または上記第２の振幅情報抽出手段のいずれかに出力する信号選択手段と、を備えたことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができる。
【００１３】
また、本発明の請求項３に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅抽出手段または上記第２の振幅抽出手段のいずれかに出力する第１の信号選択手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報、あるいは上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力された制御ゲートに基づいて上記第１の振幅情報抽出手段の出力または上記第２の振幅情報抽出手段の出力のいずれかを選択し、上記自動利得制御手段に出力する第２の信号選択手段と、を備えたことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡのＡＧＣ制御をより細かく制御することができ、その結果、自動利得制御機能の性能を向上させることができるとともに、回路規模を小さくすることができる。
【００１４】
また、本発明の請求項４に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅手段の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅手段の利得を任意の固定値にする第２の制御モードを選択する利得設定手段と、を備え、上記自動利得制御手段は、上記利得設定手段により上記第１の制御モードが選択された場合は、上記振幅情報抽出手段により抽出された各振幅情報に基づく、上記可変利得増幅手段の自動利得制御を行い、上記利得設定手段により上記第２の制御モードが選択された場合は、上記可変利得増幅手段の利得を、任意の固定値になるよう制御することを特徴とするものである。
これにより、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させ、かつ、回路規模の増加を抑えた低コストで実現可能な自動利得制御装置を実現することができる。
【００１５】
また、本発明の請求項５に係る自動利得制御装置は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ディジタル信号の信号長を検出する信号弁別手段と、を備え、上記振幅情報抽出手段は、上記信号弁別手段により検出された信号長に基づいて上記ディジタル信号のうちの所望の信号長の信号から振幅情報を抽出し上記自動利得制御手段に出力することを特徴とするものである。
これにより、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１６】
また、本発明の請求項６に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長の信号振幅が一定になるよう上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、信号長が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１７】
また、本発明の請求項７に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が３Ｔ（Ｔは、チャネルクロック周期を示す単位である。）である信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御する、ことを特徴とするものである。
これにより、信号長が３Ｔである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１８】
また、本発明の請求項８に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が４Ｔ（Ｔは、チャネルクロック周期を示す単位である。）もしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、信号長が４Ｔもしくはそれ以上の長さを持つ信号の内の一つである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００１９】
また、本発明の請求項９に係る自動利得制御装置は、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記ディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるよう上記可変利得増幅手段の利得を制御することを特徴とするものである。
これにより、少なくとも２つ以上の信号長を有する信号の振幅が平均的に一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００２１】
また、本発明の請求項１０に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡの利得に対して所定の一定比を持つよう第２のＣＡＰＡの利得を決定し、外部から入力される制御ゲートに基づいて上記第１のＣＡＰＡの利得と、上記第２のＣＡＰＡの利得とを切り換え、上記可変利得増幅器の利得の自動制御を行うことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡとのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００２２】
また、本発明の請求項１１に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、外部から入力された制御ゲートに基づいて上記第１のＣＡＰＡから第１の振幅情報を抽出して該第１の振幅情報に基づいて上記可変利得増幅器の利得を制御する第１の自動利得制御、または上記第２のＣＡＰＡから第２の振幅情報を抽出して該第２の振幅情報に基づいて上記可変利得増幅器の利得を制御する第２の自動利得制御のいずれかを行うことを特徴とするものである。
これにより、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができ、アドレス読み取り率を向上させることができる。
【００２３】
また、本発明の請求項１２に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅器の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅器の利得を任意の固定値にする第２の制御モードを設定し、上記第１の制御モードが設定された場合、上記第１の振幅情報あるいは上記第２の振幅情報に基づく、上記可変利得増幅器の自動利得制御を行い、上記第２の制御モードが設定された場合は、上記可変利得増幅器の利得を、任意の固定値になるよう制御することを特徴とするものである。
これにより、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させることができる。
【００２４】
また、本発明の請求項１３に係る自動利得制御方法は、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の信号長を検出し、上記検出した信号長に基づいて上記再生信号から所望の信号長の振幅情報を抽出し、上記抽出された振幅情報の特性に応じて上記可変利得増幅器の利得を自動制御することを特徴とするものである。
これにより、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス情報読み出しエラーレートが最小になるよう制御する信号長を選択することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００２６】
（実施の形態１）
以下に、本発明の実施の形態１による自動利得制御装置、及び自動利得制御方法について、図１、図６、図７、図８、及び図１１〜１４を用いて説明する。
図１は、本実施の形態１による自動利得制御装置の構成を示すブロック図である。
【００２７】
図１において、１０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。１１は、アナログ信号１０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。１２は、アナログ信号であるＶＧＡ１１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。１３は、ディジタル信号に変換されたＶＧＡ１１の出力（再生信号）から振幅情報を抽出する振幅情報抽出手段である。１４は、振幅情報抽出手段１３により抽出された振幅情報に基づいてＶＧＡ１１を制御するための制御信号を出力するＡＧＣ制御手段である。１５は、ディジタル信号であるＡＧＣ制御手段１４の出力（制御信号）をアナログ信号に変換するＤ／Ａ変換器である。１６は、第１，第２のＣＡＰＡを識別する制御ゲートである。１７は、信号の長さ（例えば、３Ｔから１４Ｔ等）を弁別する信号弁別手段である。なお、Ｔは、チャネルクロック周期を示す単位であり、信号長は、Ｔの整数倍で表している。
【００２８】
図１１は、信号弁別手段１７の構成例を示す図である。
図１１に示す信号弁別手段１７は、入力デジタル信号の３Ｔ〜６Ｔの信号長を検出する検出手段１７１〜１７４と、各検出手段１７１〜１７４の出力のうちの１つをセレクタ１７６を用いて選択し、外部（振幅情報抽出手段１３）へ出力する制御レジスタ１７５と、を備えたものであり、３Ｔ〜６Ｔまでの任意の１つの信号長を選択し、該選択した信号長の信号に対して振幅を調整することができる。なお、検出手段は、３Ｔ〜６Ｔを検出するものとしたが、３Ｔ〜１４Ｔまでの信号長を検出するものであってもよい。
【００２９】
図１２は、信号弁別手段１７の別の構成例を示す図である。
図１２に示す信号弁別手段１７は、入力デジタル信号の３Ｔ〜６Ｔの信号長を検出する検出手段１７１〜１７４と、各検出手段１７１〜１７４の出力のうちの２つをセレクタ１７６を用いて選択する制御レジスタ１７５と、選択された２つの信号長を平均化して出力する平均化回路１７７と、を備えたものであり、３Ｔ〜６Ｔまでの任意の２つの信号長を平均化した信号長の信号に対して、振幅を調整することができる。なお、検出手段の出力のうち、任意の２つを選択するようにしたが、２つ以上であっても良い。
【００３０】
図１３は、本発明の振幅情報抽出手段の構成例を示す図である。
図１３に示す振幅情報抽出手段４００は、入力信号（信号弁別手段１７の出力）の上側エンベロープを検出する上側エンベロープ検出器１３１と，入力信号の下側エンベロープを検出する下側エンベロープ検出器１３２と、検出された上側エンベロープと下側エンベロープとの差分をとり、振幅を得る引き算機１３４と、を備えたものである。
【００３１】
図１４は、本発明の振幅情報抽出手段の別の構成例を示す図である。
図１４に示す振幅情報抽出手段４０１は、入力信号（信号弁別手段１７の出力）を整流して振幅情報を取り出す全波整流器（ＦＷＲ）１３５と、該取り出された振幅情報を平均化する平均化回路１３６とを備える。
また、後段のＡＧＣ制御手段１４は、その目標値を得るために、制御レジスタ１３８および差分検出手段１３７を備え、平均化回路１３６から出力される振幅情報と制御レジスタ１３８により設定された目標値との差分を検出し、この差分に基づいてＡＧＣ制御を行う。
【００３２】
ここで、光ディスクの再生信号（入力アナログ信号１０）について説明する。光ディスクの再生信号は、光ピックアップから出力された時点で光学的な周波数特性ＭＴＦ（Mode Transfer Function）により振幅が異なる。つまり、周波数の高い３Ｔ成分は信号振幅が小さく、４Ｔ,５Ｔ,６Ｔと周波数が下がる（周期が長くなる）ほど信号振幅は大きくなり、７Ｔ以上になるとほぼ最大振幅となる。
【００３３】
光ディスクの記録層に、例えば、図１０（ａ）に示したようにピットが形成されている場合について説明する。このようなピット列に対して光ビームを照射し、光検出器（図示せず）により受光すると、図１０（ｂ）に示すような光検出強度となる。このとき、ピットよりも大きすぎる光ビームが照射されたり、２つのピットにまたがって光ビームが照射される状態になると、符号間干渉が発生して、信号振幅が小さくなり、アドレス情報の読み取り精度が悪くなってしまう。
【００３４】
そこで、上記信号弁別手段１７では、信号振幅の小さい成分、つまり、３Ｔ,４Ｔ等の周波数が高い信号を選択的に弁別し、該弁別された信号のうち、特定の周波数成分のみを上記振幅情報検出手段１３により選択する。そして、上記ＡＧＣ制御手段１４では、その振幅レベルが一定になるように自動的にＡＧＣ制御を行なう。このように、信号振幅の小さい成分のみを抽出してＡＧＣ制御を行なうようにすれば、アドレス情報の読み取り精度を高めることができる。
【００３５】
なお、ＡＧＣ制御手段１４は、上記信号長が３Ｔである信号の振幅が一定になるようＶＧＡ１１の制御を行う。または、上記信号長が４Ｔもしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるようＶＧＡ１１の制御を行う。または、Ａ / Ｄ変換器１２から出力されるディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるようＶＧＡ１１の制御を行う。
【００３６】
図６は、アナログ信号１０の波形を示す模式図である。
図６において、１００はアナログ信号１０を模式化した再生波形Ａ、１０１はセクタフォーマット構成を取る記憶媒体から再生された再生信号の１つの区切りを示すセクタ、１１０はセクタ１０１の中のアドレス情報（データの位置情報）を示すＩＤ部、１２０はユーザ情報を示すＤＡＴＡ部である。
【００３７】
図７は、外部から入力される、アナログ信号１０の波形を示す模式図である。
図７において、１０５はアナログ信号１０を模式化した再生波形Ｂ、１１１は第１のアドレス情報を示す第１のＣＡＰＡ、１１２は第２のアドレス情報を示す第２のＣＡＰＡ、１２１はユーザ情報を示すＤＡＴＡ部、１１５はＡＧＣ制御手段１４の出力を示すゲイン信号、３０１は第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２とを識別するＣＡＰＡゲート、３０２は第１のＣＡＰＡ１１１のみを検出する第１のＣＡＰＡゲート、３０３は第２のＣＡＰＡ１１２のみを検出する第２のＣＡＰＡゲート、３００はＩＤ部とデータ部とを識別するＩＤゲートである。
【００３８】
なお、制御ゲートの生成方法としては、第１のＣＡＰＡゲート３０２、または第２のＣＡＰＡゲート３０３のいずれかを制御ゲート１６としてもよい。また、第１のＣＡＰＡゲート３０２、または第２のＣＡＰＡゲートのいずれかとＩＤゲート３００との論理積、もしくは排他的論理和をとったものを制御ゲート１６としても良い。また、アドレス情報を正確に再生できる状態になった後、フォーマット生成回路により、再生したい目的のアドレス情報（ＣＡＰＡ）の１つ又は複数前にあるＣＡＰＡゲートを始点としてカウンタを動作させ、再生したい目的のＣＡＰＡ位置に第１のＣＡＰＡゲート３０２または第２のＣＡＰＡゲート３０３を生成したものを制御ゲート１６としてもよい。
【００３９】
図８は、ＡＧＣ制御されたアナログ信号１０の波形を示す模式図である。
図８において、２０１はＡＧＣ制御されたＶＧＡ１１出力を示す再生波形、２１０はＶＧＡ１１の制御信号となるゲイン信号である。
【００４０】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号１０は、図６及び図７に示すような再生波形Ａ１００及び再生波形Ｂ１０５の形態であって、ＶＧＡ１１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２は振幅がそれぞれ異なり不均一になっている。
【００４１】
ＶＧＡ１１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器１２によりディジタル信号に変換される。そして、信号弁別手段１７により上記Ａ／Ｄ変換器１２の出力から信号の長さに関する情報を弁別する。このとき、信号弁別手段１７では、信号の間隔をチャネルクロックでカウント（１Ｔ、２Ｔ、３Ｔ…）することにより信号の長さを弁別する。
【００４２】
そして、振幅情報抽出手段１３では、上記Ａ／Ｄ変換器１２の出力のうち、上記アナログ信号１０の振幅情報、及び上記信号弁別手段１７により弁別された信号長情報に基づいて特定の信号長（例えば、３Ｔ、６Ｔ）を持つ信号の振幅情報が抽出され、ＡＧＣ制御手段１４に供給される。
【００４３】
そして、ＡＧＣ制御手段１４では、振幅情報抽出手段１３から出力された振幅情報に基づいてゲインが制御され、その制御量はＤ／Ａ変換器１５によりアナログ信号であるゲイン信号１１５に変換され、このゲイン信号１１５によりＶＧＡ１１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号１０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、及び第２のＣＡＰＡ２１２のように均一の振幅に制御される。
【００４４】
このような実施の形態１では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号１０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、該抽出された各振幅情報に基づいてＶＧＡ１１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００４５】
また、本実施の形態１では、ディジタル信号の長さを検出する信号弁別手段１７を備えているので、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００４６】
（実施の形態２）
以下に、本発明の実施の形態２による自動利得制御装置、及び自動利得制御方法について、図２、図６、図７、及び図９を用いて説明する。なお、図６及び図７については、実施の形態１で説明したので、ここでは説明を省略する。
【００４７】
図２は、本実施の形態２による自動利得制御装置の構成を示すブロック図である。
図２において、２０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。２１は、アナログ信号２０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。２２は、アナログ信号であるＶＧＡ２１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。２３は、Ａ／Ｄ変換器２２の出力（再生信号）から第１の振幅情報を抽出する振幅情報抽出手段である。２４は、振幅情報抽出手段２３の出力である第１の振幅情報に対し一定量の比を持つ第２の振幅情報を生成するゲイン比生成回路である。２５は、振幅情報抽出手段２３により抽出された振幅情報に基づいてＶＧＡ２１を制御するための制御信号を出力するＡＧＣ制御手段である。２６は、ディジタル信号であるＡＧＣ制御手段２５の出力（制御信号）をアナログ信号に変換するＤ／Ａ変換器である。２７は、外部から入力された制御ゲート３５０に基づいて上記振幅情報抽出手段２３の出力またはゲイン比生成回路２４の出力のいずれかの信号を選択する信号選択手段である。３５０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート３５０は、上記実施の形態１の制御ゲートと同様に生成されるものである。
【００４８】
図９は、アナログ信号２０の波形を示す模式図である。
図９において、３３０はＶＧＡ２１に入力されるゲイン信号、３２１はゲイン区間Ａ、３２２はゲイン区間Ｂである。なお、ゲイン区間Ａとゲイン区間Ｂのゲイン比は一定である。３４０はＡＧＣ制御されたＶＧＡ２１出力の再生波形、３１１はＡＧＣ制御された再生波形３４０の第１のＣＡＰＡ、３１２はＡＧＣ制御された再生波形３４０の第２のＣＡＰＡ、３２０はＡＧＣ制御された再生波形３４０のＤＡＴＡ部である。
【００４９】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号２０は、図６及び図７に示すような再生波形Ａ１００及び再生波形Ｂ１０５の形態であって、ＶＧＡ２１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅はそれぞれ異なり、不均一になっている。
【００５０】
ＶＧＡ２１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器２２によりディジタル信号に変換される。そして、振幅情報抽出手段２３により上記Ａ／Ｄ変換器２２の出力から上記入力アナログ信号２０の第１の振幅情報が抽出されるとともに、該抽出された第１の振幅情報信号に対して一定比の関係を持つ第２の振幅情報がゲイン比生成回路２４により新たに生成される。これら異なる２つの振幅情報は、信号選択手段２７により、上記再生波形Ｂ１０５の第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２のそれぞれに対応するよう上記制御ゲート３５０の信号に基づいて切り換えられ、ＡＧＣ制御手段２５に供給される。
【００５１】
ＡＧＣ制御手段２５では、上記信号選択手段２７により選択された振幅情報に基づいてＡＧＣのゲインが制御され、その制御量はＤ／Ａ変換器２６によりアナログ信号であるゲイン信号３３０に変換され、このゲイン信号３３０によりＶＧＡ２１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号２０は、図９の再生波形３４０に示す第１のＣＡＰＡ３１１、及び第２のＣＡＰＡ３１２のように均一に、あるいは振幅差はあるがその差が小さくなるように制御される。
【００５２】
このような実施の形態２では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号２０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、該抽出された各振幅情報に基づいてＶＧＡ２１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００５３】
また、本実施の形態２では、ゲイン区間Ａ３２１とゲイン区間Ｂ３２２のゲイン比を、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２との比と同じ比になるよう設定するようにしたので、第１ＣＡＰＡと第２のＣＡＰＡとの振幅比を常に監視している状況下で、設定されたゲイン比に基づいて第１、第２のＣＡＰＡをそれぞれ独立に自動利得制御することができる。
【００５４】
（実施の形態３）
以下に、本発明の実施の形態３による自動利得制御装置、及び自動利得制御方法について、図３、図７、及び図８を用いて説明する。なお、図７及び図８については、実施の形態１で説明したので、ここでは説明を省略する。
図３は、本実施の形態３による自動利得制御装置の構成を示すブロック図である。
【００５５】
図３において、３０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。３１は、アナログ信号３０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。３２は、アナログ信号であるＶＧＡ３１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。３３は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器３２の出力）から第１の振幅情報を抽出する第１の振幅情報抽出手段である。３４は、第１の振幅情報抽出手段３３により抽出された第１の振幅情報に基づいて上記入力アナログ信号３０に対して振幅の制御を行う第１のＡＧＣ制御手段である。３５は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器３２の出力）から第２の振幅情報を抽出する第２の振幅情報抽出手段である。３６は、第２の振幅情報抽出手段３５により抽出された第２の振幅情報に基づいて上記入力アナログ信号３０に対して振幅の制御を行う第２のＡＧＣ制御手段である。３７は、第１のＡＧＣ制御手段３４あるいは第２のＡＧＣ制御手段３６の出力であるディジタル出力をアナログ信号に変換するＤ／Ａ変換器である。３８は、制御ゲート３５１に基づいてＡ／Ｄ変換器３２の出力を、第１の振幅情報抽出手段３３へ出力する経路、または第２の振幅情報抽出手段３５へ出力する経路、のいずれかの経路を選択する第１の信号選択手段である。なお、Ａ／Ｄ変換器３２の出力を第１の振幅情報抽出手段３３へ出力する経路とは、第１のＣＡＰＡ１１１のＡＧＣ制御を行うための第１のＣＡＰＡ用制御経路である。また、Ａ／Ｄ変換器３２の出力を第２の振幅情報抽出手段３５へ出力する経路とは、第２のＣＡＰＡ１１２のＡＧＣ制御を行うための第２のＣＡＰＡ用制御経路である。３９は、制御ゲート３５１に基づいて第１のＡＧＣ制御手段３４の出力、あるいは第２のＡＧＣ制御手段３６の出力、のいずれかを選択し、Ｄ／Ａ変換器３７に出力する第２の信号選択手段である。３５１は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート３５１は、上記実施の形態１の制御ゲートと同様に生成されるものである。
【００５６】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号３０は、図７に示すような再生波形Ｂ１０５の形態であって、ＶＧＡ３１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅はそれぞれ異なり、不均一になっている。
【００５７】
ＶＧＡ３１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器３２によりディジタル信号に変換される。そして、Ａ／Ｄ変換器３２でディジタル信号に変換された信号は、第１の信号選択手段３８により選択された制御経路に出力され、第１のＣＡＰＡ１１１のＡＧＣ制御用信号、または第２のＣＡＰＡ１１２のＡＧＣ制御用信号が生成される。
【００５８】
なお、第１のＣＡＰＡ１１１、第２のＣＡＰＡ１１２は、ＩＤゲート３００がアサートされている状態で、通常ＣＡＰＡゲート３０１のように出力される。また、制御ゲート３５１は、ＣＡＰＡゲート３０１を第１のＣＡＰＡゲート３０２と第２のＣＡＰＡゲート３０３とに分け、第１のＣＡＰＡゲート３０２により第１のＣＡＰＡ１１１制御用経路を、第２のＣＡＰＡゲート３０３により第２のＣＡＰＡ１１２制御用経路を、それぞれ選択するよう第１の信号選択手段３８、及び第２の信号選択手段３９を制御する。
【００５９】
制御ゲート３５１により選択された制御経路では、まず、第１の振幅情報抽出手段３３または第２の振幅情報抽出手段３５により、Ａ／Ｄ変換器３２の出力からアナログ信号３０の振幅情報が抽出され、それぞれ第１のＡＧＣ制御手段３４または第２のＡＧＣ制御手段３６に入力され、ＡＧＣ制御信号が生成される。第１のＡＧＣ制御手段３４、または第２のＡＧＣ制御手段３６の出力は、第２の信号選択手段３９により選択され、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２に対応するＡＧＣ制御信号としてＤ／Ａ変換器３７に出力される。
【００６０】
そして、Ｄ／Ａ変換器３７では、制御ゲート３５１により選択されたＡＧＣ制御信号がアナログ信号であるゲイン信号２１０に変換され、このゲイン信号２１０によりＶＧＡ３１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号３０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、第２のＣＡＰＡ２１２のように均一の振幅に制御される。
【００６１】
このような実施の形態３では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号３０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ３１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００６２】
また、本実施の形態３では、入力信号３０のＩＤ部１１０の第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２のそれぞれのゲインに応じてＶＧＡの利得制御を行うようにしたので、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができ、アドレス読み取り率を向上させることができる。
【００６３】
（実施の形態４）
以下に、本発明の実施の形態４による自動利得制御装置、及び自動利得制御方法について、図４、図７、図８を用いて説明する。なお、図７及び図８については、実施の形態１で説明したので、ここでは説明を省略する。
図４は、本実施の形態４による自動利得制御装置の構成を示すブロック図である。
【００６４】
図４において、４０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。４１は、アナログ信号４０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。４２は、アナログ信号であるＶＧＡ４１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。４３は、ディジタル信号である再生信号（Ａ／Ｄ変換器４２の出力）から第１の振幅情報を抽出する第１の振幅情報抽出手段である。４４は、ディジタル信号である再生信号（Ａ／Ｄ変換器４２の出力）から第２の振幅情報を抽出する第２の振幅情報抽出手段である。４５は、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４により抽出された振幅情報に基づいて上記入力アナログ信号４０に対して振幅の制御を行うＡＧＣ制御手段である。４６は、ディジタル信号であるＡＧＣ制御手段４５の出力をアナログ信号に変換するＤ／Ａ変換器である。４７は、制御ゲート４１０に基づいてＡ／Ｄ変換器４２の出力を、第１の振幅情報抽出手段４３へ出力する経路、または第２の振幅情報抽手段４４へ出力する経路、のいずれかの経路を選択する第１の信号選択手段である。なお、Ａ／Ｄ変換器４２の出力を第１の振幅情報抽出手段４３へ出力する経路とは、第１のＣＡＰＡ１１１のＡＧＣ制御を行うための第１のＣＡＰＡ用制御経路である。また、Ａ／Ｄ変換器４２の出力を第２の振幅情報抽出手段４４へ出力する経路とは、第２のＣＡＰＡ１１２のＡＧＣ制御を行うための第２のＣＡＰＡ用制御経路である。４８は、制御ゲート４１０に基づいて第１の振幅情報抽出手段４３の出力、または第２の振幅情報抽出手段４４の出力、のいずれかを選択し、ＡＧＣ制御手段４５に出力する第２の信号選択手段である。４１０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート４１０は、上記実施の形態１の制御ゲートと同様に生成されるものである。
【００６５】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号４０は、図７に示すような再生波形Ｂ１０５の形態であって、ＶＧＡ４１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅はそれぞれ異なり、不均一になっている。
【００６６】
ＶＧＡ４１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器４２によりディジタル信号に変換される。そして、Ａ／Ｄ変換器４２でディジタル信号に変換された信号は、第１の信号選択手段４７により選択された制御経路に出力され、第１のＣＡＰＡ１１１のＡＧＣ制御用信号、または第２のＣＡＰＡ１１２のＡＧＣ制御用信号が生成される。
【００６７】
なお、制御ゲート４１０は、ＣＡＰＡゲート３０１を第１のＣＡＰＡゲート３０２と第２のＣＡＰＡゲート３０３とに分け、第１のＣＡＰＡゲート３０２により第１のＣＡＰＡ１１１制御用経路を、第２のＣＡＰＡゲート３０３により第２のＣＡＰＡ１１２制御用経路を、それぞれ選択するよう第１の信号選択手段４７、及び第２の信号選択手段４８を制御する。
【００６８】
制御ゲート４１０により選択された制御経路では、まず、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４により、Ａ／Ｄ変換器４２の出力からアナログ信号４０の振幅情報が抽出される。そして、第１の振幅情報抽出手段４３または第２の振幅情報抽出手段４４の出力は、制御ゲート４１０を用いて第２の信号選択手段４８により、第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２にそれぞれ対応する振幅情報出力として選択され、ＡＧＣ制御手段４５に入力され、ＡＧＣ制御信号が生成される。
【００６９】
次に、ＡＧＣ制御手段４５の出力は、Ｄ／Ａ変換器４６によりアナログ信号であるゲイン信号２１０、つまり、ＶＧＡ４１の制御信号に変換され、このゲイン信号２１０によりＶＧＡ４１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２が不均一であった入力アナログ信号４０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、第２のＣＡＰＡ２１２のように均一の振幅に制御される。
【００７０】
このような実施の形態４では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号４０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ４１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００７１】
また、本実施の形態４では、入力信号４０のＩＤ部１１０の第１のＣＡＰＡ１１１と第２のＣＡＰＡ１１２のそれぞれのゲインに応じてＶＧＡの利得制御を行うようにしたので、第１、第２のＣＡＰＡのそれぞれを独立により細かく自動利得制御することができ、その結果、自動利得制御機能の性能をより向上することができる。また、上記実施の形態３の自動利得制御装置に比べてＡＧＣ制御手段を一つとしたので、回路規模も最小限にすることができる。
【００７２】
（実施の形態５）
以下に、本発明の実施の形態５による自動利得制御装置、及び自動利得制御方法について、図５、図６、図７、及び図８を用いて説明する。なお、図６から図８については、実施の形態１で説明したので、ここでは説明を省略する。
図５は、本実施の形態５による自動利得制御装置の構成を示すブロック図である。
【００７３】
図５において、５０は、記憶媒体から再生されたアナログ信号であり、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する。５１は、アナログ信号５０の振幅を、上記ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた利得（ゲイン）で増幅するＶＧＡ（Variable Gain Amplifier）である。５２は、アナログ信号であるＶＧＡ５１の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換器である。５３は、ディジタル信号に変換された再生信号（Ａ／Ｄ変換器５２の出力）から振幅情報を抽出する振幅情報抽出手段である。５４は、振幅情報抽出手段５３により抽出された振幅情報に基づいて入力アナログ信号５０に対して振幅の制御を行うＡＧＣ制御手段である。５５は、ＶＧＡ５１に対する任意の固定ゲインの設定、またはＡＧＣ制御を行う設定、をするゲイン設定回路である。５６は、ディジタル信号であるＡＧＣ制御手段５４の出力をアナログ信号に変換するＤ／Ａ変換器である。５１０は、第１，第２のＣＡＰＡを識別する制御ゲートである。なお、制御ゲート５１０は、上記実施の形態１の制御ゲートと同様に生成されるものである。５３５はゲイン設定回路５５に状態を設定するゲイン設定信号である。
【００７４】
以上のように構成された自動利得制御装置の動作について説明する。
アナログ信号５０は、図６及び図７に示すような再生波形Ａ１００及び再生波形Ｂ１０５の形態であって、ＶＧＡ５１に入力される。このとき、図７の再生波形Ｂ１０５に示すように、第１のＣＡＰＡ１１１、及び第２のＣＡＰＡ１１２の振幅がそれぞれ異なり、不均一になっている。
【００７５】
ＶＧＡ１１にて振幅を増幅されたアナログ信号は、Ａ／Ｄ変換器１２によりディジタル信号に変換される。そして、振幅情報抽出手段５３により上記Ａ／Ｄ変換器５２の出力から上記入力アナログ信号５０の振幅情報が抽出され、ＡＧＣ制御手段５４に供給される。
【００７６】
一方、ゲイン設定回路５５では、ゲイン設定信号５３５に基づいて、ＡＧＣ制御を行う第１の制御モード、またはＶＧＡ５１のゲインを任意の固定値にする第２の制御モード、のいずれかの制御モードが選択される。
【００７７】
ＡＧＣ制御手段５４では、第１の制御モードが設定された場合、振幅情報抽出手段５３の出力を基にＡＧＣのゲインを制御し、その制御量をＤ／Ａ変換器５６に出力する。また、第２の制御モードが設定された場合、任意の固定ゲインとするよう出力を制御し、その制御量をＤ／Ａ変換器５６に出力する。
【００７８】
Ｄ／Ａ変換器５６では、ディジタル信号であるＡＧＣ制御手段５４の出力がアナログ信号であるゲイン信号１１５に変換され、このゲイン信号１１５によりＶＧＡ１１が制御される。その結果、再生波形Ｂ１０５のように第１のＣＡＰＡ１１１と、第２のＣＡＰＡ１１２が不均一であった入力アナログ信号５０は、図８の再生波形２０１に示す第１のＣＡＰＡ２１１、第２のＣＡＰＡ２１２のように均一の振幅に制御される。このように、ＶＧＡ５１に固定ゲインを設定することで入力信号の絶対値を検出することができる。
【００７９】
このような実施の形態５では、複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する入力アナログ信号５０の振幅を増幅した後、ディジタル化し、該ディジタル化された信号のうちの、上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記抽出された各振幅情報に基づいてＶＧＡ５１のゲインを制御するようにしたので、ＩＤ部のみに対して該ＩＤ部に含まれる複数のアドレス情報のそれぞれの特性に応じた自動利得制御を行うことができ、その結果、自動利得制御をより正確に行い、アドレス情報読み出しのエラーレートを低減でき、安定したシステム構築を可能とすることができる。
【００８０】
また、本実施の形態５では、ゲイン設定信号５３５に基づいて設定された所定のゲインレベルに基づいてＶＧＡ５１の利得制御を行うようにしたので、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させ、かつ、回路規模の増加を抑えた低コストで実現可能な自動利得制御装置を実現することができる。
【００８２】
また、本発明の請求項１に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡに対応する信号から抽出された第１の振幅情報に対して所定の一定比を持つ、上記第２のＣＡＰＡに対応する信号の第２の振幅情報を生成する利得比生成手段と、外部から入力された制御ゲートに基づいて上記振幅情報抽出手段の出力または上記利得比生成手段の出力のいずれかを選択し、上記自動利得制御手段に出力する信号選択手段と、を備え、上記自動利得制御手段は、上記信号選択手段により選択された信号に基づいて上記可変利得増幅手段の利得を制御するようにしたので、第１のＣＡＰＡと第２のＣＡＰＡのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００８３】
また、本発明の請求項２に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第１の自動利得制御手段と、上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第２の自動利得制御手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅情報抽出手段または上記第２の振幅情報抽出手段のいずれかに出力する信号選択手段と、を備えたので、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができる。
【００８４】
また、本発明の請求項３に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅抽出手段または上記第２の振幅抽出手段のいずれかに出力する第１の信号選択手段と、上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報、あるいは上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力された制御ゲートに基づいて上記第１の振幅情報抽出手段の出力または上記第２の振幅情報抽出手段の出力のいずれかを選択し、上記自動利得制御手段に出力する第２の信号選択手段と、を備えたので、第１のＣＡＰＡと第２のＣＡＰＡのＡＧＣ制御をより細かく制御することができ、その結果、自動利得制御機能の性能を向上させることができるとともに、回路規模を小さくすることができる。
【００８５】
また、本発明の請求項４に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅手段の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅手段の利得を任意の固定値にする第２の制御モードを選択する利得設定手段と、を備え、上記自動利得制御手段は、上記利得設定手段により上記第１の制御モードが選択された場合は、上記振幅情報抽出手段により抽出された各振幅情報に基づく、上記可変利得増幅手段の自動利得制御を行い、上記利得設定手段により上記第２の制御モードが選択された場合は、上記可変利得増幅手段の利得を、任意の固定値になるよう制御するようにしたので、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させ、かつ、回路規模の増加を抑えた低コストで実現可能な自動利得制御装置を実現することができる。
【００８６】
また、本発明の請求項５に記載の自動利得制御装置によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、上記ディジタル信号の信号長を検出する信号弁別手段と、を備え、上記振幅情報抽出手段は、上記信号弁別手段により検出された信号長に基づいて上記ディジタル信号のうちの所望の信号長の信号から振幅情報を抽出し上記自動利得制御手段に出力するようにしたので、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００８７】
また、本発明の請求項６に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長の信号振幅が一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、信号長が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００８８】
また、本発明の請求項７に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が３Ｔ（Ｔは、チャネルクロック周期を示す単位である。）である信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、信号長が３Ｔである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００８９】
また、本発明の請求項８に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記信号長が４Ｔ（Ｔは、チャネルクロック周期を示す単位である。）もしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、信号長が４Ｔもしくはそれ以上の長さを持つ信号の内の一つである信号の振幅が一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００９０】
また、本発明の請求項９に記載の自動利得制御装置によれば、請求項５に記載の自動利得制御装置において、上記自動利得制御手段は、上記ディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるよう上記可変利得増幅手段の利得を制御するようにしたので、少なくとも２つ以上の信号長を有する信号の振幅が平均的に一定になるよう自動利得制御することができ、その結果、アドレス読み取り率を向上させることができる。
【００９２】
また、本発明の請求項１０に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡの利得に対して所定の一定比を持つよう第２のＣＡＰＡの利得を決定し、外部から入力される制御ゲートに基づいて上記第１のＣＡＰＡの利得と、上記第２のＣＡＰＡの利得とを切り換え、上記可変利得増幅器の利得の自動制御を行うようにしたので、第１のＣＡＰＡと第２のＣＡＰＡとのゲイン比を常に監視し、そのゲイン比に基づいて第１のＣＡＰＡと第２のＣＡＰＡとをそれぞれ独立に自動利得制御することができる。
【００９３】
また、本発明の請求項１１に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、外部から入力された制御ゲートに基づいて上記第１のＣＡＰＡから第１の振幅情報を抽出して該第１の振幅情報に基づいて上記可変利得増幅器の利得を制御する第１の自動利得制御、または上記第２のＣＡＰＡから第２の振幅情報を抽出して該第２の振幅情報に基づいて上記可変利得増幅器の利得を制御する第２の自動利得制御のいずれかを行うようにしたので、第１のＣＡＰＡと第２のＣＡＰＡの自動利得制御をより細かく行え、その結果、自動利得制御機能の性能を向上させることができ、アドレス読み取り率を向上させることができる。
【００９４】
また、本発明の請求項１２に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅器の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅器の利得を任意の固定値にする第２の制御モードを設定し、上記第１の制御モードが設定された場合、上記第１の振幅情報あるいは上記第２の振幅情報に基づく、上記可変利得増幅器の自動利得制御を行い、上記第２の制御モードが設定された場合は、上記可変利得増幅器の利得を、任意の固定値になるよう制御するようにしたので、設定した利得レベルに基づいて自動利得制御することができ、その結果、アドレスの読み取り率を向上させることができる。
【００９５】
また、本発明の請求項１３に記載の自動利得制御方法によれば、記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、上記再生信号の信号長を検出し、上記検出した信号長に基づいて上記再生信号から所望の信号長の振幅情報を抽出し、上記抽出された振幅情報の特性に応じて上記可変利得増幅器の利得を自動制御するようにしたので、所望の信号長の信号に対して自動利得制御することができ、その結果、アドレス情報読み出しエラーレートが最小になるよう制御する信号長を選択することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる自動利得制御装置の構成を示すブロック図
【図２】本発明の実施の形態２にかかる自動利得制御装置の構成を示すブロック図
【図３】本発明の実施の形態３にかかる自動利得制御装置の構成を示すブロック図
【図４】本発明の実施の形態４にかかる自動利得制御装置の構成を示すブロック図
【図５】本発明の実施の形態５にかかる自動利得制御装置の構成を示すブロック図
【図６】アナログ信号の再生波形を示す模式図
【図７】アナログ信号のＡＧＣ制御を説明するための図
【図８】ＡＧＣ制御されたアナログ信号の再生波形を示す模式図
【図９】本発明の実施例の再生波形を示す模式図
【図１０】ピット列と光検出強度との関係を示す図
【図１１】本発明の信号弁別手段の構成の一例を示す図である。
【図１２】本発明の信号弁別手段の構成の一例を示す図である。
【図１３】本発明の振幅情報抽出手段の構成の一例を示す図である。
【図１４】本発明の振幅情報抽出手段の構成の一例を示す図である。
【図１５】従来の自動利得制御装置の構成を示すブロック図
【符号の説明】
１０ アナログ信号
１１ ＶＧＡ
１２ Ａ／Ｄ変換器
１３ 振幅情報抽出手段
１３１ 上側エンベロープ検出器
１３２ 下側エンベロープ検出器
１３４ 引き算器
１３５ ＦＷＲ
１３６ 平均化回路
１３７ 差分検出手段
１３８ 制御レジスタ
１４ ＡＧＣ制御手段
１５ Ｄ／Ａ変換器
１６ 制御ゲート
１７ 信号弁別手段
１７１ ３Ｔ検出手段
１７２ ４Ｔ検出手段
１７３ ５Ｔ検出手段
１７４ ６Ｔ検出手段
１７５ 制御レジスタ
１７６ セレクタ
１７７ 平均化回路
２０ アナログ信号
２１ ＶＧＡ
２２ Ａ／Ｄ変換器
２３ 振幅情報抽出手段
２４ ゲイン比生成回路
２５ ＡＧＣ制御手段
２６ Ｄ／Ａ変換器
２７ 信号選択手段
３０ アナログ信号
３１ ＶＧＡ
３２ Ａ／Ｄ変換器
３３ 第１の振幅情報抽出手段
３４ ＡＧＣ制御手段
３５ 第２の振幅情報抽出手段
３６ ＡＧＣ制御器
３７ Ｄ／Ａ変換器
３８ 第１の信号選択手段
３９ 第２の信号選択手段
４０ アナログ信号
４１ ＶＧＡ
４２ Ａ／Ｄ変換器
４３ 第１の振幅情報抽出手段
４４ 第２の振幅情報抽出手段
４５ ＡＧＣ制御手段
４６ Ｄ／Ａ変換器
４７ 第１の信号選択手段
４８ 第２の信号選択手段
５０ アナログ信号
５１ ＶＧＡ
５２ Ａ／Ｄ変換手段
５３ 振幅情報抽出手段
５４ ＡＧＣ制御手段
５５ ゲイン設定回路
５６ Ｄ／Ａ変換器
１００ 再生波形Ａ
１０１ セクタ
１０５ 再生波形Ｂ
１１０ ＩＤ部
１１１ 第１のＣＡＰＡ
１１２ 第２のＣＡＰＡ
１１５ ゲイン信号
１２０ ＤＡＴＡ部
１２１ ＤＡＴＡ部
２０１ 再生波形
２１０ ゲイン信号
２１１ 第１のＣＡＰＡ
２１２ 第２のＣＡＰＡ
２２０ ＤＡＴＡ部
３００ ＩＤゲート
３０１ ＣＡＰＡゲート
３０２ 第１のＣＡＰＡゲート
３０３ 第２のＣＡＰＡゲート
３１１ 第１のＣＡＰＡ
３１２ 第２のＣＡＰＡ
３２０ ＤＡＴＡ部
３２１ ゲイン区間Ａ
３２２ ゲイン区間Ｂ
３３０ ゲイン信号
３４０ 再生波形
３５１ 制御ゲート
４１０ 制御ゲート
５１０ 制御ゲート
５３５ ゲイン設定信号
６１０ アナログ信号
６１１ ＶＧＡ
６１２ ＦＷＲ
６１３ ＬＰＦ
６１４ ＬＰＦ
６３０ ＩＤゲート
４００ 振幅情報抽出手段
４０１ 振幅情報抽出手段
Claims (13)
- 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、
上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、
上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、
上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、
上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、
上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡに対応する信号から抽出された第１の振幅情報に対して所定の一定比を持つ、上記第２のＣＡＰＡに対応する信号の第２の振幅情報を生成する利得比生成手段と、
外部から入力された制御ゲートに基づいて上記振幅情報抽出手段の出力または上記利得比生成手段の出力のいずれかを選択し、上記自動利得制御手段に出力する信号選択手段と、を備え、
上記自動利得制御手段は、上記信号選択手段により選択された信号に基づいて上記可変利得増幅手段の利得を制御する、
ことを特徴とする自動利得制御装置。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、
上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、
上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、
上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、
上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、
上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第１の自動利得制御手段と、
上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する第２の自動利得制御手段と、
外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅情報抽出手段または上記第２の振幅情報抽出手段のいずれかに出力する信号選択手段と、を備えた、
ことを特徴とする自動利得制御装置。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、
上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、
上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、
上記ＩＤ部に含まれる複数のアドレス情報のうちの最初のアドレス情報である第１のＣＡＰＡに対応する信号から第１の振幅情報を抽出する第１の振幅情報抽出手段と、
上記ＩＤ部に含まれる複数のアドレス情報のうちの上記第１のＣＡＰＡの次のアドレス情報である第２のＣＡＰＡに対応する信号から第２の振幅情報を抽出する第２の振幅抽出手段と、
外部から入力された制御ゲートに基づいて上記Ａ／Ｄ変換手段の出力を、上記第１の振幅抽出手段または上記第２の振幅抽出手段のいずれかに出力する第１の信号選択手段と、
上記第１の振幅情報抽出手段により抽出された上記第１の振幅情報、あるいは上記第２の振幅情報抽出手段により抽出された上記第２の振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、
外部から入力された制御ゲートに基づいて上記第１の振幅情報抽出手段の出力または上記第２の振幅情報抽出手段の出力のいずれかを選択し、上記自動利得制御手段に出力する第２の信号選択手段と、を備えた、
ことを特徴とする自動利得制御装置。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、
上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、
上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、
上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、
上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、
外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅手段の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅手段の利得を任意の固定値にする第２の制御モードを選択する利得設定手段と、を備え、
上記自動利得制御手段は、上記利得設定手段により上記第１の制御モードが選択された場合は、上記振幅情報抽出手段により抽出された各振幅情報に基づく、上記可変利得増幅手段の自動利得制御を行い、上記利得設定手段により上記第２の制御モードが選択された場合は、上記可変利得増幅手段の利得を、任意の固定値になるよう制御する、
ことを特徴とする自動利得制御装置。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有するアナログ信号を再生する際に、上記アナログ信号の振幅が一定になるよう自動的に調整する自動利得制御装置であって、
上記アナログ信号に所定の利得を与えて、該信号の振幅を増幅させる可変利得増幅手段と、
上記可変利得増幅手段の出力をサンプリングしてディジタル信号に変換するＡ／Ｄ変換手段と、
上記ディジタル信号のうちの上記複数のアドレス情報に対応する信号から振幅情報を抽出する振幅情報抽出手段と、
上記振幅情報抽出手段により抽出された各振幅情報に基づいて上記可変利得増幅手段の利得を制御する自動利得制御手段と、
上記ディジタル信号の信号長を検出する信号弁別手段と、を備え、
上記振幅情報抽出手段は、上記信号弁別手段により検出された信号長に基づいて上記ディジタル信号のうちの所望の信号長の信号から振幅情報を抽出し上記自動利得制御手段に出力する、
ことを特徴とする自動利得制御装置。 - 請求項５に記載の自動利得制御装置において、
上記自動利得制御手段は、上記信号長の信号振幅が一定になるよう上記可変利得増幅手段の利得を制御する、
ことを特徴とする自動利得制御装置。 - 請求項５に記載の自動利得制御装置において、
上記自動利得制御手段は、上記信号長が３Ｔ（Ｔは、チャネルクロック周期を示す単位である。）である信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御する、
ことを特徴とする自動利得制御装置。 - 請求項５に記載の自動利得制御装置において、
上記自動利得制御手段は、上記信号長が４Ｔ（Ｔは、チャネルクロック周期を示す単位である）もしくはそれ以上の長さを持つ信号の内の１つである信号の振幅が一定になるよう上記可変利得増幅手段の利得を制御する、
ことを特徴とする自動利得制御装置。 - 請求項５に記載の自動利得制御装置において、
上記自動利得制御手段は、上記ディジタル信号が有する複数の信号長のうちの少なくとも２つ以上の任意の信号長を有する信号の振幅が平均的に一定になるよう上記可変利得増幅手段の利得を制御する、
ことを特徴とする自動利得制御装置。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、
上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、
上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、上記第１のＣＡＰＡの利得に対して所定の一定比を持つよう第２のＣＡＰＡの利得を決定し、
外部から入力される制御ゲートに基づいて上記第１のＣＡＰＡの利得と、上記第２のＣＡＰＡの利得とを切り換え、上記可変利得増幅器の利得の自動制御を行う、
ことを特徴とする自動利得制御方法。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、
上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、
上記ＩＤ部に含まれる複数のアドレス情報のうちの、最初のアドレス情報を第１のＣＡＰＡ、次のアドレス情報を第２のＣＡＰＡとし、外部から入力された制御ゲートに基づいて上記第１のＣＡＰＡから第１の振幅情報を抽出して該第１の振幅情報に基づいて上記可変利得増幅器の利得を制御する第１の自動利得制御、または上記第２のＣＡＰＡから第２の振幅情報を抽出して該第２の振幅情報に基づいて上記可変利得増幅器の利得を制御する第２の自動利得制御のいずれかを行う、
ことを特徴とする自動利得制御方法。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、
上記再生信号の上記ＩＤ部に含まれる複数のアドレス情報に対応する信号から振幅情報を抽出し、
外部から入力されるゲイン設定信号に基づいて、上記可変利得増幅器の利得を自動利得制御を行う第１の制御モード、あるいは、上記可変利得増幅器の利得を任意の固定値にする第２の制御モードを設定し、
上記第１の制御モードが設定された場合、上記第１の振幅情報あるいは上記第２の振幅情報に基づく、上記可変利得増幅器の自動利得制御を行い、
上記第２の制御モードが設定された場合は、上記可変利得増幅器の利得を、任意の固定値になるよう制御する、
ことを特徴とする自動利得制御方法。 - 記憶媒体から読み出された、特性の異なる複数のアドレス情報を示すＩＤ部と、ユーザ情報を示すデータ部とを有する再生信号の振幅を可変利得増幅器を用いて増幅する際に、上記可変利得増幅器の利得を自動制御する自動利得制御方法において、
上記再生信号の信号長を検出し、
上記検出した信号長に基づいて上記再生信号から所望の信号長の振幅情報を抽出し、
上記抽出された振幅情報の特性に応じて上記可変利得増幅器の利得を自動制御する、
ことを特徴とする自動利得制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133398A JP4077363B2 (ja) | 2002-05-13 | 2003-05-12 | 自動利得制御装置、及び自動利得制御方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136462 | 2002-05-13 | ||
| JP2003133398A JP4077363B2 (ja) | 2002-05-13 | 2003-05-12 | 自動利得制御装置、及び自動利得制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004048707A JP2004048707A (ja) | 2004-02-12 |
| JP2004048707A5 JP2004048707A5 (ja) | 2005-01-06 |
| JP4077363B2 true JP4077363B2 (ja) | 2008-04-16 |
Family
ID=31719259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133398A Expired - Fee Related JP4077363B2 (ja) | 2002-05-13 | 2003-05-12 | 自動利得制御装置、及び自動利得制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4077363B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5058059B2 (ja) * | 2008-04-25 | 2012-10-24 | 株式会社東芝 | 記憶装置、利得調整装置および利得調整プログラム |
-
2003
- 2003-05-12 JP JP2003133398A patent/JP4077363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004048707A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224659B2 (en) | Disk reproducing device with suppressed reproduction signal error | |
| US6930553B2 (en) | Automatic gain control device and automatic gain control method | |
| EP0654787A1 (en) | Signal level adjusting unit | |
| JP4077363B2 (ja) | 自動利得制御装置、及び自動利得制御方法 | |
| JP2820676B2 (ja) | 信号処理のための光ディスクのプリアンプ | |
| US8351311B2 (en) | Semiconductor integrated circuit and optical disk device having the same | |
| TWI332752B (en) | Method and apparatus for loop control | |
| JP4401394B2 (ja) | 光ディスク装置 | |
| JP2004048707A5 (ja) | ||
| KR100755833B1 (ko) | 광 기록 재생기의 등화 방법 및 장치 | |
| US20100329088A1 (en) | Device for determining existence of wobble, medium discrimination device, method of determining existence of wobble, and medium discrimination method | |
| US7706239B2 (en) | Apparatus for detecting a pre-pit signal | |
| JP3075259B2 (ja) | 自動利得補正回路およびこの回路を用いた磁気ディスク装置 | |
| US8054719B2 (en) | Comparator and optical-disc recording/reproduction apparatus | |
| US7768884B2 (en) | Dropout detection device, disk reproduction apparatus, and dropout detection method | |
| JP3669905B2 (ja) | ドロップアウト検出回路 | |
| KR100408826B1 (ko) | 광디스크 플레이어의 광디스크 판별방법 | |
| JPH0562346A (ja) | 情報再生装置 | |
| KR100612001B1 (ko) | 광 디스크 판별 장치 | |
| KR100243175B1 (ko) | 디스크 재생장치 | |
| JP2005149659A (ja) | ディフェクト検出装置 | |
| JP4045497B2 (ja) | 光ディスク再生装置および光ディスク再生方法、並びに、スキュー検出装置およびスキュー検出方法 | |
| JPH10269617A (ja) | 光ディスク装置 | |
| JP2006085796A (ja) | ディスク装置 | |
| KR20060052639A (ko) | 화이트 도트 아웃 검출 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |