JPH1055622A - 自動利得制御回路及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速かつ正確に出力利得信号を発生できるよ
うに自動利得制御回路を構成する。 【解決手段】 全波整流器７０は、連続時間読取信号を
受け取り、整流読取信号を発生して加算器回路７４に供
給する。加算器回路７４は、整流読取信号と閾値信号と
の差をとってオフセット信号を発生する。オフセット信
号は乗算器回路８２に供給され、乗算器回路８２がオフ
セット信号に第１又は第２の利得信号を乗算して誤差信
号を発生する。マルチプレクサ７６は、乗算器回路８２
に第１又は第２の利得信号のどちらを供給するかを決定
する。マルチプレクサ７６は、整流読取信号が閾値信号
より上であるか下であるかを示す信号を発生する比較器
７２によって制御される。低域通過フィルタ８６が誤差
信号を受け取り、出力利得信号を発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は全般的に情報記憶
装置の分野、更に具体的にいえば、自動利得制御回路及
び方法に関する。

【０００２】

【従来の技術及び課題】コンピュータのハードウェア及
びソフトウェア技術が進歩し続けるのにつれて、コンピ
ュータのソフトウェア及びデータを記憶する為の一層大
型で一層高速の大量記憶装置に対する需要が増加し続け
ている。マルチメディア用のような電子データベース及
びコンピュータ・アプリケーションは大量のディスク記
憶空間を必要とする。

【０００３】このように絶えず増大する要求に応える
為、ハード・ディスク・ドライブ（ＨＤＤ）が引続いて
開発され、進歩している。初期の或るディスク・ドライ
ブは最大記憶容量が５メガバイトで１４吋のプラッタを
使っていたが、今日のＨＤＤは１ギガバイトを越え、
３．５吋のプラッタを使うのが普通である。単位面積当
たりに記憶されるデータ量、即ち、面積密度の進歩は劇
的に加速されている。例えば、１９８０年代には、面積
密度が毎年約３０％増加したが、１９９０年代には、年
間の面積密度の増加は約６０％である。データを記憶並
びに再生する事のできる速度を高くすることにより、面
積密度を高めることができる。ＨＤＤの１メガバイトあ
たりのコストはその面積密度に反比例の関係にある。

【０００４】一般的に、ＨＤＤのような大量記憶装置及
びシステムは、回転ディスク又はプラッタのような磁気
記憶媒体、スピンドル・モータ、読取／書込みヘッド、
アクチュエータ、プリアンプ、読取チャンネル、書込み
チャンネル、サーボ制御装置、メモリ、及びＨＤＤの動
作を制御するとともにＨＤＤをホスト又はシステム・バ
スに正しくインターフェース接続するための制御回路を
含んでいる。読取チャンネル、書込みチャンネル、サー
ボ制御装置及びメモリはすべて１つの集積回路として構
成することが出来、これがデータ・チャンネルと呼ばれ
る。制御回路は、ＨＤＤの動作の間、制御プログラム又
は命令を実行するためのマイクロプロセッサを含んでい
る場合が多い。

【０００５】ＨＤＤは、データを記憶及び再生するとき
に、書込み、読取及びサーボ動作を行う。典型的なＨＤ
Ｄは、ホスト・インターフェースからその制御回路にデ
ータを転送する事により、書込み動作を実施する。その
後、制御回路がデータをローカルなダイナミック・ラン
ダムアクセス・メモリ（ＤＲＡＭ）に記憶する。制御プ
ロセッサが、情報を書込みチャンネルを介してディスク
・プラッタに転送する事が出来るようにする一連の事象
の計画を立てる。読取／書込みヘッドが正しいトラック
及びセクタへ移動させられる。最後に、ＨＤＤ制御回路
がＤＲＡＭからのデータを、書込みチャンネルを使っ
て、セクタへ転送する。一般的にセクタは、セクタあた
りユーザ・データの５１２バイトというような一定のデ
ータ記憶容量を持っている。書込みクロックが書込みチ
ャンネルにおける書込み動作のタイミングを制御する。
書込みチャンネルは、後でデータを一層確実に再生する
ことが出来るように、データを符号化する事が出来る。

【０００６】読取動作では、読取るべき正しいセクタが
突き止められ、前にディスクに書き込まれていたデータ
が読取られる。読取／書込みヘッドが、ディスク・プラ
ッタの磁束の変化を感知し、対応するアナログ読取信号
を発生する。読取チャンネルはアナログ読取信号を受取
り、その信号を条件づけ、この信号から、“０”及び
“１”を検出する。読取チャンネルは、自動利得制御回
路を使って読取信号を適当なレベル迄増幅する事によ
り、信号を条件づける。その後、読取チャンネルは、望
ましくない高周波雑音を除く為に、信号をフィルタ作用
にかけ、チャンネルをイコライズし、信号から、“０”
及び“１”を検出し、制御回路に対して２進データのフ
ォーマットを作る。この後、２進データ又はディジタル
・データが読取チャンネルから制御回路へ転送され、Ｄ
ＲＡＭに記憶される。この後、プロセッサが、データを
転送する用意が出来た事をホストに知らせる。読取クロ
ックが読取チャンネルに於ける読取動作のタイミングを
制御する。読取動作の間の目標は、雑音の多い環境でビ
ット誤り率（ＢＥＲ）を最低にして、データを正確に再
生する事である。

【０００７】読取動作の間の自動利得制御回路の目標
は、読取信号を読取チャンネルによって効率よく且つ正
確に解析することが出来るように、適切な出力利得信号
を発生することである。自動利得制御回路は、読取信号
に適用すべき適切な利得を設定するためにピーク追跡方
式を使う場合が多い。ピーク追跡は、読取信号のピーク
を追いかけ、それに応答して対応する出力利得信号を計
算することを含む。例えば、ピークが高すぎると、出力
利得信号を小さくし、ピークが低すぎると、出力利得信
号を増加する。ピーク追跡では、高性能のＨＤＤシステ
ムに必要な所望の速度が得られない。ピーク追跡は、非
正弦状波形を持つ読取信号が供給されたとき、利得のオ
ーバシュート及びアンダーシュートがあるという別の欠
点がある。オーバシュート及びアンダーシュートは、自
動利得制御回路が定常状態に達し、適切な出力利得信号
を発生するのに要する時間を長くする事により、ＨＤＤ
全体の性能に害がある。

【０００８】オーバシュート及びアンダーシュートの問
題は、磁気抵抗ヘッドを使う更に進んだ大量記憶装置で
は特に厄介である。このような進んだ装置の中には、デ
ィスクに書込まれた元のデータを再生するために離散的
な時間信号処理を利用するものが含まれる。このような
装置では、読取信号が、データ回復クロックを使って、
同期的に標本化される。その後、サンプルが、部分応答
最大尤度検出のような信号処理理論を用いた一連の数学
的な操作で処理される。こういう装置に使われる磁気抵
抗ヘッドでは、非正弦状波形を持つ読取信号がでる場合
が多く、自動利得制御回路のオーバシュート及びアンダ
ーシュートの原因になる。このような問題を補償する
為、自動利得制御回路には、適切な利得を決定する為
に、一層長い時間を与えなければならない。この余分な
時間は、自動利得制御信号を含むヘッダ情報を提供する
事に、ＨＤＤの容量のより多くを専用にしなければなら
ないことを意味する。その結果、ＨＤＤ全体の容量が低
下する。これは、実際のデータ記憶のために利用し得る
残りの容量が減少するからである。

【０００９】サーボ動作では、ディスク・プラッタが動
いている間、サーボ制御装置を使って、読取／書込みヘ
ッドを特定のトラックと整合させる。サーボ制御装置が
位置誤差信号（ＰＥＳ）を発生し、読取及び書込み動作
の間、それを制御回路に供給する。ＰＥＳは、ヘッドを
読取及び書込みの両方の動作で正しく位置決めすること
が出来るように、特定のトラック上のヘッドの位置に関
係する。ＰＥＳは、サーボ・ウェッジと呼ばれるディス
クからの情報を読取ることによって発生される。一般的
に、各々のセクタは対応するサーボ・ウェッジを持って
いる。サーボ・ウェッジは、ヘッドの位置を示す。自動
利得制御回路を使って、サーボ制御装置がサーボ・ウェ
ッジを正しく読取ることが出来るように、サーボ利得信
号を発生する事が出来る。

【００１０】ピーク追跡方式を使う自動利得制御回路を
使ってサーボ利得信号を発生する時、問題が起こる。こ
の問題により、最終的には、ＨＤＤの容量が減少する。
出力利得信号を発生する場合について前に述べたよう
に、ピーク追跡方式により、サーボ利得信号を発生する
ときにオーバシュート及びアンダーシュートが起こる事
があり、それによって、自動利得制御回路が定常状態に
達するのに要する時間が長くなる。自動利得制御回路に
は、適切なサーボ利得信号を決定する為に、より多くの
時間を与えなければならない。この余分な時間は、ＨＤ
Ｄの容量のより多くを、サーボ・ウェッジ情報を提供す
る為に、専用にしなければならないことを意味する。そ
の結果、実際のデータ記憶に利用し得る残りの容量又は
吋当たりのビット数が減少するので、ＨＤＤ全体の容量
が低下する。

【００１１】ピーク追跡方式を使う自動利得制御回路を
使って、面積積分方式を使うサーボ制御装置に供給され
るサーボ利得信号を発生する時、別の問題が起こる。ピ
ーク追跡及び面積積分方式を組み合わせて使う事によ
り、最終的なサーボ応答に非直線性を招くことがある。
このような非直線性を補償するために、ディスク上のト
ラックの幅を大きくして、不正確な位置誤差信号でも使
えるようにしなければならない。このようにトラック幅
を増加した結果、吋当たりの全体的なトラック数が減少
し、ＨＤＤの全体的な容量が減少する。これは、ユーザ
ー・データを記憶するために利用し得るトラック数が少
なくなるからである。

【００１２】

【課題を解決するための手段及び作用】上に述べたとこ
ろから、自動利得制御回路及び方法に対する必要が生じ
ていることが理解されよう。この発明では、従来開発さ
れた回路及び方法の欠点及び問題を実質的に無くすか或
いは少なくするような、出力利得信号を素早く且つ正確
に発生する自動利得制御回路及び方法を提供する。この
発明は、面積積分方式を使って、正弦状又は非正弦状波
形のいずれかを持つ読取信号に基づいて、素早く且つ正
確に出力利得信号を発生する。この発明は、サーボ利得
信号を素早く且つ正確に発生する為にも使う事が出来
る。この発明で使われる面積積分方式は、ピーク追跡方
式を使う自動利得制御回路を面積積分方式を使うサーボ
制御装置に結合した場合に生じる非直線性を無くする。

【００１３】この発明では、読取チャンネルに使う出力
利得信号を発生する自動利得制御回路を提供する。この
自動利得制御回路は、整流器回路、加算器回路、乗算器
回路及びフィルタを含む。整流器回路が読取信号を受け
取り、それに応答して整流読取信号を発生する。加算器
回路が、整流読取信号から閾値信号を減算する事によ
り、オフセット整流読取信号又はオフセット信号を発生
する。乗算器回路がオフセット信号を受け取り、オフセ
ット信号に利得信号を乗算して誤差信号を発生して、そ
れがフィルタに供給される。その時、フィルタが誤差信
号にフィルタ作用をかけ、出力利得信号を発生する。

【００１４】この発明は種々の技術的な利点を有する。
この発明の技術的な利点には、全体的な記憶容量を増加
しながら、正確な出力利得信号又はサーボ制御信号を素
早く且つ正確に発生する事が出来る事が含まれる。ヘッ
ダー情報又はサーボ・ウェッジ情報を供給する事に専用
になる記憶容量の分を減らすことにより、全体的な記憶
容量が増加する。別の技術的な利点は、サーボ性能が高
まる結果、トラック密度が一層高くなり、従って全体的
なＨＤＤの容量が増加することである。この発明の更に
別の技術的な利点として、磁気抵抗ヘッドによって得ら
れるような非正弦状波形を持つ読取信号を正確に処理し
て、適切な出力利得信号を素早く且つ正確に発生するこ
とが出来る。このほかの技術的な利点は当業者には以下
図面について説明するところから容易に理解されよう。

【００１５】この発明並びに利点が更によく理解される
ように、次に図面について詳しく説明する。図面全体に
わたり、同様な部分には同じ参照数字を用いている。

【００１６】

【実施例】図１はディスク・ドライブ大量記憶装置の読
取チャンネル１８のブロック図である。読取チャンネル
１８を使って、読取動作の間、プリアンプ１４及びディ
スク／ヘッド集成体（アセンブリ）１２から受け取った
アナログ読取信号を処理すると共に条件づける。読取チ
ャンネル１８が可変利得増幅器（ＶＧＡ）４０，自動利
得制御回路（ＡＧＣ）４４，フィルタ４２及び検出器５
４を含む。これらの全ての回路モジュールは、読取動作
の間、対応するディジタル・データ信号を読取チャンネ
ル１８の出力に発生することが出来るように、アナログ
読取信号を処理して条件づける種々の機能を行うために
使われる。ディジタル・データ信号がディスク・ドライ
ブ大量記憶装置の制御回路に供給され、その後ホスト又
はシステム・バスに供給される。

【００１７】データがディスク／ヘッド集成体１２のデ
ィスクに記憶され、セクタに分けて構成されている。デ
ータが各々のセクタからアナログ読取信号の形で供給さ
れる。各々のセクタはヘッダ情報及びユーザ・データを
含み、ヘッダ情報がユーザ・データより前に読取チャン
ネル１８に供給される。ヘッダ情報を読取チャンネル１
８の自動利得制御回路４４で使って、ユーザ・データが
読取チャンネル１８によって処理される時にアナログ読
取信号に適用すべき適切な利得を設定する。ヘッダ情報
はサーボ・ウェッジ情報をも含んでいてよい。各々のセ
クタにはヘッダ情報をユーザ・データから分離するのに
役立つ同期フィールドが設けられている。

【００１８】可変利得増幅器４０が、プリアンプ１４か
ら供給されるアナログ読取信号の形をしたヘッダ情報、
及び自動利得制御回路４４から供給される出力利得信号
を受け取る。可変利得増幅器４０が、出力利得信号によ
って決定された量だけアナログ読取信号を増幅する事に
より、増幅読取信号を発生する。可変利得増幅器４０は
可変利得を持つ差動アナログ増幅器であってよい。フィ
ルタ４２が増幅読取信号を受け取り、高周波雑音のよう
な望ましくない雑音を除去し、フィルタ処理済み読取信
号６０を発生する。フィルタ４２はＧｍ／Ｃ部品を用い
て設計された連続時間７次フィルタであってよく、プロ
グラム可能なカットオフ周波数を持っていてよい。フィ
ルタ処理済み読取信号６０が、連続時間信号として、自
動利得制御回路４４及び検出器５４に供給される。

【００１９】自動利得制御回路４４は、後で図２につい
て更に詳しく説明するが、フィルタ処理済み読取信号６
０を受け取り、可変利得増幅器４０で使われる出力利得
信号を発生する。出力利得信号を発生する時、自動利得
制御回路４４は、利得Ａと記した第１の利得信号、利得
Ｂと記した第２の利得信号、閾値信号及び付能信号（イ
ネーブル信号）を使う。一般的に、付能信号は、ヘッダ
情報がアナログ読取信号を通じて供給される時間の間、
付能状態で供給される。

【００２０】自動利得制御回路４４，可変利得増幅器４
０及びフィルタ４２が、出力利得信号を発生するための
制御ループとして作用する。この制御ループが、ヘッダ
情報が供給される時間の間、アナログ読取信号を処理す
る。この時間の間、制御ループがアナログ読取信号に応
答し、定常状態のレベルに落ち着き、その結果可変増幅
器４０には安定な出力利得信号が供給される。典型的に
は、ヘッダ情報が供給された後、自動利得制御回路４４
は、読取チャンネル１８によって、ユーザ・データを含
むアナログ読取信号を処理する間に使うための安定な出
力利得信号を維持する。

【００２１】検出器５４はデータ信号検出器だけを含ん
でいても良いし、或いはデータ信号検出器及びサーボ信
号検出器の両方を含んでいても良い。サーボ信号検出器
はサーボ制御装置と呼ばれることもある。読取チャンネ
ル１８がユーザ・データを処理している時、データ信号
検出器が作用し、読取チャンネル１８がサーボ・データ
を処理している時、サーボ信号検出器が作用する。デー
タ信号検出器がフィルタ処理済み読取信号６０を受け取
り、ディスク／ヘッド集成体１２に記憶されたデータに
対応するディジタル・データ信号を発生する。データ信
号検出器は、フィルター処理済み読取信号６０からディ
ジタル情報を抽出又は検出する為の種々の方式を使った
種々の回路のどれを用いて構成しても良い。例えば、デ
ータ信号検出器は、ピーク検出装置として構成しても良
いし、或いは部分応答最大尤度（ＰＲＭＬ）検出方式を
用いた同期的に標本化される装置のような離散的な時間
信号処理装置として構成しても良い。一般的に、ＰＲＭ
Ｌ方式を用いる装置は、１９６７年にそれを開発したア
ンドリュ・ビタビの名前にちなんで名付けられたビタビ
・アルゴリズムを実施するビタビ復号器を用いる。同期
フィールドを受け取った後、データ信号検出器がディジ
タルの並列フォーマットでユーザ・データを制御回路に
供給する。

【００２２】サーボ信号検出器がフィルタ処理済み受取
信号６０を受け取り、ディスク上のヘッドの位置に対応
する多数のサーボ・レベル又は位置誤差信号を発生す
る。サーボ信号検出器はサーボ制御装置として作用する
ことが出来、サーボ波形又はフィルタ処理済み読取信号
６０の面積に出力信号が比例するような面積積分方式を
用いて構成することが出来る。

【００２３】図２は読取チャンネル１８の自動利得制御
回路４４を示す回路図である。自動利得制御回路４４
は、フィルタ４２からのフィルタ処理済み読取信号６０
を受け取って、可変利得増幅器４０に供給される出力利
得信号を発生するために使われる種々の回路を含む。自
動利得制御回路４４は、フィルタ４２からフィルタ処理
済み読取信号６０を受け取り、この信号を整流して整流
読取信号を発生する全波整流器（ＦＷＲ）７０を含む。
整流読取信号が加算器回路７４及び比較器７２に供給さ
れる。

【００２４】比較器７２は、整流読取信号の他に、閾値
信号をも受け取り、閾値信号を整流読取信号と比較し
て、整流読取信号が閾値信号より高いか低いかを示す比
較信号を発生する。例えば、比較器７２は、整流読取信
号が閾値信号より大きい時には“１”の値に等しく、整
流読取信号が閾値信号より小さい時には“０”の値に等
しいディジタル比較信号を発生する事が出来る。閾値信
号はプログラム可能な値であってよく、これは或る範囲
の値にすることが出来る。比較信号がマルチプレクサ７
６に供給され、その動作を制御する。

【００２５】加算器回路７４は、閾値信号と共に整流読
取信号を受け取る。加算器回路７４は閾値信号の値を整
流読取信号の値から減算して、オフセット信号を発生す
る。図２には示してないが、この発明のこの他の実施例
として、整流読取信号と閾値信号の間の差を決定するこ
の他の回路を用いても良い。更に、加算器回路７４に供
給される閾値信号は、図２では、比較器７２に供給され
る閾値信号と同じであるものとして示してある。実際に
は、閾値信号は異なる値を持つ二つの別々の信号として
供給することが出来る。

【００２６】自動利得制御回路４４は、夫々第１のディ
ジタル・アナログ変換器（ＤＡＣ）７８及び第２のディ
ジタル・アナログ変換器（ＤＡＣ）８０に供給される利
得Ａ及び利得Ｂをも受け取る。利得Ａ及び利得Ｂはプロ
グラム可能な値であって良い。第１のディジタル・アナ
ログ変換器７８及び第２のディジタル・アナログ変換器
８０が、夫々の信号を受け取り、それをディジタル領域
からアナログ領域に変換する。第１のディジタル・アナ
ログ変換器７８及び第２のディジタル・アナログ変換器
８０の出力が、マルチプレクサ７６に対する入力として
供給される。

【００２７】マルチプレクサ（ＭＵＸ）７６が選択回路
として動作し、比較器７２から供給される比較信号によ
って制御される。マルチプレクサ７６が、比較信号によ
って判定される通りに、マルチプレクサ７６の出力に利
得Ａ又は利得Ｂの何れか一方が供給されるように選択す
る。比較信号が、整流読取信号が閾値信号より大きいこ
とを示す時、利得Ａがマルチプレクサ７６の出力に供給
される。逆に、整流利得信号が閾値信号より小さい時、
利得Ｂがマルチプレクサ７６の出力に供給される。

【００２８】利得Ａ及び利得Ｂは、後に説明するよう
に、最終的にはオフセット信号が乗算される利得信号で
ある。信号の値は同等であって良いが、一般的には互い
に或る比で供給される。

【００２９】乗算器回路８２は、マルチプレクサ７６の
出力及び加算器回路７４のオフセット信号を受け取る。
乗算器８４は、これら二つの信号を乗算して、誤差信号
を発生する。その後、誤差信号が、付能スイッチ（イネ
ーブル・スイッチ）８４が閉じている時にはいつでも低
域通過フィルタ８６に供給される。付能スイッチ８４が
付能信号によって制御される。典型的には、アナログ読
取信号がヘッダ情報を含んでいる時、付能信号が付能ス
イッチ８４を閉じる。これは、セクタからユーザ・デー
タが供給される前に行われるのが普通である。

【００３０】低域通過フィルタ８６が、付能スイッチ８
４が閉じている時、誤差信号を受け取ってフィルタ作用
にかける。低域通過フィルタ８６がそれに応答して出力
利得信号を発生する。出力利得信号が可変利得増幅器４
０に供給され、アナログ読取信号に対して加えられる利
得又は増幅を制御する。出力利得信号は、乗算器回路８
２から供給された誤差信号の面積積分である。一旦付能
スイッチ８４が開くと、低域通過フィルタ８６は発生さ
れた最後の出力利得信号を維持する。この信号が、アナ
ログ読取信号が読取っているセクタからのユーザ・デー
タを供給する間、可変利得増幅器４０に供給される。

【００３１】低域通過フィルタ８６は、種々の回路素子
のどれを使って構成しても良い。例えば、低域通過フィ
ルタ８６は抵抗及びキャパシタのような受動部品を使っ
て、又は演算増幅器のような能動部品を使って構成する
ことが出来る。一般的に、低域通過フィルタ８６は、出
力利得信号を正確に維持する事が出来るように、電流の
漏れが小さくなる事を保証するように設計される。一般
的に、出力利得信号は、セクタのユーザ・データ部分が
可変利得増幅器４０に供給されている時間全体に亘って
維持される。

【００３２】動作について説明すると、読取制御信号が
付能された時、読取チャンネル１８に於ける読取動作が
開始される。一旦読取制御信号が付能されると、可変利
得増幅器４０が、ヘッダ情報を含むアナログ読取信号を
受け取る。フィルタ４２がアナログ読取信号を受け取
り、この信号をフィルタ作用にかけて、フィルタ処理済
み読取信号６０を発生する。自動利得制御回路４４がフ
ィルタ４２からのフィルタ処理済み読取信号６０を受け
取る。全波整流器７０がこの信号を受け取り、信号を整
流して整流読取信号を発生する。整流読取信号が加算器
回路７４及び比較器７２に供給される。

【００３３】比較器７２が、整流された読取信号が閾値
信号より大きいか小さいかを示す比較信号を発生する。
加算器回路７４が、整流読取信号から閾値信号を減算し
てオフセット信号を発生し、これが乗算器回路８２に供
給される。マルチプレクサ７６は、比較信号によって制
御されて、利得Ａ又は利得Ｂの何れかを乗算器回路８２
に供給する。整流読取信号が閾値信号より大きい時に、
利得Ａ信号が供給され、整流読取信号が閾値信号より小
さい時に、利得Ｂ信号が供給される。乗算器回路８２が
利得Ａ信号又は利得Ｂ信号の値にオフセット信号を乗算
し、誤差信号を発生する。典型的には、誤差信号は、ア
ナログ読取信号がヘッダ情報を供給している時間の間、
低域通過フィルタ８６に供給される。

【００３４】低域通過フィルタ８６が誤差信号を受け取
り、この誤差信号を平均して出力利得信号を発生する。
典型的には、一旦ヘッダ情報がアナログ読取信号から供
給されなくなると、図２に示すように、付能スイッチ８
４が開き、この結果乗算器回路８２と低域通過フィルタ
８６とが切り離される。この時間の間、低域通過フィル
タ８６は依然として、ユーザ・データが供給されている
時のアナログ読取信号を増幅するのに使う為、出力利得
信号を可変利得増幅器４０に供給する。

【００３５】以上の説明から、この発明に従って、前に
述べた利点を満足する出力利得信号を素早く且つ正確に
発生する自動利得制御回路及び方法が提供された事は明
らかである。好ましい実施例を詳しく説明したが、この
実施例に種々の変更、置換を加えることが出来る事を承
知されたい。例えば、自動利得制御回路４４に使う為
に、種々の異なる閾値を用いる事が出来る。一つの閾値
を比較器７２に供給し、異なる又は関連する閾値を加算
器回路７４に供給する事が出来る。更に、自動利得制御
回路４４に供給される多くの信号はプログラム可能な信
号であって良い。更に、図面に示した直結は、二つの装
置が直結では無く、中間の装置を介して単に互いに結合
されているように当業者によって変更することが出来、
それでもこの発明による所望の結果が達成される。変
更、置換のその他の例は、当業者であれば容易に確認す
る事が出来るし、この発明の範囲を逸脱せずに行う事が
出来る。以上の詳しい説明により、この発明を具体的に
図示して説明したが、当業者であれば、特許請求の範囲
によって定められたこの発明の範囲を逸脱せずに、形及
び細部にこの他の種々の変更を加える事が出来る事を承
知されたい。

【００３６】以上の説明に関し、更に以下の項目を開示
する。 （１） 読取信号を受け取って、整流読取信号を発生す
るように作用し得る整流器回路と、前記整流読取信号か
ら閾値信号を減算することによってオフセット信号を発
生するように作用し得る加算器回路と、前記オフセット
信号と利得信号とを乗算して誤差信号を発生するように
作用し得る乗算器回路と、前記誤差信号をフィルタ作用
にかけて、それに応答して出力利得信号を発生するよう
に作用し得るフィルタとを含む自動利得制御回路。

【００３７】（２） 第１項記載の自動利得制御回路に
おいて、更に、前記整流読取信号が前記閾値信号より大
きいか小さいかを表す比較信号を発生するように作用し
得る比較器を有し、前記利得信号は第１の利得信号及び
第２の利得信号を含み、更に、前記比較信号によって決
定された通りに、前記第１の利得信号または前記第２の
利得信号のいずれかを発生するように作用し得る選択回
路を有する自動利得制御回路。

【００３８】（３） 第２項記載の自動利得制御回路に
おいて、前記選択回路は、前記整流読取信号が前記閾値
信号より大きいことを前記比較信号が示す時に、前記第
１の利得信号を発生する自動利得制御回路。 （４） 第２項記載の自動利得制御回路において、前記
選択回路は、前記整流読取信号が前記閾値信号より小さ
いことを前記比較信号が示す時に、前記第２の利得信号
を発生する自動利得制御回路。

【００３９】（５） 第２項記載の自動利得制御回路に
おいて、前記選択回路がマルチプレクサである自動利得
制御回路。 （６） 第２項記載の自動利得制御回路において、更
に、前記第１の利得信号を受け取って、それに応答して
前記第１の利得信号をアナログ信号に変換するように作
用し得る第１のディジタル・アナログ変換器と、前記第
２の利得信号を受け取り、それに応答して前記第２の利
得信号をアナログ信号に変換するように作用し得る第２
のディジタル・アナログ変換器とを有する自動利得制御
回路。

【００４０】（７） 第２項記載の自動利得制御回路に
おいて、前記第１の利得信号及び前記第２の利得信号が
プログラム可能な値である自動利得制御回路。 （８） 第１項記載の自動利得制御回路において、前記
整流器回路が全波整流器である自動利得制御回路。 （９） 第１項記載の自動利得制御回路において、前記
整流器回路が同期整流を行うように作用し得る自動利得
制御回路。

【００４１】（１０） 第１項記載の自動利得制御回路
において、前記加算器回路は、前記閾値信号から前記整
流読取信号を減算することによって、前記オフセット信
号を発生するように作用し得る自動利得制御回路。 （１１） 第１項記載の自動利得制御回路において、前
記読取信号がフィルタ処理済み読取信号である自動利得
制御回路。 （１２） 第１項記載の自動利得制御回路において、前
記閾値信号がプログラム可能な値である自動利得制御回
路。

【００４２】（１３） 連続時間読取信号を受け取っ
て、整流読取信号を発生するように作用し得る整流器回
路と、前記整流読取信号及び閾値信号を受け取って、そ
れに応答して比較信号を発生するように作用し得る比較
器と、前記整流読取信号及び前記閾値信号を受け取り、
該整流読取信号から前記閾値信号を減算してオフセット
信号を発生するように作用し得る加算器回路と、前記オ
フセット信号及び利得信号を乗算して誤差信号を発生す
るように作用し得る乗算器回路と、前記誤差信号をフィ
ルタ作用にかけて、それに応答して出力利得信号を発生
するように作用し得るフィルタとを有する自動利得制御
回路。

【００４３】（１４） 第１３項記載の自動利得制御回
路において、前記利得信号が第１の利得信号及び第２の
利得信号を含み、更に、前記比較信号によって制御され
た通りに、前記第１の利得信号または前記第２の利得信
号のいずれか一方を発生するように作用し得る選択回路
を有する自動利得制御回路。 （１５） 第１４項記載の自動利得制御回路において、
前記整流読取信号が前記閾値信号より大きいことを前記
比較信号が示す時、前記選択回路が前記第１の利得信号
を発生する自動利得制御回路。

【００４４】（１６） 第１４項記載の自動利得制御回
路において、前記整流読取信号が前記閾値信号より小さ
いことを前記比較信号が示す時、前記選択回路が前記第
２の利得信号を発生する自動利得制御回路。 （１７） 第１４項記載の自動利得制御回路において、
前記第１の利得信号を受け取り、それに応答して該第１
の利得信号をアナログ信号に変換する第１のディジタル
・アナログ変換器と、前記第２の利得信号を受け取り、
それに応答して該第２の利得信号をアナログ信号に変換
する第２のディジタル・アナログ変換器とを有する自動
利得制御回路。

【００４５】（１８） 出力利得信号を発生する方法に
おいて、読取信号を受け取り、整流読取信号を発生し、
閾値信号と前記整流読取信号との間の差であるオフセッ
ト信号を発生し、該オフセット信号と利得信号とを乗算
することによって誤差信号を発生し、前記誤差信号をフ
ィルタ作用にかけて出力利得信号を発生するステップを
含む方法。

【００４６】（１９） 第１８項記載の方法において、
更に、前記整流読取信号が前記閾値信号より大きいか小
さいかを示す比較信号を発生し、該比較信号に応答し
て、第１の利得信号又は第２の利得信号のいずれか一方
として前記利得信号を発生するステップを含む方法。 （２０） 第１８項記載の方法において、前記読取信号
が連続時間読取信号である方法。

【００４７】（２１） 出力利得信号を発生する自動利
得制御回路４４を説明した。自動利得制御回路４４は全
波整流器７０、加算器回路７４、乗算器回路８２及び低
域通過フィルタ８６を含む。全波整流器７０が連続時間
読取信号を受け取り、整流読取信号を発生し、それが加
算器回路７４に供給される。加算器回路７４は、整流読
取信号と閾値信号との間の差をとって、オフセット信号
を発生する。オフセット信号が乗算器回路８２に供給さ
れ、乗算器回路がオフセット信号に第１の利得信号又は
第２の利得信号のような利得信号を乗算して誤差信号を
発生する。マルチプレクサ７６のような選択回路を設け
て、乗算器回路８２に対して第１の利得信号又は第２の
利得信号のどちらを供給するかを決定する事が出来る。
マルチプレクサ７６は、整流読取信号が閾値信号より上
であるか下であるかを示す信号を発生する比較器７２に
よって制御することが出来る。低域通過フィルタ８６が
誤差信号を受け取り、自動利得制御回路４４の出力利得
信号を発生する。

【図面の簡単な説明】

【図１】ディスク・ドライブ大量記憶装置の読取チャン
ネルを示すブロック図

【図２】読取チャンネルの自動利得制御回路の回路図

【符号の説明】

４４ 自動利得制御回路 ７０ 全波整流器 ７４ 加算器回路 ８２ 乗算器回路 ８６ 低域通過フィルタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 読取信号を受け取って、整流読取信号を
   発生するように作用し得る整流器回路と、 前記整流読取信号から閾値信号を減算することによって
   オフセット信号を発生するように作用し得る加算器回路
   と、 前記オフセット信号と利得信号とを乗算して誤差信号を
   発生するように作用し得る乗算器回路と、 前記誤差信号をフィルタ作用にかけて、それに応答して
   出力利得信号を発生するように作用し得るフィルタとを
   含む自動利得制御回路。
2. 【請求項２】 出力利得信号を発生する方法において、 読取信号を受け取り、 整流読取信号を発生し、 閾値信号と前記整流読取信号との間の差であるオフセッ
   ト信号を発生し、 該オフセット信号と利得信号とを乗算することによって
   誤差信号を発生し、 前記誤差信号をフィルタ作用にかけて出力利得信号を発
   生するステップを含む方法。