KR970077975A - 자동 이득 제어 회로 및 방법 - Google Patents
자동 이득 제어 회로 및 방법 Download PDFInfo
- Publication number
- KR970077975A KR970077975A KR1019970020020A KR19970020020A KR970077975A KR 970077975 A KR970077975 A KR 970077975A KR 1019970020020 A KR1019970020020 A KR 1019970020020A KR 19970020020 A KR19970020020 A KR 19970020020A KR 970077975 A KR970077975 A KR 970077975A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- gain
- operable
- control circuit
- circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 6
- 238000001914 filtration Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
자동 이득 제어회로(44)는 출력 이득 신호 발생을 제공한다. 자동 이득 제어회로(44)는 전파 정류기(70), 승산회로(82), 및 저역 필터(86)를 포함한다. 전파 정류기(70)는 연속-시간 판독 신호를 수신하여 가산회로(74)에 제공되는 정류된 판독 신호를 발생한다. 가산회로(74)는 정류된 판독 신호와 임계 신호 사이의 차이로써 오프셋 신호를 발생한다. 오프셋 신호는 에러 신호를 발생하기 위해 오프셋 신호를 제 1 이득 신호 혹은 제 2 이득 신호와 같은 이득 신호와 승산하는 승산회로(82)에 제공된다. 멀티플렉서(76)와 같은 선택회로는 승산회로(82)에 제 1 이득 신호와 제 2 이득 신호 중의 어느 하나를 제공하는지에 대해 판정하도록 제공될 것이다. 멀티플렉서(76)는 정류된 판독 신호가 임계 신호 혹은 값 이상인지 이하인지를 표시하는 신호를 발생하는 비교기(72)에 의해 제어될 것이다. 저역 필터(86)는 에러 신호를 수신하여 자동 이득 제어회로(44)의 출력 이득 신호를 발생한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 판독 채널의 자동 이득 제어회로를 도시한 도면.
Claims (20)
- 자동 이득 제어회로에 있어서, 판독 신호를 수신하여 정류된 판독 신호를 발생하도록 동작 가능한 정류기회로 ; 상기 정류된 판독 신호로부터 임계 신호를 감산하는 것에 의해 오프셋(offset) 신호를 발생하도록 동작 가능한 가산회로, 에러 신호를 발생하기 위해 상기 오프셋 신호와 이득 신호를 승산하도록 동작 가능한 승산회로, 및 상기 에러 신호를 필터링하여 응답에서 출력 이득 신호를 제공하도록 동작 가능한 필터를 포함하는 자동 이득 제어회로.
- 제 1 항에 있어서, 상기 이득 신호는 제 1 이득 신호 및 제 2 이득 신호를 포함하고, 상기 정류된 판독 신호가 임계 신호보다 큰지 혹은 작은지를 표시하는 비교 신호를 발생하도록 동작 가능한 비교기, 및 상기 비교 신호에 의해 판정된 바로서 상기 제 1 이득 신호와 상기 제 2 이득 신호 중의 하나를 제공하도록 동작 가능한 선택회로를 더 포함하는 자동 이득 제어회로.
- 제 2 항에 있어서, 상기 선택회로는 상기 비교 신호가 상기 임계 신호보다 상기 정류된 판독 신호가 더 큰 것을 표시할 때 상기 제 1 이득 신호를 제공하는 것을 특징으로 하는 자동 이득 제어회로.
- 제 2 항에 있어서, 상기 선택회로는 상기 비교 신호가 상기 임계 신호보다 상기 정류된 판독 신호가 더 작은 것을 표시할 때 상기 제 2 이득 신호를 제공하는 것을 특징으로 하는 자동 이득 제어회로.
- 제 2 항에 있어서, 상기 선택회로는 멀티플렉서(multiplexer)인 것을 특징으로 하는 자동 이득 제어회로.
- 제 2 항에 있어서, 상기 제 1 이득 신호를 수신하여 응답하여 상기 제 1 이득 신호를 아날로그 신호로 변환하도록 동작 가능한 제 1 디지탈-아날로그 변환기, 상기 제 2 이득 신호를 수신하여 응답에서 상기 제 2 이득 신호를 아날로그 신호로 변환하도록 동작 가능한 제 2 디지탈-아날로그 변환기를 더 포함하는 것을 특징으로 하는 자동 이득 제어회로.
- 제 2 항에 있어서, 상기 제 1 이득 신호 및 상기 제 2 이득 신호는 프로그램 가능한 값들인 것을 특징으로 하는 자동 이득 제어회로.
- 제 1 항에 있어서, 상기 정류회로는 전파 정류기인 것을 특징으로 하는 자동 이득 제어회로.
- 제 1 항에 있어서, 상기 정류회로는 동기 정류를 제공하도록 동작 가능한 것을 특징으로 하는 자동 이득 제어회로.
- 제 1 항에 있어서, 상기 가산회로는 상기 임계 신호로부터 상기 정류된 판독 신호를 감산하는 것에 의해 오프셋 신호를 발생하도록 동작 가능한 것을 특징으로 하는 자동 이득 제어회로.
- 제 1 항에 있어서, 상기 판독 신호는 필터링된 판독 신호인 것을 특징으로 하는 자동 이득 제어회로.
- 제 1 항에 있어서, 상기 임계 신호는 프로그램 가능한 값인 것을 특징으로 하는 자동 이득 제어회로.
- 자동 이득 제어회로에 있어서, 연속-시간 판독 신호를 수신하여 정류된 판독 신호를 발생하도록 동작 가능한 정류회로, 상기 정류된 판독 신호와 임계 신호를 수신하여 응답에서 비교 신호를 제공하도록 동작 가능한 비교기, 상기 정류된 판독 신호와 임계 신호를 수신하여 오프셋 신호를 발생하기 위해 상기 정류된 판독 신호로부터 상기 임계 신호를 감산하도록 동작 가능한 가산회로, 에러 신호를 발생하기 위해 상기 오프셋 신호와 이득 신호를 승산하도록 동작 가능한 승산회로, 및 상기 에러 신호를 필터링하여 응답에서 출력 이득 신호를 제공하도록 동작 가능한 필터를 포함하는 자동 이득 제어회로.
- 제 13 항에 있어서, 상기 이득 신호는 제 1 이득 신호 및 제 2 이득 신호를 포함하고, 상기 비교 신호에 의해 제어된 바로서 상기 제 1 이득 신호와 제 2 이득 신호 중의 하나를 제공하도록 동작 가능한 선택회로를 더 포함하는 것을 특징으로 하는 자동 이득 제어회로.
- 제 14 항에 있어서, 상기 선택회로는 상기 비교 신호가 상기 임계 신호보다 상기 정류된 판독 신호가 더 큰 것을 표시할 때 상기 제 1 이득 신호를 제공하는 것을 특징으로 하는 자동 이득 제어회로.
- 제 14 항에 있어서, 상기 선택회로는 상기 비교 신호가 상기 임계 신호보다 상기 정류된 판독 신호가 더 작은 것을 표시할 때 상기 제 2 이득 신호를 제공하는 것을 특징으로 하는 자동 이득 제어회로.
- 제 14 항에 있어서, 상기 제 1 이득 신호를 수신하여 응답에서 상기 제 1 이득 신호를 아날로그 신호로 변환하도록 동작 가능한 제 1 디지탈-아날로그 변환기, 상기 제 2 이득 신호를 수신하여 응답에서 상기 제 2 이득 신호를 아날로그 신호로 변환하도록 동작 가능한 제 2 디지탈-아날로그 변환기를 더 포함하는 자동 이득 제어회로.
- 출력 이득 신호 발생 방법에 있어서, 판독 신호를 수신하는 단계, 정류된 판독 신호를 발생하는 단계, 임계 신호와 상기 정류된 판독 신호 사이의 차이인 오프셋 신호를 발생하는 단계, 상기 오프셋 신호와 이득 신호를 승산하는 것에 의해 에러 신호를 발생하는 단계, 및 출력 이득 신호를 발생하도록 상기 에러 신호를 필터링하는 단계를 포함하는 출력 이득 신호 발생 방법.
- 제 18 항에 있어서, 상기 정류된 판독 신호가 상기 임계 신호보다 큰지 혹은 작은 지를 표시하는 비교 신호를 발생하는 단계, 및 상기 비교 신호에 응답하여 제 1 이득 신호와 제 2 이득 신호 중의 하나로서 상기 이득 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 출력 이득 신호 발생 방법.
- 제 18 항에 있어서, 상기 판독 신호는 연속-시간 판독 신호인 것을 특징으로 하는 출력 이득 신호 발생 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1815696P | 1996-05-22 | 1996-05-22 | |
| US60/018,156 | 1996-05-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970077975A true KR970077975A (ko) | 1997-12-12 |
Family
ID=21786547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970020020A KR970077975A (ko) | 1996-05-22 | 1997-05-22 | 자동 이득 제어 회로 및 방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH1055622A (ko) |
| KR (1) | KR970077975A (ko) |
| SG (1) | SG47222A1 (ko) |
| TW (1) | TW401656B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922947B1 (ko) | 2006-03-30 | 2009-10-23 | 삼성전자주식회사 | 무선통신 시스템의 수신기에서 이득 제어 방법 및 장치 |
| DE102007045309A1 (de) * | 2007-09-21 | 2009-04-09 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Leistungsregelung und Verstärkeranordnung |
-
1997
- 1997-04-25 SG SG1997001306A patent/SG47222A1/en unknown
- 1997-05-22 JP JP9132356A patent/JPH1055622A/ja active Pending
- 1997-05-22 KR KR1019970020020A patent/KR970077975A/ko not_active Application Discontinuation
- 1997-06-06 TW TW086107126A patent/TW401656B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG47222A1 (en) | 1998-03-20 |
| TW401656B (en) | 2000-08-11 |
| JPH1055622A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1126865A (en) | Programmable digital tone detector | |
| JPS5410813A (en) | Tester for electronic controller of automobile | |
| TW430778B (en) | Voice converter with extraction and modification of attribute data | |
| JPS5715586A (en) | Code modulator for video signal | |
| US6011963A (en) | Received signal strength detecting circuit | |
| JPS55102972A (en) | Removal unit for noise of picture | |
| CA2153373A1 (en) | Signal Oscillator, FM Modulation Circuit Using the Same, and FM Modulation Method | |
| JPS57184381A (en) | Video signal processor | |
| KR970077975A (ko) | 자동 이득 제어 회로 및 방법 | |
| EP0794638A3 (en) | Differential detection receiver | |
| CA2190686A1 (en) | Method of determining parameters of a pitch synthesis filter in a speech coder, and speech coder implementing such method | |
| KR860000753A (ko) | 신호 변환 장치 및 그 방법 | |
| JPS6314529B2 (ko) | ||
| GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
| JPS5639647A (en) | Multiplex demodulating circuit | |
| EP0138547A2 (en) | Spectral emphasis and de-emphasis circuits | |
| KR970077974A (ko) | 자동 이득 제어 회로 및 전 이득 재시동을 위한 방법 | |
| JP2910614B2 (ja) | Ａｇｃ用レベル検出回路 | |
| KR950002393A (ko) | 티브이의 노이즈 제거장치 | |
| JPS5642453A (en) | Level converter | |
| JPS6449912A (en) | Synchronous digital converting device | |
| SU886303A1 (ru) | Устройство дл многоканального приема дискретных сигналов | |
| JPS56108966A (en) | Reactive power detector | |
| JPS56119978A (en) | Pcm recorder | |
| JPS57157372A (en) | Operation error correcting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |