JP3072155B2 - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JP3072155B2 JP3072155B2 JP3220625A JP22062591A JP3072155B2 JP 3072155 B2 JP3072155 B2 JP 3072155B2 JP 3220625 A JP3220625 A JP 3220625A JP 22062591 A JP22062591 A JP 22062591A JP 3072155 B2 JP3072155 B2 JP 3072155B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- gaas
- semiconductor laser
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は分子線エピタキシャル成
長法を用いて半導体レーザ素子を製造する方法に関す
る。
長法を用いて半導体レーザ素子を製造する方法に関す
る。
【０００２】
【従来の技術】一般に，分子線エピタキシャル成長法(M
BE法)を用いて，AlGaAs/GaAs系の半導体レーザ素子を製
造する場合，AlGaAs成長層の表面ホモロジーおよび光学
結晶性は基板温度に強く依存することが知られている。
また，高い基板温度でAlGaAs層を成長させると，Gaが再
蒸発するので，成長層の厚さおよび混晶比を精度よく制
御するのが困難であることも知られている。
BE法)を用いて，AlGaAs/GaAs系の半導体レーザ素子を製
造する場合，AlGaAs成長層の表面ホモロジーおよび光学
結晶性は基板温度に強く依存することが知られている。
また，高い基板温度でAlGaAs層を成長させると，Gaが再
蒸発するので，成長層の厚さおよび混晶比を精度よく制
御するのが困難であることも知られている。
【０００３】図４に従来の代表的なAlGaAs/GaAs系の半
導体レーザ素子を示す。この半導体レーザ素子は，MBE
法を用いて，n-GaAs基板上20に，Siドープn-GaAsバッフ
ァ層21，Siドープn-AlxGa1-xAs第１クラッド層22，ノン
ドープAlyGa1-yAs活性層24，Beドープp-AlxGa1-xAs第２
クラッド層26，およびBeドープp-GaAsキャップ層27を連
続的に成長させることにより作製される。このとき，基
板温度は結晶成長工程を通じて一定に保持される。（な
お，基板20の裏面に形成されたn側電極と，キャップ層2
7の表面に形成されたp側電極とについては，これらの図
示が省略されている）。
導体レーザ素子を示す。この半導体レーザ素子は，MBE
法を用いて，n-GaAs基板上20に，Siドープn-GaAsバッフ
ァ層21，Siドープn-AlxGa1-xAs第１クラッド層22，ノン
ドープAlyGa1-yAs活性層24，Beドープp-AlxGa1-xAs第２
クラッド層26，およびBeドープp-GaAsキャップ層27を連
続的に成長させることにより作製される。このとき，基
板温度は結晶成長工程を通じて一定に保持される。（な
お，基板20の裏面に形成されたn側電極と，キャップ層2
7の表面に形成されたp側電極とについては，これらの図
示が省略されている）。
【０００４】
【発明が解決しようとする課題】比較的低い基板温度で
成長を行った場合には，各半導体層の厚さおよび混晶比
を制御することは容易である。しかし，光学的結晶性の
良好なクラッド層および活性層が得られないので，半導
体レーザ素子の光学的および電気的特性が劣化する。
成長を行った場合には，各半導体層の厚さおよび混晶比
を制御することは容易である。しかし，光学的結晶性の
良好なクラッド層および活性層が得られないので，半導
体レーザ素子の光学的および電気的特性が劣化する。
【０００５】これに対し，Gaの再蒸発が生じるほどの高
い基板温度で成長を行った場合には，クラッド層と活性
層との界面は平坦になり，光学的結晶性に優れたクラッ
ド層および活性層が得られる。しかし，活性層における
Gaの再蒸発速度はクラッド層におけるGaの再蒸発速度よ
り非常に大きいので，活性層の厚さおよび混晶比を制御
するのが極めて困難である。
い基板温度で成長を行った場合には，クラッド層と活性
層との界面は平坦になり，光学的結晶性に優れたクラッ
ド層および活性層が得られる。しかし，活性層における
Gaの再蒸発速度はクラッド層におけるGaの再蒸発速度よ
り非常に大きいので，活性層の厚さおよび混晶比を制御
するのが極めて困難である。
【０００６】本発明は，上記従来の問題点を解決するも
のであり，その目的とするところは，活性層の厚さおよ
び混晶比を容易に制御し，しかも界面が平坦で，かつ光
学的結晶性に優れたクラッド層および活性層を得ること
により，光学的および電気的特性に優れた半導体レーザ
素子を製造する方法を提供することにある。
のであり，その目的とするところは，活性層の厚さおよ
び混晶比を容易に制御し，しかも界面が平坦で，かつ光
学的結晶性に優れたクラッド層および活性層を得ること
により，光学的および電気的特性に優れた半導体レーザ
素子を製造する方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の製造方法は，分
子線エピタキシャル成長法を用いて半導体レーザ素子を
製造する方法であって，比較的高い基板温度でGaAs基板
上方にAlxGa1-xAs下部第１クラッド層を成長させる工程
と，基板温度を低下させながら，AlxGa1-xAs下部第１ク
ラッド層上にGaAs薄層を成長させる工程と，比較的低い
基板温度でGaAs薄層上にAlxGa1-xAs上部第１クラッド
層，AlyGa1-yAs活性層およびAlxGa1-xAs下部第２クラッ
ド層を順次成長させる工程と，基板温度を上昇させなが
ら，AlxGa1 -xAs下部第２クラッド層上にGaAs薄層を成長
させる工程と，比較的高い基板温度でGaAs薄層上にAlxG
a1-xAs上部第２クラッド層を成長させる工程とを包含す
ることにより，上記目的が達成される。
子線エピタキシャル成長法を用いて半導体レーザ素子を
製造する方法であって，比較的高い基板温度でGaAs基板
上方にAlxGa1-xAs下部第１クラッド層を成長させる工程
と，基板温度を低下させながら，AlxGa1-xAs下部第１ク
ラッド層上にGaAs薄層を成長させる工程と，比較的低い
基板温度でGaAs薄層上にAlxGa1-xAs上部第１クラッド
層，AlyGa1-yAs活性層およびAlxGa1-xAs下部第２クラッ
ド層を順次成長させる工程と，基板温度を上昇させなが
ら，AlxGa1 -xAs下部第２クラッド層上にGaAs薄層を成長
させる工程と，比較的高い基板温度でGaAs薄層上にAlxG
a1-xAs上部第２クラッド層を成長させる工程とを包含す
ることにより，上記目的が達成される。
【０００８】このように，本発明の製造方法は，第１お
よび第２のAlxGa1-xAsクラッド層中に挿入されたGaAs薄
層を成長させる際に，基板温度を上下させることによ
り，AlyGa1-yAs活性層を比較的低い基板温度で成長させ
ることを特徴としている。
よび第２のAlxGa1-xAsクラッド層中に挿入されたGaAs薄
層を成長させる際に，基板温度を上下させることによ
り，AlyGa1-yAs活性層を比較的低い基板温度で成長させ
ることを特徴としている。
【０００９】本発明において，「比較的高い基板温度」
とは，好ましくは，Gaの再蒸発が多い約740〜760℃の範
囲内の温度を意味し，また，「比較的低い基板温度」と
は，好ましくは，Gaの再蒸発が少ない約700〜720℃の範
囲内の温度を意味する。ただし，例えば活性層の厚さが
薄い場合には，比較的低温で成長させても成長層の表面
ホモロジーおよび光学的結晶性は良好であるので，「比
較的低い基板温度」は，上記の温度範囲に限定されるこ
とはない。
とは，好ましくは，Gaの再蒸発が多い約740〜760℃の範
囲内の温度を意味し，また，「比較的低い基板温度」と
は，好ましくは，Gaの再蒸発が少ない約700〜720℃の範
囲内の温度を意味する。ただし，例えば活性層の厚さが
薄い場合には，比較的低温で成長させても成長層の表面
ホモロジーおよび光学的結晶性は良好であるので，「比
較的低い基板温度」は，上記の温度範囲に限定されるこ
とはない。
【００１０】なお，ダブルヘテロ構造において，光導波
路を構成して光を効率よく活性層内に閉じ込めるには，
屈折率はクラッド層より活性層の方が大きくなければな
らないので，活性層の禁制帯幅はクラッド層のそれより
小さい必要がある。それゆえ，クラッド層のAl混晶比x
と，活性層のAl混晶比yとは，x＞yの条件を満足しなけ
ればならない。しかし，これらAl混晶比の具体的な数値
は，所望のレーザ発振波長を考慮して適宜選択され得
る。
路を構成して光を効率よく活性層内に閉じ込めるには，
屈折率はクラッド層より活性層の方が大きくなければな
らないので，活性層の禁制帯幅はクラッド層のそれより
小さい必要がある。それゆえ，クラッド層のAl混晶比x
と，活性層のAl混晶比yとは，x＞yの条件を満足しなけ
ればならない。しかし，これらAl混晶比の具体的な数値
は，所望のレーザ発振波長を考慮して適宜選択され得
る。
【００１１】
【作用】本発明の製造方法では，AlxGa1-xAsクラッド層
にGaAs薄層を挿入して基板温度を上下させながら成長さ
せるので，Gaの再蒸発を抑制しながら，AlyGa1-yAs活性
層を比較的低温で成長させることができる。それゆえ，
AlyGa1-yAs活性層の厚さおよび混晶比を精度よく設定し
得るので，レーザ発振波長の制御が容易になる。また，
AlyGa1-yAs活性層とAlxGa1-xAsクラッド層との界面が平
坦であると同時に，光学的結晶性が良好になるので，得
られた半導体レーザ素子の光学的および電気的特性が向
上する。
にGaAs薄層を挿入して基板温度を上下させながら成長さ
せるので，Gaの再蒸発を抑制しながら，AlyGa1-yAs活性
層を比較的低温で成長させることができる。それゆえ，
AlyGa1-yAs活性層の厚さおよび混晶比を精度よく設定し
得るので，レーザ発振波長の制御が容易になる。また，
AlyGa1-yAs活性層とAlxGa1-xAsクラッド層との界面が平
坦であると同時に，光学的結晶性が良好になるので，得
られた半導体レーザ素子の光学的および電気的特性が向
上する。
【００１２】
【実施例】以下に，本発明の実施例について説明する。
【００１３】図１に本実施例のAlGaAs/GaAs系半導体レ
ーザ素子の概略構造を示す。この半導体レーザ素子は以
下のようにして作製される。なお，MBE法による各半導
体層の成長には，III族蒸発源としてのGaセルおよびAl
セル，V族蒸発源としてのAsセル，n型不純物としてのSn
セルまたはSiセル，p型不純物としてのBeセルが収納さ
れたMBE装置を用いる。
ーザ素子の概略構造を示す。この半導体レーザ素子は以
下のようにして作製される。なお，MBE法による各半導
体層の成長には，III族蒸発源としてのGaセルおよびAl
セル，V族蒸発源としてのAsセル，n型不純物としてのSn
セルまたはSiセル，p型不純物としてのBeセルが収納さ
れたMBE装置を用いる。
【００１４】まず，図２に示すように，Gaセル，Asセル
およびSiセルのシャッターを開けて，基板温度600℃に
て，n-GaAs基板10上に，Siドープn-GaAsバッファ層11を
適当な厚さまで成長させる。次いで，基板温度をGaの再
蒸発量が多い740〜760℃の比較的高温にした後，Alセル
のシャッターを開けて，バッファ層11上に，Siドープn-
AlxGa1-xAs下部第１クラッド層121（厚さ700〜800nm）
を成長させる。
およびSiセルのシャッターを開けて，基板温度600℃に
て，n-GaAs基板10上に，Siドープn-GaAsバッファ層11を
適当な厚さまで成長させる。次いで，基板温度をGaの再
蒸発量が多い740〜760℃の比較的高温にした後，Alセル
のシャッターを開けて，バッファ層11上に，Siドープn-
AlxGa1-xAs下部第１クラッド層121（厚さ700〜800nm）
を成長させる。
【００１５】引き続いて，Alセルのシャッターを閉じ
て，基板温度をGaの再蒸発量が少ない700〜720℃の比較
的低温に低下させながら，下部第１クラッド層121上
に，Siドープn-GaAs薄層13を成長させる。Siドープn-Ga
As薄層13の厚さは量子効果を示すほど充分に薄く設定さ
れる。また，Siドープn-GaAs薄層13の禁制帯幅は，以下
に述べる活性層14と同じかまたはそれ以上の禁制帯幅と
なるように設定される。
て，基板温度をGaの再蒸発量が少ない700〜720℃の比較
的低温に低下させながら，下部第１クラッド層121上
に，Siドープn-GaAs薄層13を成長させる。Siドープn-Ga
As薄層13の厚さは量子効果を示すほど充分に薄く設定さ
れる。また，Siドープn-GaAs薄層13の禁制帯幅は，以下
に述べる活性層14と同じかまたはそれ以上の禁制帯幅と
なるように設定される。
【００１６】そして，Alセルの温度を700〜720℃の範囲
内で調整し，Siドープn-AlxGa1-xAs下部第１クラッド層
121と同じAl混晶比のAlGaAs層が得られるようにした
後，図３に示すように，Alセルのシャッターを開けて，
基板温度700〜720℃にて，薄層13上に，Siドープn-AlxG
a1-xAs上部第１クラッド層122（厚さ200〜300nm）を成
長させる。さらに，Siセルのシャッターを閉じて，上部
第１クラッド層122上に，ノンドープAlyGa1-yAs活性層1
4（厚さ80〜100nm）を成長させた後，Beセルのシャッタ
ーを開けて，活性層14上に，Beドープp-AlxGa1-xAs下部
第２クラッド層161（厚さ200〜300nm）を成長させる。
内で調整し，Siドープn-AlxGa1-xAs下部第１クラッド層
121と同じAl混晶比のAlGaAs層が得られるようにした
後，図３に示すように，Alセルのシャッターを開けて，
基板温度700〜720℃にて，薄層13上に，Siドープn-AlxG
a1-xAs上部第１クラッド層122（厚さ200〜300nm）を成
長させる。さらに，Siセルのシャッターを閉じて，上部
第１クラッド層122上に，ノンドープAlyGa1-yAs活性層1
4（厚さ80〜100nm）を成長させた後，Beセルのシャッタ
ーを開けて，活性層14上に，Beドープp-AlxGa1-xAs下部
第２クラッド層161（厚さ200〜300nm）を成長させる。
【００１７】引き続いて，図１に示すように，Alセルの
シャッターを閉じ，基板温度をGaの再蒸発量が多い740
〜760℃の比較的高温に上昇させながら，下部第２クラ
ッド層161上に，Beドープp-GaAs薄層15を成長させる。B
eドープp-GaAs薄層15の厚さは量子効果を示すほど充分
に薄く設定される。また，Beドープp-GaAs薄層15の禁制
帯幅は，上記の活性層14と同じかまたはそれ以上の禁制
帯幅となるように設定される。
シャッターを閉じ，基板温度をGaの再蒸発量が多い740
〜760℃の比較的高温に上昇させながら，下部第２クラ
ッド層161上に，Beドープp-GaAs薄層15を成長させる。B
eドープp-GaAs薄層15の厚さは量子効果を示すほど充分
に薄く設定される。また，Beドープp-GaAs薄層15の禁制
帯幅は，上記の活性層14と同じかまたはそれ以上の禁制
帯幅となるように設定される。
【００１８】さらに，Alセルの温度を740〜760℃の範囲
内で調整し，Beドープp-AlxGa1-xAs下部第２クラッド層
161と同じAl混晶比のAlGaAs層が得られるようにした
後，Alセルのシャッターを開けて，基板温度740〜760℃
にて，薄層15上に，Beドープp-AlxGa1-xAs上部第２クラ
ッド層162（厚さ700〜800nm）を成長させる。次いで，A
lセルのシャッターを閉じて，基板温度600℃にて，上部
第２クラッド層162上に，Beドープp-GaAsキャップ層17
（厚さ１〜1.5μm）を成長させる。
内で調整し，Beドープp-AlxGa1-xAs下部第２クラッド層
161と同じAl混晶比のAlGaAs層が得られるようにした
後，Alセルのシャッターを開けて，基板温度740〜760℃
にて，薄層15上に，Beドープp-AlxGa1-xAs上部第２クラ
ッド層162（厚さ700〜800nm）を成長させる。次いで，A
lセルのシャッターを閉じて，基板温度600℃にて，上部
第２クラッド層162上に，Beドープp-GaAsキャップ層17
（厚さ１〜1.5μm）を成長させる。
【００１９】最後に，基板10の裏面にはn側電極（図示
せず）を形成し，キャップ層17の表面にはp側電極（図
示せず）を形成することにより，図１に示すような半導
体レーザ素子が得られる。
せず）を形成し，キャップ層17の表面にはp側電極（図
示せず）を形成することにより，図１に示すような半導
体レーザ素子が得られる。
【００２０】なお，上記実施例では，下部第１クラッド
層121および上部第２クラッド層162は比較的高温（740
〜760℃）で形成されるのに対し，上部第１クラッド層1
22，活性層14および下部第２クラッド層161は比較的低
温（700〜720℃）で形成されている。しかし，上部第１
クラッド層122，活性層14および下部第２クラッド層161
の厚さが薄い（例えば，200〜300nm）場合には，成長温
度が比較的低温であっても成長層の表面ホモロジーおよ
び光学的結晶性は良好であるので，活性層14を上記の成
長温度より高い温度で成長させても，得られた半導体レ
ーザ素子の光学的および電気的特性を損なうことはな
い。
層121および上部第２クラッド層162は比較的高温（740
〜760℃）で形成されるのに対し，上部第１クラッド層1
22，活性層14および下部第２クラッド層161は比較的低
温（700〜720℃）で形成されている。しかし，上部第１
クラッド層122，活性層14および下部第２クラッド層161
の厚さが薄い（例えば，200〜300nm）場合には，成長温
度が比較的低温であっても成長層の表面ホモロジーおよ
び光学的結晶性は良好であるので，活性層14を上記の成
長温度より高い温度で成長させても，得られた半導体レ
ーザ素子の光学的および電気的特性を損なうことはな
い。
【００２１】また，上記実施例では，ブロードエリア型
の半導体レーザ素子について説明したが，本発明の製造
方法は種々のストライプ構造およびレーザ構造を有する
半導体レーザ素子に適用することができる。
の半導体レーザ素子について説明したが，本発明の製造
方法は種々のストライプ構造およびレーザ構造を有する
半導体レーザ素子に適用することができる。
【００２２】
【発明の効果】本発明の製造方法によれば，活性層の層
厚制御性が向上し，レーザ発振波長の制御が容易な半導
体レーザ素子が得られる。さらに，活性層とクラッド層
との界面が平坦であるだけでなく，両層の光学的結晶性
が良好であるので，光学的および電気的特性に優れた半
導体レーザ素子が得られる。
厚制御性が向上し，レーザ発振波長の制御が容易な半導
体レーザ素子が得られる。さらに，活性層とクラッド層
との界面が平坦であるだけでなく，両層の光学的結晶性
が良好であるので，光学的および電気的特性に優れた半
導体レーザ素子が得られる。
【図１】本発明の一実施例である半導体レーザ素子の概
略構造を示す断面図である。
略構造を示す断面図である。
【図２】図１の半導体レーザ素子の製造工程のうち第１
クラッド層に挿入されるGaAs薄層の成長段階までを示す
断面図である。
クラッド層に挿入されるGaAs薄層の成長段階までを示す
断面図である。
【図３】図１の半導体レーザ素子の製造工程のうち下部
第２クラッド層の成長段階までを示す断面図である。
第２クラッド層の成長段階までを示す断面図である。
【図４】従来の半導体レーザ素子の概略構造を示す断面
図である。
図である。
10，20 n-GaAs基板 11，21 n-GaAsバッファ層 13 n-GaAs薄層 14，24 AlyGa1-yAs活性層 15 p-GaAs薄層 17，27 p-GaAsキャップ層 22 n-AlxGa1-xAs第１クラッド層 26 p-AlxGa1-xAs第２クラッド層 121 n-AlxGa1-xAs下部第１クラッド層 122 n-AlxGa1-xAs上部第１クラッド層 161 p-AlxGa1-xAs下部第２クラッド層 162 p-AlxGa1-xAs上部第２クラッド層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 雅文 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 須山 尚宏 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 松井 完益 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (56)参考文献 特開 平４−118920（ＪＰ，Ａ) 特開 平２−146787（ＪＰ，Ａ) 特開 昭63−42114（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/30 - 5/40 H01L 21/203
Claims (1)
- 【請求項１】 分子線エピタキシャル成長法を用いて半
導体レーザ素子を製造する方法であって，比較的高い基
板温度でGaAs基板上方にAlxGa1-xAs下部第１クラッド層
を成長させる工程と，基板温度を低下させながら，AlxG
a1-xAs下部第１クラッド層上にGaAs薄層を成長させる工
程と，比較的低い基板温度でGaAs薄層上にAlxGa1-xAs上
部第１クラッド層，AlyGa1-yAs活性層およびAlxGa1-xAs
下部第２クラッド層を順次成長させる工程と，基板温度
を上昇させながら，AlxGa1-xAs下部第２クラッド層上に
GaAs薄層を成長させる工程と，比較的高い基板温度でGa
As薄層上にAlxGa1-xAs上部第２クラッド層を成長させる
工程とを包含する，半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220625A JP3072155B2 (ja) | 1991-08-30 | 1991-08-30 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220625A JP3072155B2 (ja) | 1991-08-30 | 1991-08-30 | 半導体レーザ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563306A JPH0563306A (ja) | 1993-03-12 |
| JP3072155B2 true JP3072155B2 (ja) | 2000-07-31 |
Family
ID=16753909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3220625A Expired - Fee Related JP3072155B2 (ja) | 1991-08-30 | 1991-08-30 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072155B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500784B (zh) * | 2013-09-26 | 2016-07-27 | 厦门乾照光电股份有限公司 | 一种近红外发光二极管的外延结构、生长工艺及芯片工艺 |
-
1991
- 1991-08-30 JP JP3220625A patent/JP3072155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563306A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418476B2 (ja) | ||
| US7435660B2 (en) | Migration enhanced epitaxy fabrication of active regions having quantum wells | |
| JP2544378B2 (ja) | 光半導体装置 | |
| JP2724827B2 (ja) | 赤外発光素子 | |
| JPH01264286A (ja) | 半導体量子井戸レーザ | |
| JPH0529713A (ja) | 半導体レーザ素子 | |
| JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
| JP3072155B2 (ja) | 半導体レーザ素子の製造方法 | |
| DE69330845T2 (de) | Methoden für das Wachstum von Verbindungshalbleiterschichten | |
| JPS6298690A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPH1117284A (ja) | 半導体レーザ素子 | |
| JPH0541560A (ja) | 半導体レーザ素子 | |
| JPH07106698A (ja) | 半導体発光素子 | |
| JP3067877B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0467353B2 (ja) | ||
| JPH11126945A (ja) | 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法 | |
| JP2005159152A (ja) | Ｉｉｉ−ｖ族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 | |
| JPH0587157B2 (ja) | ||
| JPH0141269B2 (ja) | ||
| JPH06204599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0812928B2 (ja) | 半導体変調ドープ構造 | |
| JPH05267168A (ja) | 半導体装置の製造方法 | |
| JPH06275915A (ja) | 半導体レーザ素子 | |
| JP2005191499A (ja) | 化合物半導体、化合物半導体結晶、並びに前記化合物半導体及び化合物半導体結晶を用いた半導体デバイス及び半導体レーザ | |
| JPH08288587A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000424 |
|
| LAPS | Cancellation because of no payment of annual fees |