JP3067388B2 - Pulse generator - Google Patents
Pulse generatorInfo
- Publication number
- JP3067388B2 JP3067388B2 JP4127197A JP12719792A JP3067388B2 JP 3067388 B2 JP3067388 B2 JP 3067388B2 JP 4127197 A JP4127197 A JP 4127197A JP 12719792 A JP12719792 A JP 12719792A JP 3067388 B2 JP3067388 B2 JP 3067388B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- pulse generator
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、パルス発生器に関し、
特に大きな出力振幅で動作させても立ち上がり及び立ち
下がり時間の短いパルス発生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse generator,
In particular, the present invention relates to a pulse generator having a short rise and fall time even when operated at a large output amplitude.
【０００２】[0002]
【従来の技術】従来のパルス発生器ではカレントスイッ
チ回路の一方のトランジスタのコレクタが抵抗を介して
基準電圧源に接続され、このカレントスイッチ回路に差
動信号を供給し、定電流源の出力電流が２つのトランジ
スタを交互に流れるようにることにより、この抵抗にお
ける電圧降下値を振幅とするパルス信号が発生する。2. Description of the Related Art In a conventional pulse generator, a collector of one transistor of a current switch circuit is connected to a reference voltage source via a resistor, a differential signal is supplied to the current switch circuit, and an output current of a constant current source is output. Is caused to alternately flow through the two transistors, thereby generating a pulse signal having the amplitude of the voltage drop value at the resistor.
【０００３】図２はこのような従来のパルス発生器の一
例を示す回路図である。。図２において１及び２はトラ
ンジスタ、３は出力電流が”Ｊ１”である定電流源、４
は抵抗値が”Ｒ１”である抵抗、５は差動信号源、６は
出力電圧が”ＶH” である基準電圧源である。ここで、
トランジスタ１及び２、定電流源３はカレントスイッチ
回路を構成しており、また、５０はトランジスタ１及び
２、定電流源３、抵抗４から成るパルス発生器、１００
は出力パルス信号である。FIG. 2 is a circuit diagram showing an example of such a conventional pulse generator. . In FIG. 2, 1 and 2 are transistors, 3 is a constant current source whose output current is “J1”, 4
Is a resistor having a resistance value of “R1”, 5 is a differential signal source, and 6 is an output voltage of “V H ”. Is a reference voltage source. here,
The transistors 1 and 2 and the constant current source 3 constitute a current switch circuit, and 50 is a pulse generator composed of the transistors 1 and 2, the constant current source 3 and the resistor 4.
Is an output pulse signal.
【０００４】差動信号源５の出力端の一端はトランジス
タ１のベースに、他端はトランジスタ２のベースにそれ
ぞれ接続される。トランジスタ１のコレクタは正電圧
源”Ｖ CC”に接続され、トランジスタ１のエミッタはト
ランジスタ２のエミッタと接続されると共に定電流源３
を介して負電圧源”ＶEE”に接続される。トランジスタ
２のコレクタは抵抗４を介して基準電圧源６の一端に接
続され、基準電圧源６の他端は接地される。One end of the output terminal of the differential signal source 5 is connected to a transistor.
To the base of transistor 1 and the other end to the base of transistor 2.
Connected respectively. Transistor 1 collector has positive voltage
Source "V" CCAnd the emitter of transistor 1 is
A constant current source 3 connected to the emitter of the transistor 2
Through the negative voltage source "VEEConnected to the transistor
2 is connected to one end of a reference voltage source 6 via a resistor 4.
The other end of the reference voltage source 6 is grounded.
【０００５】図２に示すパルス発生器の従来例におい
て、差動信号源５の出力によりトランジスタ１のベース
電圧がトランジスタ２のベース電圧よりも大きくなれ
ば、定電流源３の出力電流”Ｊ１”は全てトランジスタ
１を流れ、トランジスタ２には電流が流れない。この結
果、出力パルス信号１００には基準電圧源６の出力電圧
である”ＶH” がそのまま出力される。In the conventional pulse generator shown in FIG. 2, if the base voltage of the transistor 1 becomes larger than the base voltage of the transistor 2 due to the output of the differential signal source 5, the output current "J1" of the constant current source 3 is obtained. All flow through transistor 1 and no current flows through transistor 2. As a result, the output pulse signal 100 has the output voltage “V H ” of the reference voltage source 6. Is output as is.
【０００６】一方、差動信号源５の出力によりトランジ
スタ１のベース電圧がトランジスタ２のベース電圧より
も小さくなれば、定電流源３の出力電流”Ｊ１”は全て
トランジスタ２を流れ、トランジスタ１には電流が流れ
ない。この結果、抵抗４に電流”Ｊ１”が流れることと
なり、出力パルス信号１００には基準電圧源６の出力電
圧”ＶH” から抵抗４における電圧降下分”Ｒ１×Ｊ
１”を引いた値が出力される。On the other hand, if the base voltage of the transistor 1 becomes smaller than the base voltage of the transistor 2 due to the output of the differential signal source 5, all the output current “J1” of the constant current source 3 flows through the transistor 2, and No current flows. As a result, the current “J1” flows through the resistor 4, and the output pulse signal 100 includes a voltage drop “R1 × J” at the resistor 4 from the output voltage “V H ” of the reference voltage source 6.
The value obtained by subtracting 1 "is output.
【０００７】従って、差動信号源５の出力を変化させ、
定電流源３の出力電流”Ｊ１”がトランジスタ１及び２
を交互に流れるようにすれば、振幅が”Ｒ１×Ｊ１”で
ある方形波が出力される。Therefore, the output of the differential signal source 5 is changed,
The output current “J1” of the constant current source 3 is the transistors 1 and 2
Are output alternately, a square wave having an amplitude of “R1 × J1” is output.
【０００８】[0008]
【発明が解決しようとする課題】しかし、トランジスタ
のコレクタには図２中”イ”に示すような寄生容量”Ｃ
CS”が存在するため、実際には出力パルス信号１００の
立ち上がり時間及び立ち下がり時間は、寄生容量”
ＣCS”と抵抗”Ｒ１”の積に比例し、振幅が１０％から
９０％に立ち上がる時間”ｔr” 、若しくは９０％から
１０％に立ち下がる時間”ｔf” は以下の式に示すよう
になる。 ｔr＝ｔf＝２.２・ＣCS・Ｒ１ (1) ここで出力振幅を”ΔＶ”とすれば前述のように、 ΔＶ＝Ｒ１・Ｊ１ (2) となり、式（２）を変形して式（１）に代入すれば、 ｔr＝ｔf＝２.２・ＣCS・ΔＶ／Ｊ１ (3) となる。SUMMARY OF THE INVENTION However, transistors
2 has a parasitic capacitance "C" as shown in FIG.
CS”Actually exists in the output pulse signal 100.
Rise time and fall time are determined by parasitic capacitance
CCSIs proportional to the product of "R1" and the amplitude from 10%
Time to rise to 90% "tr”Or from 90%
Time "t" to fall to 10%f”Is as shown in the following equation
become. tr= Tf= 2.2 · CCSR1 (1) Here, assuming that the output amplitude is “ΔV”, as described above, ΔV = R1 · J1 (2). By transforming equation (2) and substituting it into equation (1), tr= Tf= 2.2 · CCSΔV / J1 (3)
【０００９】式（３）より、立ち上がり時間”ｔr” 及
び立ち下がり時間”ｔf” は出力振幅”ΔＶ”に比例
し、大きな出力振幅を得るパルス発生器においては立ち
上がり時間”ｔr” 及び立ち下がり時間”ｔf” が大き
くなってしまうという問題がある。従って本発明の目的
は、大きな出力振幅のパルスを出力しても立ち上がり時
間及び立ち下がり時間が短縮でき、小さな出力振幅では
さらに立ち上がり時間及び立ち下がり時間が短くなるパ
ルス発生器を実現することにある。From equation (3), the rise time "t r " and the fall time "t f " are proportional to the output amplitude "ΔV", and the rise time "t r " and the rise time "t r " There is a problem that the fall time “t f ” increases. Therefore, an object of the present invention is to realize a pulse generator that can reduce a rise time and a fall time even when a pulse having a large output amplitude is output, and further reduce a rise time and a fall time with a small output amplitude. .
【００１０】このような目的を達成するために、本発明
では、第１のカレントスイッチ回路の一対のトランジス
タを第１の差動信号に基づき交互に動作させ、前記第１
のカレントスイッチ回路の一方のトランジスタのコレク
タと基準電圧源との間に接続された第１の抵抗に電流を
流して、前記第１の抵抗における電圧降下値を振幅とす
るパルス信号を発生させる第１のパルス発生器と、前記
第１のパルス発生器の前記パルス信号の電圧を１倍して
出力するバッファアンプと、第２のカレントスイッチ回
路の一対のトランジスタを前記第１の差動信号に同期し
た第２の差動信号に基づき交互に動作させ、前記第２の
カレントスイッチ回路の一方のトランジスタのコレクタ
と前記バッファアンプの出力端子との間に接続された第
２の抵抗に電流を流して、前記第１のパルス発生器のパ
ルス信号の振幅に前記第２の抵抗における電圧降下値を
加算した振幅のパルス信号を発生させる第２のパルス発
生器とを備えたことを特徴とするものである。In order to achieve the above object, according to the present invention, a pair of transistors of a first current switch circuit are operated alternately based on a first differential signal, and the first current switch circuit operates in the first current switch circuit.
A current is caused to flow through a first resistor connected between the collector of one of the transistors of the current switch circuit and the reference voltage source to generate a pulse signal having an amplitude of a voltage drop value at the first resistor. A first pulse generator, a buffer amplifier for doubling the voltage of the pulse signal of the first pulse generator and outputting the same, and a pair of transistors of a second current switch circuit for converting the first differential signal to the first differential signal. Sync
The second current switch circuit is operated alternately based on the second differential signal, and a current flows through a second resistor connected between the collector of one transistor of the second current switch circuit and the output terminal of the buffer amplifier. And a second pulse generator for generating a pulse signal having an amplitude obtained by adding a voltage drop value of the second resistor to the amplitude of the pulse signal of the first pulse generator. is there.
【００１１】[0011]
【作用】２つのパルス発生器の出力を加算することによ
り、電圧降下に用いる抵抗の抵抗値を小さくすることが
でき、立ち上がり時間及び立ち下がり時間が短縮でき
る。By adding the outputs of the two pulse generators, the resistance value of the resistor used for the voltage drop can be reduced, and the rise time and the fall time can be reduced.
【００１２】[0012]
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係るパルス発生器の一例を示す構成回路
図である。ここで、１から３、５、６は図２と同一符号
を付してある。図１において４ａは抵抗値が”Ｒ２”で
ある抵抗、７はバッファアンプ、８及び９はトランジス
タ、１０は出力電流が”Ｊ２”である定電流源、１１は
抵抗値が”Ｒ３”である抵抗、１２は差動信号源、１０
０ａは出力パルス信号である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.
FIG. 1 is a configuration circuit diagram showing an example of a pulse generator according to the present invention. Here, 1 to 3, 5, and 6 are denoted by the same reference numerals as in FIG. In FIG. 1, 4a is a resistor having a resistance value of "R2", 7 is a buffer amplifier, 8 and 9 are transistors, 10 is a constant current source having an output current of "J2", and 11 is a resistance value of "R3". Resistor, 12 is a differential signal source, 10
0a is an output pulse signal.
【００１３】トランジスタ１及び２、定電流源３、抵抗
４ａ、差動信号源５、基準電圧源６の接続は図２の場合
と同様である。また、差動信号源１２の出力端の一端は
トランジスタ８のベースに、他端はトランジスタ９のベ
ースにそれぞれ接続される。トランジスタ８のコレクタ
は正電圧源”ＶCC”に接続され、トランジスタ８のエミ
ッタはトランジスタ９のエミッタと接続されると共に定
電流源１０を介して負電圧源”ＶEE”に接続される。ト
ランジスタ９のコレクタは抵抗１１を介してバッファア
ンプ７の出力端子に接続され、バッファアンプ７の入力
端子はトランジスタ２のコレクタと抵抗４ａの接続点に
接続される。トランジスタ８及び９、定電流源１０はカ
レントスイッチ回路を構成しており、さらに、１から４
ａと８から１１は従来のパルス発生器５０ａ及び５０ｂ
をそれぞれ構成しており、また、１から４ａ及び７から
１１は本発明に係るパルス発生装置５１を構成してい
る。The connections among the transistors 1 and 2, the constant current source 3, the resistor 4a, the differential signal source 5, and the reference voltage source 6 are the same as in FIG. One end of the output terminal of the differential signal source 12 is connected to the base of the transistor 8, and the other end is connected to the base of the transistor 9. The collector of the transistor 8 is connected to the positive voltage source “V CC ”, the emitter of the transistor 8 is connected to the emitter of the transistor 9 and to the negative voltage source “V EE ” via the constant current source 10. The collector of the transistor 9 is connected to the output terminal of the buffer amplifier 7 via the resistor 11, and the input terminal of the buffer amplifier 7 is connected to the connection point between the collector of the transistor 2 and the resistor 4a. The transistors 8 and 9 and the constant current source 10 constitute a current switch circuit.
a and 8 to 11 are conventional pulse generators 50a and 50b.
And 1 to 4a and 7 to 11 constitute a pulse generator 51 according to the present invention.
【００１４】図１に示す実施例の動作を説明する。従来
のパルス発生器５０ａ及び５０ｂの動作については前述
の通りである。ここで、差動信号源５及び１２を同期し
て動作させることにより、トランジスタ１のベース電圧
がトランジスタ２のベース電圧よりも、トランジスタ８
のベース電圧がトランジスタ９のベース電圧よりもそれ
ぞれ大きくなれば、定電流源３の出力電流”Ｊ１”は全
てトランジスタ１を流れ、定電流源１０の出力電流”Ｊ
２”は全てトランジスタ８を流れ、トランジスタ２及び
９には電流が流れない。この結果、バッファアンプ７の
出力電圧には基準電圧源６の出力電圧である”ＶH” が
そのまま出力され、さらに出力パルス信号１００ａには
バッファアンプ７の出力電圧、即ち、基準電圧源６の出
力電圧である”ＶH” がそのまま出力される。The operation of the embodiment shown in FIG. 1 will be described. The operation of the conventional pulse generators 50a and 50b is as described above. Here, by operating the differential signal sources 5 and 12 in synchronization, the base voltage of the transistor 1 becomes higher than the base voltage of the transistor 2 by the transistor 8.
Is higher than the base voltage of the transistor 9, all the output current "J1" of the constant current source 3 flows through the transistor 1, and the output current "J1" of the constant current source 10
2 "flows through the transistor 8 and no current flows through the transistors 2 and 9. As a result, the output voltage of the buffer amplifier 7 is" V H "which is the output voltage of the reference voltage source 6. Is output as it is, and the output voltage of the buffer amplifier 7, that is, “V H ” which is the output voltage of the reference voltage source 6 is added to the output pulse signal 100 a. Is output as is.
【００１５】一方、差動信号源５及び１２の出力によ
り、トランジスタ１のベース電圧がトランジスタ２のベ
ース電圧よりも、トランジスタ８のベース電圧がトラン
ジスタ９のベース電圧よりもそれぞれ小さくなれば、定
電流源３の出力電流”Ｊ１”は全てトランジスタ２を流
れ、定電流源１０の出力電流”Ｊ２”は全てトランジス
タ９を流れ、トランジスタ１及び８には電流が流れな
い。この結果、抵抗４ａ及び１１に電流”Ｊ１”及び”
Ｊ２”がそれぞれ流れることとなり、バッファアンプ７
の出力電圧には基準電圧源６の出力電圧”ＶH” から抵
抗４ａにおける電圧降下分”Ｒ２×Ｊ１”を引いた値が
出力され、さらに出力パルス信号１００ａにはバッファ
アンプ７の出力電圧から抵抗１１における電圧降下分”
Ｒ３×Ｊ２”を引いた値、即ち、基準電圧源６の出力電
圧”ＶH” から抵抗４ａ及び１１における電圧降下分”
Ｒ２×Ｊ１”及び”Ｒ３×Ｊ２”を引いた値が出力され
る。On the other hand, if the base voltage of the transistor 1 becomes smaller than the base voltage of the transistor 2 and the base voltage of the transistor 8 becomes smaller than the base voltage of the transistor 9 by the outputs of the differential signal sources 5 and 12, the constant current All the output current “J1” of the source 3 flows through the transistor 2, the output current “J2” of the constant current source 10 entirely flows through the transistor 9, and no current flows through the transistors 1 and 8. As a result, the currents "J1" and "J" are applied to the resistors 4a and 11 respectively.
J2 "flows, and the buffer amplifier 7
The output voltage is output minus the voltage drop "R2 × J1" in the resistor 4a from the output voltage "V H" of the reference voltage source 6, and more output pulse signal 100a from the output voltage of the buffer amplifier 7 Voltage drop at resistor 11 "
R3 × J2 ″, that is, the voltage drop at the resistors 4a and 11 from the output voltage “V H ” of the reference voltage source 6 ”
A value obtained by subtracting “R2 × J1” and “R3 × J2” is output.
【００１６】従って、差動信号源５及び１２の出力を変
化させることにより振幅が”Ｒ２×Ｊ１＋Ｒ３×Ｊ２”
である方形波が出力される。Accordingly, by changing the outputs of the differential signal sources 5 and 12, the amplitude becomes “R2 × J1 + R3 × J2”.
Is output.
【００１７】ここで、”Ｊ１＝Ｊ２”とし、図２に示し
た従来例と同一の出力振幅”Ｒ１×Ｊ１”となるように
抵抗４ａ及び１１を設定する。本実施例の出力振幅”Δ
Ｖ1”は、 ΔＶ1 ＝ＶH−Ｒ２×Ｊ１−Ｒ３×Ｊ２ ＝ＶH−（Ｒ２＋Ｒ３）×Ｊ１ (4) であるから、式（４）の第２項を従来例の出力振幅”Ｒ
１×Ｊ１”と等しくするには、例えば、 Ｒ２＝Ｒ３＝Ｒ１／２ (5) とすればよい。Here, it is assumed that "J1 = J2", and the resistors 4a and 11 are set so as to have the same output amplitude "R1 × J1" as the conventional example shown in FIG. The output amplitude “Δ” of the present embodiment
V 1 ”is ΔV 1 = V H −R 2 × J 1 −R 3 × J 2 = V H − (R 2 + R 3) × J 1 (4) Therefore, the second term of the expression (4) is calculated by using the output amplitude“ R ”of the conventional example.
To make it equal to 1 × J1 ″, for example, R2 = R3 = R1 / 2 (5).
【００１８】この時、図１中”イ”及び”ロ”に示すト
ランジスタ２及び９のコレクタの寄生容量”ＣCS”は変
わらないので、前述の式（１）の要領でパルス発生器５
０ａの立ち上がり時間”ｔra”及び立ち下がり時間”ｔ
fa”を求めると、 ｔra＝ｔfa＝２.２・ＣCS・Ｒ１／２ ＝１.１・ＣCS・Ｒ１ (6) と従来例の半分の時間となる。また、バッファアンプ７
の出力電圧を一定にしておけば、パルス発生器５０ｂの
立ち上がり時間”ｔrb”及び立ち下がり時間”ｔ fb”も
同様に従来例の半分の時間となる。At this time, the signals indicated by "a" and "b" in FIG.
The parasitic capacitance “C” of the collectors of the transistors 2 and 9CS"Is strange
Since it is not known, the pulse generator 5
0a rise time "t"ra"And fall time" t
fa”, Tra= Tfa= 2.2 · CCS· R1 / 2 = 1.1 · CCSR1 (6), which is half the time of the conventional example. The buffer amplifier 7
If the output voltage of the pulse generator 50b is kept constant,
Rise time "t"rb"And fall time" t fb"Also
Similarly, the time is half that of the conventional example.
【００１９】パルス発生器５０ａ及び５０ｂを組み合わ
せたパルス発生装置５１の立ち上がり時間”ｔrc”及び
立ち下がり時間”ｔfc”は、 ｔrc＝ｔfc＝３.０８・ＣCS・Ｒ２ ＝３.０８・ＣCS・Ｒ３ (7) であり、”Ｒ２”及び”Ｒ３”は”Ｒ１”の１／２であ
るから、 ｔrc＝ｔfc＝３.０８・ＣCS・Ｒ１／２ ＝１.５４・ＣCS・Ｒ１ (8) となる。この結果、従来例である式（１）と比較して立
ち上がり時間及び立ち下がり時間を約３０％程度短縮す
ることができる。The rise time “t rc ” and the fall time “t fc ” of the pulse generator 51 combining the pulse generators 50 a and 50 b are t rc = t fc = 3.08 · C CS · R 2 = 3. 08 · C CS · a R3 (7), "R2" and "R3" because is 1/2 of "R1", t rc = t fc = 3.08 · C CS · R1 / 2 = 1. 54 · C CS · R1 (8) As a result, the rise time and the fall time can be reduced by about 30% as compared with the conventional example (1).
【００２０】なお、前述の説明においては”Ｒ２＝Ｒ３
＝Ｒ１／２”及び”Ｊ１＝Ｊ２”と仮定したが、例え
ば”Ｒ２＝２／３・Ｒ１”及び”、”Ｒ３＝Ｒ１／３”
と設定してもよい。また、パルス発生器５０ａ及び５０
ｂを一つだけ使用することによって小振幅で立ち上がり
時間及び立ち下がり時間が従来例の１／２であるパルス
発生器としても用いることが可能である。In the above description, "R2 = R3
= R1 / 2 "and" J1 = J2 ". For example," R2 = 2 / 3.R1 "and" R3 = R1 / 3 "
May be set. In addition, the pulse generators 50a and 50
By using only one b, it is possible to use it as a pulse generator having a small amplitude and a rising time and a falling time which are half those of the conventional example.
【００２１】[0021]
【発明の効果】以上説明したことら明らかなように、本
発明によれば次のような効果がある。２つのパルス発生
器の出力を加算することにより、大きな出力振幅のパル
スを出力しても立ち上がり時間及び立ち下がり時間が短
縮でき、小さな出力振幅ではさらに立ち上がり時間及び
立ち下がり時間が短くなるパルス発生器を実現できる。As apparent from the above description, the present invention has the following effects. By adding the outputs of the two pulse generators, the rise time and the fall time can be reduced even if a pulse with a large output amplitude is output, and the rise time and the fall time are further reduced with a small output amplitude. Can be realized.
【図１】本発明に係るパルス発生器の一例を示す構成回
路図である。FIG. 1 is a configuration circuit diagram showing an example of a pulse generator according to the present invention.
【図２】従来のパルス発生器の一例を示す回路図であ
る。FIG. 2 is a circuit diagram showing an example of a conventional pulse generator.
１，２，８，９ トランジスタ ３，１０ 定電流源 ４，４ａ，１１ 抵抗 ５，１２ 差動信号源 ６ 基準電圧源 ７ バッファアンプ ５０，５０ａ，５０ｂ パルス発生器 ５１ パルス発生装置 １００，１００ａ 出力パルス信号 1, 2, 8, 9 Transistor 3, 10 Constant current source 4, 4a, 11 Resistor 5, 12 Differential signal source 6 Reference voltage source 7 Buffer amplifier 50, 50a, 50b Pulse generator 51 Pulse generator 100, 100a Output Pulse signal
Claims (1)
ンジスタを第１の差動信号に基づき交互に動作させ、前
記第１のカレントスイッチ回路の一方のトランジスタの
コレクタと基準電圧源との間に接続された第１の抵抗に
電流を流して、前記第１の抵抗における電圧降下値を振
幅とするパルス信号を発生させる第１のパルス発生器
と、 前記第１のパルス発生器の前記パルス信号の電圧を１倍
して出力するバッファアンプと、 第２のカレントスイッチ回路の一対のトランジスタを前
記第１の差動信号に同期した第２の差動信号に基づき交
互に動作させ、前記第２のカレントスイッチ回路の一方
のトランジスタのコレクタと前記バッファアンプの出力
端子との間に接続された第２の抵抗に電流を流して、前
記第１のパルス発生器のパルス信号の振幅に前記第２の
抵抗における電圧降下値を加算した振幅のパルス信号を
発生させる第２のパルス発生器とを備えたことを特徴と
するパルス発生装置。A pair of transistors of a first current switch circuit are operated alternately based on a first differential signal, and a pair of transistors of the first current switch circuit is connected between a collector of one transistor of the first current switch circuit and a reference voltage source. A first pulse generator for causing a current to flow through the connected first resistor to generate a pulse signal having an amplitude equal to a voltage drop value of the first resistor; and the pulse signal of the first pulse generator. before a buffer amplifier for 1x and outputs the voltage, a pair of transistors of the second current switching circuit
The second current switch circuit is alternately operated based on a second differential signal synchronized with the first differential signal, and is connected between a collector of one transistor of the second current switch circuit and an output terminal of the buffer amplifier. A second pulse generator that supplies a current to the second resistor to generate a pulse signal having an amplitude obtained by adding the voltage drop value of the second resistor to the amplitude of the pulse signal of the first pulse generator. A pulse generator, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127197A JP3067388B2 (en) | 1992-05-20 | 1992-05-20 | Pulse generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127197A JP3067388B2 (en) | 1992-05-20 | 1992-05-20 | Pulse generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327420A JPH05327420A (en) | 1993-12-10 |
| JP3067388B2 true JP3067388B2 (en) | 2000-07-17 |
Family
ID=14954107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4127197A Expired - Fee Related JP3067388B2 (en) | 1992-05-20 | 1992-05-20 | Pulse generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067388B2 (en) |
-
1992
- 1992-05-20 JP JP4127197A patent/JP3067388B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327420A (en) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067388B2 (en) | Pulse generator | |
| US5084632A (en) | Asymmetrical signal generator circuit | |
| JPH0720205B2 (en) | Sync separation circuit | |
| KR920007353A (en) | Phase detector | |
| JP2699610B2 (en) | Synchronous signal separation circuit | |
| JPH09149287A (en) | Vertical synchronizing signal separation circuit and display device with this | |
| JPH11205095A (en) | Voltage control oscillation circuit | |
| JP3454642B2 (en) | Signal selection output circuit | |
| JP2933443B2 (en) | Positive and negative waveform separation circuit | |
| JP3291741B2 (en) | Gain control device | |
| KR970068481A (en) | Jamming Sawtooth Generator for Deflection Device | |
| JP2581388B2 (en) | Data inversion circuit | |
| JPS60263508A (en) | Trapezoidal wave generator | |
| JPS58225718A (en) | Vertical sawtooth wave generator | |
| JPS58121814A (en) | Amplitude limit circuit | |
| KR970024921A (en) | Video signal comparison detection circuit | |
| JP3108207B2 (en) | Synchronous signal separation circuit | |
| JP2003283279A (en) | Limiter circuit and saw-tooth generator having the same | |
| JPH09116399A (en) | Comparator circuit | |
| JPH01314014A (en) | Delay circuit | |
| JPH05315934A (en) | Bipolar data signal generator | |
| JPH04310017A (en) | Switching circuit | |
| JPS62126705A (en) | Voltage/current conversion circuit | |
| JPH0964698A (en) | Oscillator | |
| JPS62108613A (en) | Triangle wave generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |