JPH0964698A - Oscillator - Google Patents
OscillatorInfo
- Publication number
- JPH0964698A JPH0964698A JP7211807A JP21180795A JPH0964698A JP H0964698 A JPH0964698 A JP H0964698A JP 7211807 A JP7211807 A JP 7211807A JP 21180795 A JP21180795 A JP 21180795A JP H0964698 A JPH0964698 A JP H0964698A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- differential amplifier
- signal
- current source
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、外部装置と同期を
図ることができる発振器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillator that can be synchronized with an external device.
【0002】[0002]
【従来の技術】従来の発振器を図3に示す。図におい
て、1は差動増幅器、2は第1のバッファで、差動増幅
器1の−側の出力端子からの信号を差動増幅器1の−側
の入力端子に入力する。3は第2のバッファで、差動増
幅器1の+側の出力端子からの信号を入力する。4は鋸
波発生回路で、第2のバッファ3からの信号により充放
電を行い、充放電により鋸波を発生し、鋸波を差動増幅
器1の+側の入力端子に入力する。2. Description of the Related Art A conventional oscillator is shown in FIG. In the figure, reference numeral 1 is a differential amplifier, and 2 is a first buffer, which inputs a signal from a negative output terminal of the differential amplifier 1 to a negative input terminal of the differential amplifier 1. A second buffer 3 receives a signal from the + side output terminal of the differential amplifier 1. A sawtooth wave generation circuit 4 charges and discharges a signal from the second buffer 3, generates a sawtooth wave by charging and discharging, and inputs the sawtooth wave to the + side input terminal of the differential amplifier 1.
【0003】そして、差動増幅器1は、電源Vccとグラ
ンドの電源間に、抵抗R1,R2,NPNトランジスタ
Q1,Q2,電流源I1から構成される。NPNトラン
ジスタQ1は、ベースが+側の入力端子となり、コレク
タが−側の出力端子となる。そして、コレクタが抵抗R
1に接続し、エミッタが電流源I1に接続する。NPN
トランジスタQ2は、ベースが−側の入力端子となり、
コレクタが+側の出力端子となる。そして、コレクタが
抵抗R2に接続し、エミッタが電流源I1に接続する。The differential amplifier 1 is composed of resistors R1, R2, NPN transistors Q1 and Q2, and a current source I1 between a power source Vcc and a ground power source. The NPN transistor Q1 has a base as a + side input terminal and a collector as a − side output terminal. And the collector is a resistor R
1 and the emitter is connected to the current source I1. NPN
The base of the transistor Q2 serves as the negative (-) side input terminal,
The collector serves as the + output terminal. The collector is connected to the resistor R2 and the emitter is connected to the current source I1.
【0004】バッファ2は、電源Vccとグランドの電源
間に、NPNトランジスタQ3のエミッタ,抵抗R3,
電流源I2を直列に接続し構成する。抵抗R1とNPN
トランジスタQ1のコレクタとの接続点がNPNトラン
ジスタQ3のベースに接続される。抵抗R3と電流源I
2との接続点は、NPNトランジスタQ2のベースに接
続する。The buffer 2 includes an emitter of an NPN transistor Q3, a resistor R3, and a resistor R3 between a power source Vcc and a ground power source.
A current source I2 is connected in series to form a configuration. Resistor R1 and NPN
The connection point of the collector of the transistor Q1 is connected to the base of the NPN transistor Q3. Resistor R3 and current source I
The connection point with 2 is connected to the base of the NPN transistor Q2.
【0005】バッファ3は、電源Vccとグランドの電源
間に、NPNトランジスタQ4のエミッタ,抵抗R4,
電流源I3が直列に接続し構成する。抵抗R2とNPN
トランジスタQ2のコレクタとの接続点がNPNトラン
ジスタQ4のベースに接続される。The buffer 3 includes an emitter of the NPN transistor Q4, a resistor R4, and a resistor R4 between the power source Vcc and the ground power source.
A current source I3 is connected in series to form a configuration. Resistor R2 and NPN
The connection point between the collector of the transistor Q2 and the base of the NPN transistor Q4.
【0006】鋸波発生回路4は、電源Vccとグランドの
電源間に、電流源I4とコンデンサC1とが直列に接続
され、コンデンサC1と並列にNPNトランジスタQ5
が設けられる。抵抗R4と電流源I3との接続点がNP
NトランジスタQ5のベースに接続される。電流源I4
とコンデンサC1との接続点はNPNトランジスタQ1
のベースに接続する。In the sawtooth wave generating circuit 4, a current source I4 and a capacitor C1 are connected in series between a power source Vcc and a ground power source, and an NPN transistor Q5 is connected in parallel with the capacitor C1.
Is provided. The connection point between the resistor R4 and the current source I3 is NP
Connected to the base of N transistor Q5. Current source I4
The connection point between the capacitor and the capacitor C1 is the NPN transistor Q1.
Connect to the base of.
【0007】このような装置の動作を以下に説明する。
ここでは、電源の電圧値,電流源の電流値や抵抗の抵抗
値は、電流源や抵抗に付された記号と同じ記号を用い
る。また、トランジスタQiのベース・エミッタ間電圧
を“Vbei”とする。初期状態がコンデンサC1の端子
間電圧“0V”,NPNトランジスタQ1はオフ状態,
NPNトランジスタQ2はオン状態,NPNトランジス
タQ5はオフ状態とする。The operation of such a device will be described below.
Here, for the voltage value of the power supply, the current value of the current source, and the resistance value of the resistor, the same symbols as those used for the current source and the resistor are used. Further, the base-emitter voltage of the transistor Qi is set to "Vbei". In the initial state, the voltage between the terminals of the capacitor C1 is “0V”, the NPN transistor Q1 is in the off state,
The NPN transistor Q2 is turned on and the NPN transistor Q5 is turned off.
【0008】NPNトランジスタQ2がオフ状態である
ので、NPNトランジスタQ4,Q5ともオフ状態で、
コンデンサC1が電流源I4により充電される。そし
て、NPNトランジスタQ1のベース電圧がNPNトラ
ンジスタQ2のベース電圧“Vcc−(Vbe3+I2・R
3)”を越えると、NPNトランジスタQ1はオン状
態,NPNトランジスタQ2はオフ状態となる。これと
同時に、NPNトランジスタQ2のベース電圧は“Vcc
−(I1・R1+Vbe3+I2・R3)”に下がる。N
PNトランジスタQ2がオン状態になったので、コンデ
ンサC1の放電が始まり、コンデンサC1の端子電圧が
“Vcc−(I1・R1+Vbe3+I2・R3)”まで下
がる。これにより、NPNトランジスタQ1はオフ状
態,NPNトランジスタQ2はオン状態,NPNトラン
ジスタQ5はオフ状態となり、再び、コンデンサC1の
充電が始まる。このようにして、コンデンサC1の端子
電圧により、鋸波を発生させる。Since the NPN transistor Q2 is off, both NPN transistors Q4 and Q5 are off.
The capacitor C1 is charged by the current source I4. The base voltage of the NPN transistor Q1 is equal to the base voltage of the NPN transistor Q2 "Vcc- (Vbe3 + I2.R).
3) ", the NPN transistor Q1 is turned on and the NPN transistor Q2 is turned off. At the same time, the base voltage of the NPN transistor Q2 is" Vcc ".
-(I1 · R1 + Vbe3 + I2 · R3) ”.
Since the PN transistor Q2 is turned on, the discharge of the capacitor C1 starts, and the terminal voltage of the capacitor C1 drops to "Vcc- (I1.R1 + Vbe3 + I2.R3)". As a result, the NPN transistor Q1 is turned off, the NPN transistor Q2 is turned on, the NPN transistor Q5 is turned off, and the charging of the capacitor C1 is started again. In this way, a sawtooth wave is generated by the terminal voltage of the capacitor C1.
【0009】[0009]
【発明が解決しようとする課題】しかし、このような構
成では、外部装置からの同期信号と鋸波との同期をかけ
ることができないという問題点があった。However, in such a structure, there is a problem in that the synchronization signal from the external device and the sawtooth wave cannot be synchronized.
【0010】そこで、本発明の目的は、外部装置の同期
信号と同期を図ることができる発振器を実現することに
ある。Therefore, an object of the present invention is to realize an oscillator capable of synchronizing with a synchronizing signal of an external device.
【0011】[0011]
【課題を解決するための手段】本発明は、差動増幅器
と、この差動増幅器の−側の出力端子からの信号を差動
増幅器の−側の入力端子に入力する第1のバッファと、
前記差動増幅器の+側の出力端子からの信号を入力する
第2のバッファと、この第2のバッファからの信号によ
り充放電を行い、充放電により鋸波を発生し、鋸波を前
記差動増幅器の+側の入力端子に入力する鋸波発生回路
と、を有する発振器において、前記差動増幅器が出力す
る信号と同様の値の同期信号を前記第1のバッファある
いは前記第2のバッファに入力することにより、同期信
号と同期した鋸波を発生することを特徴とするものであ
る。According to the present invention, there is provided a differential amplifier, and a first buffer for inputting a signal from a negative output terminal of the differential amplifier to a negative input terminal of the differential amplifier.
A second buffer for inputting a signal from the + side output terminal of the differential amplifier and a signal from the second buffer are charged / discharged, a sawtooth wave is generated by the charge / discharge, and the sawtooth wave is generated. A sawtooth wave generation circuit input to the + side input terminal of the dynamic amplifier, and a synchronizing signal having the same value as the signal output from the differential amplifier in the first buffer or the second buffer. By inputting, a sawtooth wave synchronized with the synchronizing signal is generated.
【0012】[0012]
【作用】このような本発明では、差動増幅器が出力する
信号と同様の値の同期信号を第1のバッファあるいは第
2のバッファに入力する。これにより、鋸波発生回路が
同期信号に同期して鋸波を発生する。In the present invention as described above, the synchronizing signal having the same value as the signal output from the differential amplifier is input to the first buffer or the second buffer. As a result, the sawtooth wave generation circuit generates a sawtooth wave in synchronization with the synchronization signal.
【0013】[0013]
【発明の実施の形態】以下図面を用いて本発明を説明す
る。図1は本発明の一実施例を示した構成図である。以
下図3と同一のものは同一符号を付す。図において、5
は同期回路で、外部装置(図示せず)から、差動増幅器
1が出力する信号と同様の値の同期信号をバッファ2に
入力する。同期回路5は、PNPトランジスタQ6とN
PNトランジスタQ7と電流源I5により構成されてい
る。そして、電源Vccとグランドの電源間に、NPNト
ランジスタQ7のエミッタと電流源I5は直列に接続さ
れ、NPNトランジスタQ7のベースに同期信号が入力
される。PNPトランジスタQ6は、ベースがNPNト
ランジスタQ7と電流源I5の接続点に接続し、エミッ
タがNPNトランジスタQ3のベースに接続し、コレク
タがグランドに接続する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing one embodiment of the present invention. Hereinafter, the same parts as those in FIG. 3 are designated by the same reference numerals. In the figure, 5
Is a synchronization circuit, which inputs a synchronization signal having the same value as the signal output from the differential amplifier 1 to the buffer 2 from an external device (not shown). The synchronizing circuit 5 includes PNP transistors Q6 and N.
It is composed of a PN transistor Q7 and a current source I5. The emitter of the NPN transistor Q7 and the current source I5 are connected in series between the power source Vcc and the ground power source, and the synchronization signal is input to the base of the NPN transistor Q7. The PNP transistor Q6 has a base connected to the connection point of the NPN transistor Q7 and the current source I5, an emitter connected to the base of the NPN transistor Q3, and a collector connected to the ground.
【0014】このような装置の動作を以下で説明する。
図2は図1の装置の動作を説明するタイミングチャート
である。初期状態がコンデンサC1の端子間電圧“0
V”,NPNトランジスタQ1はオフ状態,NPNトラ
ンジスタQ2はオン状態,NPNトランジスタQ5はオ
フ状態,同期信号の電圧値は“Vcc”とする。The operation of such a device will be described below.
FIG. 2 is a timing chart for explaining the operation of the device shown in FIG. In the initial state, the voltage between the terminals of the capacitor C1 is "0.
V ″, the NPN transistor Q1 is off, the NPN transistor Q2 is on, the NPN transistor Q5 is off, and the voltage value of the synchronizing signal is “Vcc”.
【0015】初期状態では、コンデンサC1が電流源I
4により充電されている。このとき、外部装置からの同
期信号が“Vcc”から“Vcc−I1・R1”に立ち下が
ると、NPNトランジスタQ7を介してPNPトランジ
スタQ6のエミッタ電圧が“Vcc”から“Vcc−I1・
R1”となる。これにより、NPNトランジスタQ2の
ベース電圧が“Vcc−(Vbe3+I2・R3)”が“V
cc−(Vbe3+I2・R3+I1・R1)”となり、N
PNトランジスタQ2はオン状態からオフ状態となると
同時にNPNトランジスタQ1はオフ状態からオン状態
になる。NPNトランジスタQ1がオン状態になると、
NPNトランジスタQ4もオフ状態からオン状態にな
り、NPNトランジスタQ5のベース電圧は、“Vcc−
(Vbe5+I3・R4+I1・R2)”から“Vcc−
(Vbe5+I3・R4)”となり、オフ状態からオン状
態になる。そして、コンデンサC1に充電されていた電
荷の放電が始まる。これにより、NPNトランジスタQ
1のベース電圧が上昇していたものが下がり始める。コ
ンデンサC1の端子電圧(NPNトランジスタQ1のベ
ース電圧)が“Vcc−(I1・R1+Vbe3+I2・R
3)”まで下がると、NPNトランジスタQ1はオフ状
態,NPNトランジスタQ2はオン状態,NPNトラン
ジスタQ5はオフ状態となり、再び、コンデンサC1の
充電が同期信号が立ち下がるまで行われる。このような
動作を繰り返して、コンデンサC1の端子電圧により鋸
波を発生させる。In the initial state, the capacitor C1 is connected to the current source I
Charged by 4. At this time, when the sync signal from the external device falls from "Vcc" to "Vcc-I1.R1", the emitter voltage of the PNP transistor Q6 changes from "Vcc" to "Vcc-I1.multidot.R1" via the NPN transistor Q7.
As a result, the base voltage of the NPN transistor Q2 is "Vcc- (Vbe3 + I2.R3)" which is "V".
cc- (Vbe3 + I2 ・ R3 + I1 ・ R1) ”, and N
The PN transistor Q2 changes from the ON state to the OFF state, and at the same time, the NPN transistor Q1 changes from the OFF state to the ON state. When the NPN transistor Q1 is turned on,
The NPN transistor Q4 also changes from the off state to the on state, and the base voltage of the NPN transistor Q5 becomes "Vcc-
(Vbe5 + I3 · R4 + I1 · R2) ”to“ Vcc-
(Vbe5 + I3 · R4) ”, and the state changes from the off state to the on state. Then, the charge stored in the capacitor C1 starts to be discharged. As a result, the NPN transistor Q
Although the base voltage of 1 increased, it started to decrease. The terminal voltage of the capacitor C1 (base voltage of the NPN transistor Q1) is "Vcc- (I1.R1 + Vbe3 + I2.R).
3) ″, the NPN transistor Q1 is turned off, the NPN transistor Q2 is turned on, the NPN transistor Q5 is turned off, and the capacitor C1 is charged again until the synchronizing signal falls. Repeatedly, a sawtooth wave is generated by the terminal voltage of the capacitor C1.
【0016】このように、差動増幅器1が出力する信号
と同様の値の同期信号をバッファ2に入力するので、鋸
波発生回路4が同期信号と同期した鋸波を発生すること
ができる。As described above, since the synchronizing signal having the same value as the signal output from the differential amplifier 1 is input to the buffer 2, the sawtooth wave generating circuit 4 can generate the sawtooth wave synchronized with the synchronizing signal.
【0017】なお、本発明はこれに限定するものではな
く、以下のものでもよい。同期回路5はバッファの役割
をしているだけであり、同期回路5を介さずに同期信号
をバッファ2に入力する構成でもよい。また、バッファ
2,3は抵抗3,4を有しているが設けない構成でもよ
い。そして、バッファ2に同期信号を入力する構成を示
したが、バッファ3に同期信号を入力する構成でも、鋸
波発生回路4は、同期信号に同期した鋸波を発生するこ
とができる。The present invention is not limited to this, and the following may be used. The synchronizing circuit 5 only functions as a buffer, and may have a configuration in which the synchronizing signal is input to the buffer 2 without going through the synchronizing circuit 5. The buffers 2 and 3 have the resistors 3 and 4, but may not be provided. Although the configuration in which the synchronization signal is input to the buffer 2 has been shown, the configuration in which the synchronization signal is input to the buffer 3 also allows the sawtooth wave generation circuit 4 to generate a sawtooth wave in synchronization with the synchronization signal.
【0018】[0018]
【発明の効果】本発明によれば、差動増幅器が出力する
信号と同様の値の同期信号を第1のバッファあるいは第
2のバッファに入力するので、鋸波発生回路が同期信号
と同期した鋸波を発生することができるという効果があ
る。According to the present invention, since the synchronizing signal having the same value as the signal output from the differential amplifier is input to the first buffer or the second buffer, the sawtooth wave generating circuit synchronizes with the synchronizing signal. There is an effect that a sawtooth wave can be generated.
【図1】本発明の一実施例を示した構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図2】図1の装置の動作を示したタイミングチャート
である。FIG. 2 is a timing chart showing the operation of the device of FIG.
【図3】従来の発振器の構成を示した図である。FIG. 3 is a diagram showing a configuration of a conventional oscillator.
1 差動増幅器 2,3 バッファ 4 鋸波発生回路 5 同期回路 1 differential amplifier 2 3 buffer 4 sawtooth wave generation circuit 5 synchronization circuit
Claims (1)
器の−側の入力端子に入力する第1のバッファと、 前記差動増幅器の+側の出力端子からの信号を入力する
第2のバッファと、 この第2のバッファからの信号により充放電を行い、充
放電により鋸波を発生し、鋸波を前記差動増幅器の+側
の入力端子に入力する鋸波発生回路と、を有する発振器
において、 前記差動増幅器が出力する信号と同様の値の同期信号を
前記第1のバッファあるいは前記第2のバッファに入力
することにより、同期信号と同期した鋸波を発生するこ
とを特徴とする発振器。1. A differential amplifier, a first buffer for inputting a signal from a negative output terminal of the differential amplifier to a negative input terminal of the differential amplifier, and a positive buffer for the positive side of the differential amplifier. A second buffer for inputting a signal from the output terminal, and charging and discharging by the signal from the second buffer, a sawtooth wave is generated by the charging and discharging, and the sawtooth wave is applied to the + side input terminal of the differential amplifier. In the oscillator having a sawtooth wave generation circuit for inputting to the first synchronization buffer, a synchronization signal having the same value as the signal output from the differential amplifier is input to the first buffer or the second buffer. An oscillator characterized by generating a synchronized sawtooth wave.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7211807A JPH0964698A (en) | 1995-08-21 | 1995-08-21 | Oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7211807A JPH0964698A (en) | 1995-08-21 | 1995-08-21 | Oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0964698A true JPH0964698A (en) | 1997-03-07 |
Family
ID=16611930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7211807A Pending JPH0964698A (en) | 1995-08-21 | 1995-08-21 | Oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0964698A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067005A (en) * | 2006-09-06 | 2008-03-21 | Rohm Co Ltd | Triangular wave generating circuit, generating method, inverter using them, light-emitting device, and liquid crystal television |
-
1995
- 1995-08-21 JP JP7211807A patent/JPH0964698A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067005A (en) * | 2006-09-06 | 2008-03-21 | Rohm Co Ltd | Triangular wave generating circuit, generating method, inverter using them, light-emitting device, and liquid crystal television |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2693874B2 (en) | Delay pulse generation circuit | |
JPH0964698A (en) | Oscillator | |
US5045943A (en) | Synchronous signal separation circuit | |
JPS5946130B2 (en) | oscillation circuit | |
JPS60117913A (en) | Sawtooth wave generating circuit | |
JPH10313235A (en) | V/f conversion circuit | |
JPS5947396B2 (en) | hold circuit | |
JPS6129188B2 (en) | ||
JPH0514767A (en) | Clamp circuit | |
JPS59163916A (en) | Reset pulse generating device | |
JPS5912826Y2 (en) | oscillator | |
JP3067388B2 (en) | Pulse generator | |
JPH024500Y2 (en) | ||
JPS6193714A (en) | Duty converting circuit | |
JPH02690Y2 (en) | ||
JPS58225718A (en) | Vertical sawtooth wave generator | |
JPH0568154B2 (en) | ||
JPH11163648A (en) | Sound muting circuit | |
JPS6192181A (en) | Speed controller of motor | |
JP3047417B2 (en) | Tri-level signal generation circuit | |
JPH0161257B2 (en) | ||
JPS60128708A (en) | Oscillating circuit | |
JPH04331574A (en) | Synchronizing separator circuit | |
JPH0615388U (en) | Burst gate pulse generator | |
JPH11340803A (en) | Slowly changing on/off signal generating circuit |