JP3063295B2 - メモリコントロールシステム - Google Patents
メモリコントロールシステムInfo
- Publication number
- JP3063295B2 JP3063295B2 JP3259704A JP25970491A JP3063295B2 JP 3063295 B2 JP3063295 B2 JP 3063295B2 JP 3259704 A JP3259704 A JP 3259704A JP 25970491 A JP25970491 A JP 25970491A JP 3063295 B2 JP3063295 B2 JP 3063295B2
- Authority
- JP
- Japan
- Prior art keywords
- track
- memory
- data
- information
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【技術分野】本発明はメモリコントロールシステムに関
し、特に複数のデータパスより入出力される異なったデ
ータ列を、自身の管理するメモリに時分割でアクセスす
るドキュメント管理機能内蔵型メモリコントロールシス
テムに関する。
し、特に複数のデータパスより入出力される異なったデ
ータ列を、自身の管理するメモリに時分割でアクセスす
るドキュメント管理機能内蔵型メモリコントロールシス
テムに関する。
【０００２】
【従来技術】図２を参照して、従来のメモリコントロー
ルシステムの動作を説明する。ここでは、４個のデータ
パス100 〜400 を搭載しているが、それより増えても減
ってももちろん差し支えない。
ルシステムの動作を説明する。ここでは、４個のデータ
パス100 〜400 を搭載しているが、それより増えても減
ってももちろん差し支えない。
【０００３】まず、前提としてデータを蓄積するメモリ
の一部を、ドキュメント管理エリアとして確保する。つ
まり、メモリ１３は図４に示されているように、本来の
データの蓄積エリアの他に、その蓄積エリアを管理する
ためのトキュメント管理エリアを有しているのである。
の一部を、ドキュメント管理エリアとして確保する。つ
まり、メモリ１３は図４に示されているように、本来の
データの蓄積エリアの他に、その蓄積エリアを管理する
ためのトキュメント管理エリアを有しているのである。
【０００４】ドキュメント管理エリアは、図５に示され
ているように、蓄積エリア内のＮｏ0000トラックから最
終トラックまでの夫々についての管理エリアから構成さ
れている。そして、各トラックについての管理エリアに
は１６ビットの情報が格納され、ビットＤ0 〜Ｄ12はそ
のトラックに格納されるべきデータに続く次のデータが
格納されているトラックＮｏ（チェイン情報）を示し、
ビットＤ15はそのトラックが空きか蓄積済みであるかを
示す空きトラック情報である。
ているように、蓄積エリア内のＮｏ0000トラックから最
終トラックまでの夫々についての管理エリアから構成さ
れている。そして、各トラックについての管理エリアに
は１６ビットの情報が格納され、ビットＤ0 〜Ｄ12はそ
のトラックに格納されるべきデータに続く次のデータが
格納されているトラックＮｏ（チェイン情報）を示し、
ビットＤ15はそのトラックが空きか蓄積済みであるかを
示す空きトラック情報である。
【０００５】また、ビットＤ13，Ｄ14は、１又は２以上
のトラックにより構成されるページ（例えば、ファクシ
ミリ装置の送受信データ）における蓄積トラックの位置
付けを示す制御情報である。ここで、ビットＤ13，Ｄ14
が共に“０”のときはそのトラックがページの途中トラ
ックであることを示す。ビットＤ13が“１”、ビットＤ
14が“０”のときはそのトラックがページの先頭トラッ
クであることを示し、ビット13が“０”、ビット１４が
“１”のときはそのトラックがページの最終トラックで
あることを示す。ビットＤ13，Ｄ14が共に“１”のとき
はそのトラックがページの先頭及び最終トラック、すな
わち１トラック／１ページであることを示す。
のトラックにより構成されるページ（例えば、ファクシ
ミリ装置の送受信データ）における蓄積トラックの位置
付けを示す制御情報である。ここで、ビットＤ13，Ｄ14
が共に“０”のときはそのトラックがページの途中トラ
ックであることを示す。ビットＤ13が“１”、ビットＤ
14が“０”のときはそのトラックがページの先頭トラッ
クであることを示し、ビット13が“０”、ビット１４が
“１”のときはそのトラックがページの最終トラックで
あることを示す。ビットＤ13，Ｄ14が共に“１”のとき
はそのトラックがページの先頭及び最終トラック、すな
わち１トラック／１ページであることを示す。
【０００６】図２に戻り、本システムの動作を具体的に
説明する。なお、データパス100 は入力設定、データパ
スは200 は出力設定であるものとする。
説明する。なお、データパス100 は入力設定、データパ
スは200 は出力設定であるものとする。
【０００７】データパス100 より入力されるデータは、
ＦＩＦＯ１及びセレクタ１４を経由してメモリ１６に書
込まれる。このとき、制御部１７より出力されるメモリ
ライト信号ＭＷＲの入力により書込まれる。
ＦＩＦＯ１及びセレクタ１４を経由してメモリ１６に書
込まれる。このとき、制御部１７より出力されるメモリ
ライト信号ＭＷＲの入力により書込まれる。
【０００８】メモリ１６はトラック単位で管理されてお
り、例えば８［ＫＢ／トラック］で構成される。このメ
モリ１６は制御部１７からのメモリライト信号ＭＷＲの
入力によりデータ書込み状態となり、メモリリード信号
ＭＲＤの入力によりデータ読出し状態となる。また、デ
ータはセレクタ１４を介して各ＦＩＦＯとの間で授受さ
れ、アドレスはセレクタ１５を介して各アドレスカウン
タから供給される。
り、例えば８［ＫＢ／トラック］で構成される。このメ
モリ１６は制御部１７からのメモリライト信号ＭＷＲの
入力によりデータ書込み状態となり、メモリリード信号
ＭＲＤの入力によりデータ読出し状態となる。また、デ
ータはセレクタ１４を介して各ＦＩＦＯとの間で授受さ
れ、アドレスはセレクタ１５を介して各アドレスカウン
タから供給される。
【０００９】ホストＣＰＵ１３よりのデータパス100 の
入力設定指示に基づき、制御部１７はメモリ１６内のド
キュメント管理エリアをサーチし、空きトラックを探
す。具体的には、管理エリア中のビットＤ15＝０のトラ
ックを見つける。サーチの結果、空きトラックを発見し
たら、制御部１７は該当するトラックＮｏを次トラック
アドレスレジスタ３に書込み、その管理エリアに空きト
ラック情報と制御情報とを書込む。具体的には、ビット
Ｄ15に“１”（蓄積済みを意味する）、ビットＤ14に
“０”、ビットＤ13に“１”（先頭トラックを意味す
る）を書込む。
入力設定指示に基づき、制御部１７はメモリ１６内のド
キュメント管理エリアをサーチし、空きトラックを探
す。具体的には、管理エリア中のビットＤ15＝０のトラ
ックを見つける。サーチの結果、空きトラックを発見し
たら、制御部１７は該当するトラックＮｏを次トラック
アドレスレジスタ３に書込み、その管理エリアに空きト
ラック情報と制御情報とを書込む。具体的には、ビット
Ｄ15に“１”（蓄積済みを意味する）、ビットＤ14に
“０”、ビットＤ13に“１”（先頭トラックを意味す
る）を書込む。
【００１０】アドレスカウンタ２は次トラックアドレス
レジスタ３からチェイン情報（次トラックＮｏ）を引取
り、制御部１７に対して次トラックアドレス要求信号Ｒ
ＥＱ１を出力する。同時にデータパス100 からデータを
引取り、メモリ１６への転送が開始される。すなわち、
アドレスカウンタ２は制御部１７よりのメモリライト信
号ＭＷＲ１（上記のＭＷＲと同じ信号）に同期してその
トラック内のアドレスをインクリメントする。アドレス
カウンタ２の出力はアドレス用のセレクタ１５を経由し
てメモリアドレスとしてメモリ１６に入力される。トラ
ックがデータで満たされたとき、アドレスカウンタは図
３に示されている値となる。
レジスタ３からチェイン情報（次トラックＮｏ）を引取
り、制御部１７に対して次トラックアドレス要求信号Ｒ
ＥＱ１を出力する。同時にデータパス100 からデータを
引取り、メモリ１６への転送が開始される。すなわち、
アドレスカウンタ２は制御部１７よりのメモリライト信
号ＭＷＲ１（上記のＭＷＲと同じ信号）に同期してその
トラック内のアドレスをインクリメントする。アドレス
カウンタ２の出力はアドレス用のセレクタ１５を経由し
てメモリアドレスとしてメモリ１６に入力される。トラ
ックがデータで満たされたとき、アドレスカウンタは図
３に示されている値となる。
【００１１】また、ページの先頭トラックである場合に
限り、制御部１７はホストＣＰＵ１３にトラックＮｏを
通知する。制御部１７は次トラックアドレス要求信号Ｒ
ＥＱ１を受取り、再び空きトラックのサーチを行う。
限り、制御部１７はホストＣＰＵ１３にトラックＮｏを
通知する。制御部１７は次トラックアドレス要求信号Ｒ
ＥＱ１を受取り、再び空きトラックのサーチを行う。
【００１２】空きトラックを発見したら、制御部１７は
該当するトラックＮｏを次トラックアドレスレジスタに
書込み、管理エリアに空きトラック情報と制御情報とを
書込む。また、前トラックの管理エリアをアクセスし、
該当トラックＮｏをチェイン情報としてビットＤ0 〜Ｄ
12に書込む。
該当するトラックＮｏを次トラックアドレスレジスタに
書込み、管理エリアに空きトラック情報と制御情報とを
書込む。また、前トラックの管理エリアをアクセスし、
該当トラックＮｏをチェイン情報としてビットＤ0 〜Ｄ
12に書込む。
【００１３】以上の動作を順次繰返し、１ページ内のト
ラックＮｏのつながり（データのチェイン状態）が形成
される。
ラックＮｏのつながり（データのチェイン状態）が形成
される。
【００１４】一方、データ出力時は以下の動作が行われ
る。まず、ホストＣＰＵ１３よりのデータパス200 の出
力設定指定及びページの先頭トラックＮｏの指示に基づ
き、制御部１７は次トラックアドレスレジスタ６に該当
トラックＮｏを書込む。
る。まず、ホストＣＰＵ１３よりのデータパス200 の出
力設定指定及びページの先頭トラックＮｏの指示に基づ
き、制御部１７は次トラックアドレスレジスタ６に該当
トラックＮｏを書込む。
【００１５】すると、アドレスカウンタ５は、次トラッ
クアドレスレジスタ６より転送すべき蓄積トラックＮｏ
を引取り、制御部１７に対して次トラックアドレス要求
信号ＲＥＱ２を出力する。それと同時に、メモリ１６よ
り該当トラックのデータを順次読出し、データパス200
に転送を開始する。
クアドレスレジスタ６より転送すべき蓄積トラックＮｏ
を引取り、制御部１７に対して次トラックアドレス要求
信号ＲＥＱ２を出力する。それと同時に、メモリ１６よ
り該当トラックのデータを順次読出し、データパス200
に転送を開始する。
【００１６】制御部１７は要求信号ＲＥＱ２を受取り、
前トラックの管理エリアからチェイン情報を検索し、再
び次トラックアドレスレジスタに該当トラックＮｏを書
込む。以上の動作を繰返し、チェイン情報を検索し、ト
ラックＮｏを連結することにより、１ページのデータを
転送出力する。
前トラックの管理エリアからチェイン情報を検索し、再
び次トラックアドレスレジスタに該当トラックＮｏを書
込む。以上の動作を繰返し、チェイン情報を検索し、ト
ラックＮｏを連結することにより、１ページのデータを
転送出力する。
【００１７】上述した従来のメモリコントロールシステ
ムでは、メモリへのデータの書込みの際には空きトラッ
クのサーチを行い、かつ次トラックＮｏ（チェイン情
報）を記憶する必要がある。また、メモリからのデータ
の読出しの際には、予め記憶されたチェイン情報に従っ
て、該当トラックをサーチする必要がある。従来はこれ
らの仕事については、全て制御部が行っている。
ムでは、メモリへのデータの書込みの際には空きトラッ
クのサーチを行い、かつ次トラックＮｏ（チェイン情
報）を記憶する必要がある。また、メモリからのデータ
の読出しの際には、予め記憶されたチェイン情報に従っ
て、該当トラックをサーチする必要がある。従来はこれ
らの仕事については、全て制御部が行っている。
【００１８】しかしながら、空きトラックのサーチ、あ
るいはチェイン情報の検索後の次メモリＮｏの指定が遅
れると、データパスに対してのトラック間でのデータの
転送が一時停止してしまう。特に、この方式では空きト
ラックがメモリ内に点在するとそのサーチに時間がかか
ってしまう。最悪時には管理エリアの全てのデータを読
出さねばならない。すなわち、収容可能な蓄積トラック
の数をＮ個とすると、Ｎワード分のデータを読出さねば
ならない。
るいはチェイン情報の検索後の次メモリＮｏの指定が遅
れると、データパスに対してのトラック間でのデータの
転送が一時停止してしまう。特に、この方式では空きト
ラックがメモリ内に点在するとそのサーチに時間がかか
ってしまう。最悪時には管理エリアの全てのデータを読
出さねばならない。すなわち、収容可能な蓄積トラック
の数をＮ個とすると、Ｎワード分のデータを読出さねば
ならない。
【００１９】その結果として、従来のシステムではデー
タ転送のスループットを高くとれないという欠点があ
る。
タ転送のスループットを高くとれないという欠点があ
る。
【００２０】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的はデータ転送のス
ループットを高くすることのできるメモリコントロール
システムを提供することである。
ためになされたものであり、その目的はデータ転送のス
ループットを高くすることのできるメモリコントロール
システムを提供することである。
【００２１】本発明によるメモリコントロールシステム
は、自メモリ内の全データトラックについてそのトラッ
クに格納されるべきデータに続く次のデータが格納され
ているトラックを示すチェイン情報を格納するチェイン
情報格納エリア及び自メモリ内の全データトラックにつ
いてそのトラックが空きトラックであるか否かを示す空
きトラック情報を格納する空きトラック情報格納エリア
を独立して有するメモリと、前記空きトラック情報及び
前記チェイン情報に基づいて前記メモリをトラック単位
でアクセスする手段とを含み、前記空きトラック情報格
納エリアの１アドレスには空きトラック情報のみが格納
されてなることを特徴とする。
は、自メモリ内の全データトラックについてそのトラッ
クに格納されるべきデータに続く次のデータが格納され
ているトラックを示すチェイン情報を格納するチェイン
情報格納エリア及び自メモリ内の全データトラックにつ
いてそのトラックが空きトラックであるか否かを示す空
きトラック情報を格納する空きトラック情報格納エリア
を独立して有するメモリと、前記空きトラック情報及び
前記チェイン情報に基づいて前記メモリをトラック単位
でアクセスする手段とを含み、前記空きトラック情報格
納エリアの１アドレスには空きトラック情報のみが格納
されてなることを特徴とする。
【００２２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２３】図１（ａ）は本発明の実施例によるメモリ
コントロールシステムにおけるメモリの内部格納情報を
示す概念図である。つまり、従来のシステムとはメモリ
内の格納情報が異なり、他はほぼ同様の構成である。す
なわち、本発明によるシステムでは、蓄積エリア及びド
キュメント管理エリアの他、空きトラック情報エリアが
メモリ内に設けられている。このエリアに空きトラック
情報がまとめて格納されているため、これを見ればたと
えメモリ内に空きトラックが点在していてもそれらをす
ぐ見つけることができるのである。以下、より詳細に説
明する。
コントロールシステムにおけるメモリの内部格納情報を
示す概念図である。つまり、従来のシステムとはメモリ
内の格納情報が異なり、他はほぼ同様の構成である。す
なわち、本発明によるシステムでは、蓄積エリア及びド
キュメント管理エリアの他、空きトラック情報エリアが
メモリ内に設けられている。このエリアに空きトラック
情報がまとめて格納されているため、これを見ればたと
えメモリ内に空きトラックが点在していてもそれらをす
ぐ見つけることができるのである。以下、より詳細に説
明する。
【００２４】まず、前提としてデータを蓄積するメモリ
の一部をドキュメント管理エリア及び空きトラック情報
エリアとして確保する。すなわち、図１（ｂ）に示され
ているように、図５と同様にドキュメント管理エリアを
構成する。なお、ここでは蓄積可能なトラック数を８Ｋ
個としている。
の一部をドキュメント管理エリア及び空きトラック情報
エリアとして確保する。すなわち、図１（ｂ）に示され
ているように、図５と同様にドキュメント管理エリアを
構成する。なお、ここでは蓄積可能なトラック数を８Ｋ
個としている。
【００２５】一方、空きトラック情報エリアは、図１
（ｃ）に示されているように構成されている。すなわ
ち、アドレス2000ＨにはトラックＮｏ0000〜000Fの空き
トラック情報（そのトラックが空きか蓄積済みかを示す
情報）が格納され、同様にアドレス2001Ｈにはトラック
Ｎｏ0010〜001Fの空きトラック情報、アドレス21FFＨに
はトラックＮｏ1FF0〜1FFFの空きトラック情報が格納さ
れる。
（ｃ）に示されているように構成されている。すなわ
ち、アドレス2000ＨにはトラックＮｏ0000〜000Fの空き
トラック情報（そのトラックが空きか蓄積済みかを示す
情報）が格納され、同様にアドレス2001Ｈにはトラック
Ｎｏ0010〜001Fの空きトラック情報、アドレス21FFＨに
はトラックＮｏ1FF0〜1FFFの空きトラック情報が格納さ
れる。
【００２６】このように、そのトラックが空いているか
蓄積済みかを示す情報のみが１アドレスに格納されてい
るエリアを設けておけば、１アドレスの情報を見れば、
１６トラック分について各トラックが蓄積済みであるか
否かを判断できるのである。例えば、図中のアドレス20
00Ｈをアクセスし、ビットＤ15を見れば、Ｎｏ0000のト
ラックが蓄積済みであるか否かを判断できる（）。同
様に、ビットＤ14によりＮｏ0001のトラック（）、ビ
ットＤ13によりＮｏ0002のトラック（）、ビットＤ0
によりＮｏ000Fのトラック（）が夫々蓄積済みである
か否かを判断できる。
蓄積済みかを示す情報のみが１アドレスに格納されてい
るエリアを設けておけば、１アドレスの情報を見れば、
１６トラック分について各トラックが蓄積済みであるか
否かを判断できるのである。例えば、図中のアドレス20
00Ｈをアクセスし、ビットＤ15を見れば、Ｎｏ0000のト
ラックが蓄積済みであるか否かを判断できる（）。同
様に、ビットＤ14によりＮｏ0001のトラック（）、ビ
ットＤ13によりＮｏ0002のトラック（）、ビットＤ0
によりＮｏ000Fのトラック（）が夫々蓄積済みである
か否かを判断できる。
【００２７】なお、本実施例では空きトラック情報エリ
アの他に、ドキュメント管理エリアの各アドレスのビッ
トＤ15にも空きトラック情報が格納されているが、後者
は必ずしも必要ではない。空きトラック情報エリアをア
クセスすれば足りるからである。
アの他に、ドキュメント管理エリアの各アドレスのビッ
トＤ15にも空きトラック情報が格納されているが、後者
は必ずしも必要ではない。空きトラック情報エリアをア
クセスすれば足りるからである。
【００２８】図２を再び参照し、本システムの動作を具
体的に説明する。データパス100 より入力されるデータ
は、従来と同様にＦＩＦＯ１及びセレクタ１４を経由し
てメモリ１６に書込まれる。
体的に説明する。データパス100 より入力されるデータ
は、従来と同様にＦＩＦＯ１及びセレクタ１４を経由し
てメモリ１６に書込まれる。
【００２９】メモリ１６は従来と同様にトラック単位で
管理されており、例えば８［ＫＢ／トラック］で構成さ
れる。
管理されており、例えば８［ＫＢ／トラック］で構成さ
れる。
【００３０】ホストＣＰＵ１３よりのデータパス100 の
入力設定指示に基づき、制御部１７は従来と異なり、空
きトラック情報エリアを検索して空きトラックを探す。
空きトラックを発見したら、制御部１７は該当するトラ
ックＮｏを次トラックアドレスレジスタ３に書込み、管
理エリアに空きトラック情報と制御情報とを書込む。具
体的には、ビットＤ15に“１”（蓄積済みを意味す
る）、ビットＤ14に“０”、ビットＤ13に“１”（先頭
トラックを意味する）を書込む。それと同時に、制御部
１７は空きトラック情報エリアの該当ビットに“１”を
書込む。
入力設定指示に基づき、制御部１７は従来と異なり、空
きトラック情報エリアを検索して空きトラックを探す。
空きトラックを発見したら、制御部１７は該当するトラ
ックＮｏを次トラックアドレスレジスタ３に書込み、管
理エリアに空きトラック情報と制御情報とを書込む。具
体的には、ビットＤ15に“１”（蓄積済みを意味す
る）、ビットＤ14に“０”、ビットＤ13に“１”（先頭
トラックを意味する）を書込む。それと同時に、制御部
１７は空きトラック情報エリアの該当ビットに“１”を
書込む。
【００３１】アドレスカウンタ２は従来と同様に次トラ
ックアドレスレジスタ３からチェイン情報（次トラック
Ｎｏ）を引取り、制御部１７に対して次トラックアドレ
ス要求信号ＲＥＱ１を出力する。同時に、データパス10
0 からデータを引取り、メモリ１６への転送が開始され
る。すなわち、アドレスカウンタ２は制御部１７よりの
メモリライト信号ＭＷＲ１に同期してそのトラック内の
アドレスをインクリメントする。アドレスカウンタ２の
出力はセレクタ１５を経由してメモリアドレスとしてメ
モリ１６に入力される。トラックがデータで満たされた
時、従来と同様にアドレスカウンタは図３に示されてい
る値となる。
ックアドレスレジスタ３からチェイン情報（次トラック
Ｎｏ）を引取り、制御部１７に対して次トラックアドレ
ス要求信号ＲＥＱ１を出力する。同時に、データパス10
0 からデータを引取り、メモリ１６への転送が開始され
る。すなわち、アドレスカウンタ２は制御部１７よりの
メモリライト信号ＭＷＲ１に同期してそのトラック内の
アドレスをインクリメントする。アドレスカウンタ２の
出力はセレクタ１５を経由してメモリアドレスとしてメ
モリ１６に入力される。トラックがデータで満たされた
時、従来と同様にアドレスカウンタは図３に示されてい
る値となる。
【００３２】また、ページの先頭トラックである場合に
限り、制御部１７はホストＣＰＵ１３にトラックＮｏを
通知する。制御部１７は次トラックアドレス要求信号Ｒ
ＥＱ１を受取り、再び空きトラックのサーチを行う。
限り、制御部１７はホストＣＰＵ１３にトラックＮｏを
通知する。制御部１７は次トラックアドレス要求信号Ｒ
ＥＱ１を受取り、再び空きトラックのサーチを行う。
【００３３】空きトラックを発見したら、制御部１７は
該当するトラックＮｏを次トラックアドレスレジスタに
書込み、管理エリアに空きトラック情報と制御情報とを
書込む。それと同時に、従来システムとは異なり、空き
トラック情報エリアの該当ビットに“１”を書込む。ま
た、前トラックの管理エリアをアクセスし、該当トラッ
クＮｏをチェイン情報としてビットＤ0 〜Ｄ12に書込
む。以上の動作を順次繰返し、１ページ内のトラックＮ
ｏのつながり（データのチェイン状態）が形成される。
該当するトラックＮｏを次トラックアドレスレジスタに
書込み、管理エリアに空きトラック情報と制御情報とを
書込む。それと同時に、従来システムとは異なり、空き
トラック情報エリアの該当ビットに“１”を書込む。ま
た、前トラックの管理エリアをアクセスし、該当トラッ
クＮｏをチェイン情報としてビットＤ0 〜Ｄ12に書込
む。以上の動作を順次繰返し、１ページ内のトラックＮ
ｏのつながり（データのチェイン状態）が形成される。
【００３４】一方、データ出力時は以下の動作が行われ
る。まず、ホストＣＰＵ１３よりのデータパス200 の出
力設定指示及びページの先頭トラックＮｏの指示に基づ
き、制御部１７は次トラックアドレスレジスタ６に該当
トラックＮｏを書込む。
る。まず、ホストＣＰＵ１３よりのデータパス200 の出
力設定指示及びページの先頭トラックＮｏの指示に基づ
き、制御部１７は次トラックアドレスレジスタ６に該当
トラックＮｏを書込む。
【００３５】すると、アドレスカウンタ５は、次トラッ
クアドレスレジスタ６より転送すべき蓄積トラックＮｏ
を引取り、制御部１７に対して次トラックアドレス要求
信号ＲＥＱ２を出力する。それと同時に、メモリ１６よ
り該当トラックのデータを順次読出し、データパス200
に転送を開始する。
クアドレスレジスタ６より転送すべき蓄積トラックＮｏ
を引取り、制御部１７に対して次トラックアドレス要求
信号ＲＥＱ２を出力する。それと同時に、メモリ１６よ
り該当トラックのデータを順次読出し、データパス200
に転送を開始する。
【００３６】制御部１７は要求信号ＲＥＱ２を受取り、
前トラックの管理エリアからチェイン情報を検索し、再
び次トラックアドレスレジスタに該当トラックＮｏを書
込む。以上の動作を繰返し、チェイン情報を検索し、ト
ラックＮｏを連結することにより、１ページのデータを
転送出力する。
前トラックの管理エリアからチェイン情報を検索し、再
び次トラックアドレスレジスタに該当トラックＮｏを書
込む。以上の動作を繰返し、チェイン情報を検索し、ト
ラックＮｏを連結することにより、１ページのデータを
転送出力する。
【００３７】ここで、収容可能なトラック数をＮとする
と、ドキュメント管理エリアはＮワード、空きトラック
情報エリアはＮ／１６ワード必要となる。なお、本シス
テムは、ファクシミリ装置におけるデータ転送の他、各
種の情報処理装置のメモリコントロールに利用できるこ
とは明らかである。
と、ドキュメント管理エリアはＮワード、空きトラック
情報エリアはＮ／１６ワード必要となる。なお、本シス
テムは、ファクシミリ装置におけるデータ転送の他、各
種の情報処理装置のメモリコントロールに利用できるこ
とは明らかである。
【００３８】
【発明の効果】以上説明したように本発明は、データ入
力時における空きトラックのサーチを、空きトラック情
報エリアの検索により行うため、空きトラックの発見に
要する時間が短く、結果としてデータの転送がトラック
単位でとぎれることなく、高いスループットが得られる
という効果がある。
力時における空きトラックのサーチを、空きトラック情
報エリアの検索により行うため、空きトラックの発見に
要する時間が短く、結果としてデータの転送がトラック
単位でとぎれることなく、高いスループットが得られる
という効果がある。
【図１】本発明の実施例によるメモリコントロールシス
テムにおけるメモリの内部格納情報を示すブロック図で
ある。
テムにおけるメモリの内部格納情報を示すブロック図で
ある。
【図２】本発明の実施例及び従来メモリコントロールシ
ステム全体の構成を示すブロック図である。
ステム全体の構成を示すブロック図である。
【図３】アドレスカウンタの内容を示す概念図である。
【図４】従来のメモリコントロールシステムにおけるメ
モリの内部格納情報を示す概念図である。
モリの内部格納情報を示す概念図である。
【図５】図４中のドキュメント管理エリアの内容を示す
概念図である。
概念図である。
１，４，７，１０ ＦＩＦＯ ２，５，８，１１ アドレスカウンタ ３，６，９，１２ 次トラックアドレスレジスタ １４，１５ セレクタ １６ メモリ １７ 制御部
Claims (1)
- 【請求項１】 自メモリ内の全データトラックについて
そのトラックに格納されるべきデータに続く次のデータ
が格納されているトラックを示すチェイン情報を格納す
るチェイン情報格納エリア及び自メモリ内の全データト
ラックについてそのトラックが空きトラックであるか否
かを示す空きトラック情報を格納する空きトラック情報
格納エリアを独立して有するメモリと、前記空きトラッ
ク情報及び前記チェイン情報に基づいて前記メモリをト
ラック単位でアクセスする手段とを含み、前記空きトラ
ック情報格納エリアの１アドレスには空きトラック情報
のみが格納されてなることを特徴とするメモリコントロ
ールシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259704A JP3063295B2 (ja) | 1991-09-11 | 1991-09-11 | メモリコントロールシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259704A JP3063295B2 (ja) | 1991-09-11 | 1991-09-11 | メモリコントロールシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0573216A JPH0573216A (ja) | 1993-03-26 |
| JP3063295B2 true JP3063295B2 (ja) | 2000-07-12 |
Family
ID=17337777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259704A Expired - Lifetime JP3063295B2 (ja) | 1991-09-11 | 1991-09-11 | メモリコントロールシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063295B2 (ja) |
-
1991
- 1991-09-11 JP JP3259704A patent/JP3063295B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573216A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694570A (en) | Method and system of buffering data written to direct access storage devices in data processing systems | |
| US5313602A (en) | Multiprocessor system and method of control over order of transfer of data between buffer storages | |
| US5155814A (en) | Nonsynchronous channel/dasd communication system | |
| JPH03225542A (ja) | データ記憶方法及びビットエンコードデータの処理回路 | |
| JP3063295B2 (ja) | メモリコントロールシステム | |
| JPS6258351A (ja) | 光デイスクキヤツシユ方式 | |
| KR920005296B1 (ko) | 정보처리장치 | |
| JPH0573400A (ja) | メモリコントロールシステム | |
| JP3335919B2 (ja) | ディスクキャッシュ制御装置 | |
| JPS6131495B2 (ja) | ||
| JP3564343B2 (ja) | キャッシュバイパス時のデータ転送装置と方法 | |
| JPS62118457A (ja) | バツフア記憶制御方式 | |
| JP2703255B2 (ja) | キャッシュメモリ書込み装置 | |
| JPH0520192A (ja) | キヤツシユメモリのストア方式 | |
| JP2815850B2 (ja) | データ処理ユニット | |
| JP2000148587A (ja) | 記憶装置および記憶領域の決定方法 | |
| JPH01255028A (ja) | 外部記憶装置のアクセス方法 | |
| WO1991008537A1 (en) | Data record copy apparatus for a virtual memory system | |
| JPS6135583B2 (ja) | ||
| JP2735400B2 (ja) | 非同期入出力制御方式 | |
| JPS6037932B2 (ja) | キャッシュメモリ制御方式 | |
| JPS59195753A (ja) | デイスク・キヤツシユメモリの制御方式 | |
| JP2636564B2 (ja) | キャッシュメモリのムーブイン制御方式 | |
| JPH0526216B2 (ja) | ||
| JPS61229142A (ja) | 階層構成をなすバツフアメモリシステムにおけるリブレ−ス制御用アレイ管理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |