JP3062161B2 - 試験波形発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル波形に
反射波や波形のなまり等の電圧ノイズを付加したアナロ
グ波形の発生機能を有する試験波形発生装置に関するも
のである。

【０００２】

【従来の技術】従来の試験波形発生装置で三角波を発生
させる方法について図を用いて、以下に説明する。図５
は、従来使用されている試験波形発生装置１３の構成を
示すブロック図である。従来この種の試験波形発生装置
１３は、２値間を遷移するディジタル波形を発生可能
な、波形発生回路１２１を有しており、その出力波形Ｄ
０を被試験装置４１に与えることにより、試験を行なっ
ている。図５では簡単のために、波形発生回路は１台に
している。

【０００３】ディジタル波形発生回路２１の出力３１に
は、図６（ａ）〜図６（ｄ）で示すような、特定のタイ
ミングで変化させたディジタル波形の出力が可能であ
る。この試験波形発生装置において、反射成分やなまり
等を含んだようなノイズ波形を発生することはできない
が、２値間を遷移するために必要な時間を利用して、擬
似的な三角波を発生させることは可能である。

【０００４】図７は、図６（ｃ）について、その遷移状
態を示したタイミングチャートである。ディジタル波形
発生回路において、ディジタル値の「Ｌ」レベルから
「Ｈ」レベル，あるいは「Ｈ」レベルから「Ｌ」レベル
に変化する場合は、各々遷移時間Ｔ0が必要であること
がわかる。

【０００５】したがって、例えば「Ｌ」レベルから
「Ｈ」レベルへの変化後、Ｔ≦Ｔ0となるような時間Ｔ
に、再び「Ｈ」レベルから「Ｌ」レベルへの変化を行う
と、図８に示すような三角波が得られる。そして、この
時間Ｔを変化させることにより、三角波の形状を変化さ
せ、擬似的なノイズ試験を行っている。

【０００６】また、特開平７−３２５１２９公報によ
る、アナログ波形状のノイズ波形を発生する試験波形発
生装置がある。すなわち、この試験波形発生装置は、Ｄ
／Ａコンバータ（ディジタル／アナログ変換器）等を組
み込んだ波形発生回路により、入力されるディジタル波
形を複数の信号で制御し、指数関数的な波形の組み合わ
せによるアナログ波形状の試験波形を発生する。

【０００７】

【発明が解決しようとする課題】しかしながら、実際の
システム上で起こり得るノイズ波形は、ディジタル値間
の遷移途中において、階段状あるいは波状のノイズを含
んだものが多い。このため、上述した従来例に示した三
角波では、一部のノイズのシミューレートは行なえる
が、実際のシステム上で発生し得る反射成分などのノイ
ズを含んだ波形とは大きく異なり、正確な試験を行なう
ことができない。

【０００８】従って、従来の試験波形発生装置は、発生
する試験波形が実際のシステム上で起こり得る反射成分
やなまりの成分を含んだアナログ波形と異なるため、正
確にシステム上の波形がシミュレートできないという欠
点がある。

【０００９】また、特開平７−３２５１２９公報に記載
されている試験波形発生装置は、Ｄ／Ａコンバータを複
数の信号で制御することにより、入力されるディジタル
波形から試験波形のアナログ波形を発生させる。

【００１０】しかしながら、試験波形の入力される被試
験装置の入力端子が複数あり、特に半導体デバイス等の
場合、その数は数１０〜１００を越え、前記試験波形発
生装置は、全端子に対して試験を行う場合、各々の端子
に特開平７−３２５１２９公報の実施形態で示されるよ
うな回路を装備することは困難である。

【００１１】すなわち、この試験波形発生装置は、Ｄ／
Ａコンバータやその制御回路等の装置が必要となり、加
えて制御信号の発生回路も必要となるため、試験波形発
生回路が大規模かつ高価になるという問題がある。

【００１２】さらに、従来の試験装置による試験は、試
験波形発生装置で発生する試験波形を被試験装置に与
え、前記波形発生装置の試験波形の出力時から所定の時
間を経過した特定タイミングにおいて、この試験波形と
期待値の波形とを比較して動作確認を行なっている。

【００１３】しかしながら、特開平７−３２５１２９公
報に示されるような試験波形発生回路では、ディジタル
波形発生回路と被試験装置との間に多数の回路が存在す
るため、これらの回路による遅延時間などを考慮した前
記特定タイミングの設定が必要となり、従来行なってい
る試験方法の流用が困難であるという欠点がある。

【００１４】本発明はこのような背景の下になされたも
ので、小規模かつ安価な試験波形発生回路を付加するこ
とで、ノイズ、特に反射成分やなまり成分を含んだアナ
ログ波形の発生を可能にする試験波形発生装置を提供す
る。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、デジタル波形に基づいてアナログ的な試験波形を発
生し、この試験波形を被試験装置に供給する試験波形発
生装置において、各々異なるタイミングでディジタル波
形を出力端子から出力する複数のデジタル波形発生回路
と、前記複数のデジタル波形発生回路の出力端子が、抵
抗素子と容量素子とにより積分回路として構成された能
力調整用回路に各々入力され、前記能力調整用回路の出
力どうしを接続する接続部とを具備し、前記接続部で複
数の前記能力調整用回路の出力波形を合成して得られ
る、前記複数のデジタル波形発生回路の能力と、前記能
力調整回路とにより決まる電圧レベルの試験波形を、前
記被試験装置へ出力することを特徴とする。

【００１６】請求項２記載の発明は、 請求項１記載の
試験波形発生装置において、前記抵抗素子及び前記容量
素子が、各々可変抵抗素子および可変容量素子であるこ
とを特徴とする。請求項３記載の発明は、請求項２記載
の試験波形発生装置において、前記接続部の出力レベル
は、前記複数のデジタル波形発生回路の能力と、前記能
力調整回路の前記可変抵抗素子および前記可変容量素子
の値により決定されることを特徴とする。請求項４記載
の発明は、請求項１ないし請求項３のいずれかに記載の
試験波形発生装置において、前記接続線と所定の電源と
の間にダイオード素子が介挿されていることを特徴とす
る。

【００１７】本発明の試験波形発生装置は、試験波形を
生成するため、複数のディジタル波形発生回路の出力を
合成するので、２つ以上のディジタル波形発生回路の出
力を直接接続する、あるいは抵抗素子を介して接続す
る、あるいは容量素子を付加する、あるいはダイオード
素子を介して接続する等のアナログ的な接続手段を有し
ている。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よる試験波形発生装置の構成を示すブロック図である。
この図において、１１は試験波形発生装置であり、ディ
ジタル波形発生回路２１及びディジタル波形発生回路２
２から構成されている。

【００１９】ディジタル波形発生回路２１は、出力端子
３１からディジタル値、すなわち２値のディジタル波形
Ｄ１の出力を行う。同様に、ディジタル波形発生回路２
２は、出力端子３２からディジタル値、すなわち２値の
ディジタル波形Ｄ２の出力を行う。

【００２０】２３は能力調整用回路であり、抵抗素子２
３Ａ及び容量素子２３Ｂから構成されている。ここで、
抵抗素子２３Ａ及び容量素子２３Ｂの値は、任意に調整
可能である。２４は能力調整用回路であり、抵抗素子２
４Ａ及び容量素子２４Ｂから構成されている。ここで、
抵抗素子２４Ａ及び容量素子２４Ｂの値は、任意に調整
可能である。

【００２１】また、能力調整用回路２３は、ディジタル
波形発生回路２１の出力端子３１と、被試験装置４１の
入力端子３３との間に介挿されている。同様に、能力調
整用回路２４は、ディジタル波形発生回路２２の出力端
子３２と、被試験装置４１の入力端子３３との間に介挿
されている。

【００２２】２５は出力レベルクランプ用のダイオード
素子であり、アノードが接続点２８に接続され、カソー
ドが端子３４に接続されている。このとき、端子３４
は、例えば電源電位に接続されている。また、ダイオー
ド素子２５は、接続点２８に発生するオーバーシュート
を防止する。

【００２３】２６は出力レベルクランプ用のダイオード
素子であり、カソードが接続点２８に接続され、アノー
ドが端子３５に接続されている。このとき、端子３５
は、例えば接地電位に接続されている。また、ダイオー
ド素子２６は、接続点２８に発生するアンダーシュート
を防止する。

【００２４】次に、図１及び図２を参照し、一実施形態
の動作例を説明する。図２は、図１に示す試験波形発生
装置１１の動作を示すタイミングチャートである。ま
た、図１において、試験波形発生装置１１の動作の説明
を簡単にするため、ディジタル波形発生回路を、ディジ
タル波形発生回路２１及びディジタル波形発生回路２２
の２台としている。しかしながら、本発明の試験波形発
生装置は、この図１の構成に限定されず、複数のディジ
タル波形発生回路を有する構成とする。

【００２５】時刻ｔ１において、図２に示すディジタル
波形Ｄ１及びディジタル波形Ｄ２は、初期状態として、
共に「Ｌ」レベルで各々ディジタル波形発生回路２１及
びディジタル波形発生回路２２から出力されている。こ
れにより、試験波形発生装置１１としての合成した試験
波形ＳＰは、「Ｌ」レベルで出力される。

【００２６】次に、時刻ｔ２において、ディジタル波形
発生回路２１は、図２（ａ）に示す様にディジタル波形
Ｄ１の出力レベル（出力電圧）を「Ｌ」レベルから
「Ｈ」レベルへ変化させる。これにより、接続部２８に
おける合成された試験波形ＳＰは、出力レベルが図２
（ｃ）に示す様に一時的に上昇するが、ディジタル波形
Ｄ１とディジタル波形Ｄ２との間の電圧レベルの間で安
定する。

【００２７】この一時的な試験波形ＳＰの出力レベルの
上昇（変化）は、配線に含まれるインダクタンス成分
や、ディジタル波形発生回路２１及びディジタル波形発
生回路２２のレギュレータの特性などにより発生するオ
ーバーシュートなどを含むことによる。

【００２８】ここで、試験波形ＳＰの出力レベルは、デ
ィジタル波形発生回路２１及びディジタル波形発生回路
２２の能力と、能力調整用回路２３の抵抗素子２３Ａ及
び容量素子２３Ｂの値と、能力調整用回路２４の抵抗素
子２４Ａ及び容量素子２４Ｂの値とにより決まる電圧レ
ベルである。

【００２９】次に、時刻ｔ３において（時刻ｔ２から遅
延時間Ｔｄ経過後）、ディジタル波形発生回路２２は、
図２（ｂ）に示す様にディジタル波形Ｄ１の出力レベル
を「Ｌ」レベルから「Ｈ」レベルへ変化させる。すなわ
ち、ディジタル波形Ｄ１及びディジタル波形Ｄ２は、双
方共に「Ｈ」レベルとなる。これにより、時刻ｔ５にお
いて、接続部２８における合成された試験波形ＳＰは、
図２（ｃ）に示す様に出力レベルが上昇し、「Ｈ」レベ
ルにおいて安定する。

【００３０】また、遅延時間Ｔｄを変化させて時刻ｔ２
と時刻ｔ４の間の遅延時間Ｔｄ’とすると、接続部２８
における合成された試験波形ＳＰは、図２（ｄ）に示す
様にオーバーシュートを含まない出力レベルの遷移を示
す。ディジタル波形発生回路２１及びディジタル波形発
生回路２２の各々出力するディジタル波形Ｄ１、ディジ
タル波形Ｄ２が「Ｈ」レベルから「Ｌ」レベルへ変化す
る場合も、上述と同様に試験波形ＳＰの遷移は行われ
る。

【００３１】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、図１に
示す試験波形発生装置１１の能力調整回路２４と接続部
２８との間にダイオード２７を介挿した第二の実施形態
による試験波形発生装置１２の構成を図３に示す。

【００３２】ダイオード２７は、ディジタル波形Ｄ１及
びディジタル波形Ｄ２の合成において、ディジタル波形
Ｄ２のディジタル波形Ｄ１に対する出力レベルの干渉を
防止している。ダイオード２７以外の構成に関しては、
一実施形態と同様な構成のため、各部の説明は省略す
る。

【００３３】一実施形態による試験波形発生装置１１に
おいて、ディジタル波形発生回路２１及びディジタル波
形発生回路２２のおのおの出力するディジタル波形Ｄ
１、ディジタル波形Ｄ２は、出力の状態に関わらず、常
に互いに影響を及ぼしている。このため、ディジタル波
形Ｄ１及びディジタル波形Ｄ２は、ノイズ成分を含んだ
試験波形ＳＰを発生させる期間のみに遅延時間Ｔｄを持
たせた同相の信号である必要がある。

【００３４】一方、試験波形発生装置１２は、ディジタ
ル波形発生回路２１とディジタル波形発生回路２２とが
同相の信号の発生が困難な場合、アナログ波形上の試験
波形ＳＰを出力することが可能な構成となっている。

【００３５】次に、図３及び図４を用いて、第二の実施
形態による試験波形発生装置１２の動作を説明する。図
４は、図３の試験波形発生装置１２の動作を示すタイミ
ングチャートである。時刻ｔ１０において、初期状態と
して、ディジタル波形発生回路２１は図４（ａ）に示す
様に「Ｌ」レベルのディジタル波形Ｄ１を出力し、ディ
ジタル波形発生回路２２は図４（ｂ）に示す様に「Ｈ」
レベルのディジタル波形Ｄ２を出力している。

【００３６】このとき、ディジタル波形Ｄ１とディジタ
ル波形Ｄ２とから合成される試験波形ＳＰは、ダイオー
ド素子２７を介して接続されているため、干渉せずに
「Ｌ」レベルで出力されている。

【００３７】次に、時刻ｔ１１において、ディジタル波
形発生回路２１は、例えば図４（ｂ）に示す様に、ディ
ジタル波形Ｄ１を「Ｌ」レベルから「Ｈ」レベルへ遷移
させる。これにより、試験波形ＳＰの出力レベルは、
「Ｈ」レベルへ向かって上昇を始める。そして、試験波
形ＳＰの出力レベルは、ディジタル波形Ｄ１の「Ｈ」レ
ベルにおいて安定する。

【００３８】次に、遅延時間Ｔｄｄ後の時刻ｔ１２にお
いて、ディジタル波形発生回路２２は、図４（ｂ）に示
すように、時刻ｔ１２から時刻ｔ１３までの時間Ｔｗの
幅の「Ｌ」レベルのディジタル波形Ｄ２を出力する。こ
れにより、試験パルスＳＰは、ディジタル波形Ｄ２が
「Ｌ」レベルなので、時間Ｔｗの間、ダイオード素子２
７に順方向の電位差が生じ、図４（ｃ）に示すように、
ディジタル波形Ｄ１及びディジタル波形Ｄ２の双方の出
力能力に対応する出力レベルまで下げられる。

【００３９】次に、時刻ｔ１３において、ディジタル波
形発生回路２２は、図４（ｂ）に示すように、ディジタ
ル波形Ｄ２を「Ｌ」レベルから「Ｈ」レベルへ遷移させ
る。これにより、試験パルスＳＰは、図４（ｃ）に示す
ように再び「Ｈ」レベルに戻る。

【００４０】また、上述した試験波形発生装置１２は、
ディジタル波形発生回路２２のディジタル波形Ｄ２の出
力させるタイミングのＴｄｄ、ディジタル波形Ｄ２の幅
Ｔｗ、能力調整用回路２３を構成する抵抗素子２３Ａと
容量素子２３Ｂとの値、または能力調整用回路２４を構
成する手尾控訴し２４Ａと容量素子２４Ｂとの値を変化
させることにより、図４（ｄ）で示すように試験波形Ｓ
Ｐの出力レベルを変化させることができ、多様なアナロ
グ波形上の試験波形ＳＰを出力することが可能である。

【００４１】さらに、試験波形発生装置１２は、図４の
初期状態で示したような、それぞれのディジタル波形発
生回路２１及びディジタル波形発生回路２２の各々の出
力のディジタル波形Ｄ１，ディジタル波形Ｄ２が、逆の
ディジタル値で安定した場合に、相互のディジタル波形
発生回路２１及びディジタル波形発生回路２２に長期間
大電流が流れ、ディジタル波形発生回路２１及びディジ
タル波形発生回路２２が破壊に至るなどの悪影響を回避
できる。

【００４２】上述したように、本発明の試験波形発生装
置１１及び試験波形発生装置１２は、２つのディジタル
波形発生回路２１及びディジタル波形発生回路２２の各
々出力するディジタル波形Ｄ１，ディジタル波形Ｄ２を
アナログ的に接続する手段を有しているため、それぞれ
のディジタル波形発生回路２１及びディジタル波形発生
回路２２の出力に異なるディジタル値を出力させること
により、それぞれのディジタル波形Ｄ１，ディジタル波
形Ｄ２の出力レベルの範囲内での被試験装置４１へ供給
する試験波形ＳＰの合成が可能である。

【００４３】また、本発明の試験波形発生装置１１及び
試験波形発生装置１２は、能力調整用回路２３及び能力
調整用回路２４Ｂを介して接続することにより、能力調
整用回路２３を構成する抵抗素子２３Ａ及び容量素子２
３Ｂと、能力調整用回路２４を構成する抵抗素子２４Ａ
及び容量素子２４Ｂとの値を調整するだけで、試験波形
ＳＰの出力レベルを「Ｈ」レベルと「Ｌ」レベルとの間
の任意のレベルに設定することが可能になる。

【００４４】

【発明の効果】本発明によれば、デジタル波形に基づい
てアナログ的な試験波形を発生し、この試験波形を被試
験装置に供給する試験波形発生装置において、各々異な
るタイミングでディジタル波形を出力端子から出力する
複数のデジタル波形発生回路と、前記複数のデジタル波
形発生回路の出力端子が各々能力調整用回路に入力さ
れ、前記能力調整用回路の出力同志を接続する接続部と
を具備し、前記能力調整用回路の出力波形を合成して、
合成結果として試験波形を接続部から前記被試験装置へ
出力するため、実際のシステム上で発生する反射成分や
なまり成分を含んだ波形に近い形状の試験波形を発生さ
せることが可能である。

【００４５】また、本発明によれば、ディジタル波形を
出力端子から出力する複数の波形発生回路の出力端子を
それぞれ接続することで構成するため、特別のハードウ
ェアが不要であり、測定端子数が多い場合にも安価で実
現可能で、実装面積も小さく従来の試験波形発生装置に
容易に装備することが可能である。さらに、本発明によ
れば、ディジタル波形を出力端子から出力する複数の波
形発生回路の出力端子をそれぞれ接続することで構成す
るため、従来と等しい試験方法の流用が可能である。

【図面の簡単な説明】

【図１】 本発明の一実施形態による試験波形発生装置
１１の構成を示すブロック図である。

【図２】 本発明の一実施形態による試験波形発生装置
１１の動作を示すタイミングチャートである。

【図３】 本発明の第二の実施形態による試験波形発生
装置１２の構成を示すブロック図である。

【図４】 本発明の第二の実施形態による試験波形発生
装置１２の動作を示すタイミングチャートである。

【図５】 従来例によるディジタル試験波形発生装置の
構成を示すブロック図である。

【図６】 ディジタル波形発生装置による波形例．

【図７】 ディジタル波形の遷移時間．

【図８】 従来のディジタル波形発生装置による三角
波．

【符号の説明】

１１、１２ 試験波形発生装置 ２１、２２ ディジタル波形発生回路 ２３、２４ 能力調整用回路 ２３Ａ、２４Ａ 抵抗素子 ２３Ｂ、２４Ｂ 容量素子 ２５、２６、２７ ダイオード ４１ 被試験装置

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 デジタル波形に基づいてアナログ的な試
   験波形を発生し、この試験波形を被試験装置に供給する
   試験波形発生装置において、 各々異なるタイミングでディジタル波形を出力端子から
   出力する複数のデジタル波形発生回路と、 前記複数のデジタル波形発生回路の出力端子が、抵抗素
   子と容量素子とにより積分回路として構成された能力調
   整用回路に各々入力され、前記能力調整用回路の出力ど
   うしを接続する接続部とを具備し、前記接続部で複数の前記能力調整用回路の出力波形を合
   成して得られる、前記複数のデジタル波形発生回路の能
   力と、前記能力調整回路とにより決まる電圧レベルの試
   験波形を、 前記被試験装置へ出力することを特徴とする
   試験波形発生装置。
2. 【請求項２】 前記抵抗素子及び前記容量素子が、各々
   可変抵抗素子および可変容量素子であることを特徴とす
   る請求項１記載の試験波形発生装置。
3. 【請求項３】 前記接続部の出力レベルは、前記複数の
   デジタル波形発生回路の能力と、前記能力調整回路の前
   記可変抵抗素子および前記可変容量素子の値により決定
   されることを特徴とする請求項２記載の試験波形発生装
   置。
4. 【請求項４】 前記接続線と所定の電源との間にダイオ
   ード素子が介挿されていることを特徴とする請求項１な
   いし請求項３のいずれかに記載の試験波形発生装置。