JP3060835B2 - Degradation evaluation semiconductor device - Google Patents
Degradation evaluation semiconductor deviceInfo
- Publication number
- JP3060835B2 JP3060835B2 JP6135599A JP13559994A JP3060835B2 JP 3060835 B2 JP3060835 B2 JP 3060835B2 JP 6135599 A JP6135599 A JP 6135599A JP 13559994 A JP13559994 A JP 13559994A JP 3060835 B2 JP3060835 B2 JP 3060835B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- stress
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は劣化評価用半導体装置に
関し、より詳細には、ホットキャリア効果によるＭＯＳ
ＦＥＴの劣化を評価するための劣化評価用半導体装置に
関する。The present invention relates to relates to a semiconductor device for degradation evaluation, and more particularly, MOS due to the hot carrier effect
About degradation semiconductor device for evaluation for evaluating the deterioration of the FET.
【０００２】[0002]
【従来の技術】ホットキャリア効果の評価方法には、Ｄ
Ｃストレスによる評価方法とＡＣストレスによる評価方
法とがある。このうち近年では、ＤＣストレスによる評
価方法に比べて、実デバイスの動作条件に近い条件でス
トレスを印加して評価を行うことができるＡＣストレス
による評価方法が盛んに用いられるようになっており、
その重要度を増してきている。以下、図３に基づいてＡ
Ｃストレスによる評価方法を簡単に説明する。図３は従
来のデバイス評価用半導体装置と該半導体装置への電源
供給系とを模式的に示した回路図である。2. Description of the Related Art A hot carrier effect is evaluated by D.
There is an evaluation method using C stress and an evaluation method using AC stress. Among them, in recent years, an evaluation method based on AC stress, which can perform evaluation by applying a stress under conditions close to the operating conditions of an actual device, has become more popular than an evaluation method based on DC stress.
Its importance is increasing. Hereinafter, based on FIG.
An evaluation method using C stress will be briefly described. FIG. 3 is a circuit diagram schematically showing a conventional semiconductor device for device evaluation and a power supply system for the semiconductor device.
【０００３】図３において４０は半導体装置を示してお
り、３０は半導体装置４０内に形成された評価用のＮ型
ＭＯＳＦＥＴを示している。半導体装置４０には、ゲ−
ト端子３２１、ドレイン端子３２２、ソ−ス端子３２
３、基板端子３２４及びパルス端子３２５の各端子が形
成されており、ゲ−ト端子３２１及びパルス端子３２５
はＮ型ＭＯＳＦＥＴ３０のゲ−ト電極３０G に接続さ
れ、ドレイン端子３２２はドレイン電極３０D に接続さ
れ、ソ−ス端子３２３はソ−ス電極３０S に接続され、
基板端子３２４は基板電極３０Sub に接続されている。In FIG. 3, reference numeral 40 denotes a semiconductor device, and reference numeral 30 denotes an N-type MOSFET for evaluation formed in the semiconductor device 40. The semiconductor device 40 includes a gate.
Terminal 321, drain terminal 322, source terminal 32
3, a substrate terminal 324 and a pulse terminal 325 are formed, and a gate terminal 321 and a pulse terminal 325 are formed.
The gate of the N-type MOSFET 30 - is connected to the gate electrode 30 G, a drain terminal 322 is connected to a drain electrode 30 D, source - scan terminals 323 Seo - is connected to the source electrode 30 S,
The substrate terminal 324 is connected to the substrate electrode 30 Sub .
【０００４】７０は制御装置（コンピュ−タ）を示して
おり、パルスジェネレ−タ５０及びＤＣ電源・測定装置
６０に接続され、これらを制御する。パルスジェネレ−
タ５０の出力端子５０P はパルス端子３２５に接続さ
れ、ＤＣ電源・測定装置６０の出力端子６０G はゲ−ト
端子３２１に接続され、出力端子６０D はドレイン端子
３２２に接続され、出力端子６０S はソ−ス端子３２３
に接続され、出力端子６０Sub は基板端子３２４に接続
されている。A control device (computer) 70 is connected to the pulse generator 50 and the DC power supply / measurement device 60 and controls them. Pulse generator
The output terminal 50 P of the data terminal 50 is connected to the pulse terminal 325, the output terminal 60 G of the DC power supply / measuring device 60 is connected to the gate terminal 321, the output terminal 60 D is connected to the drain terminal 322, and the output terminal 60 S is a source terminal 323
, And the output terminal 60 Sub is connected to the substrate terminal 324.
【０００５】ＡＣストレスを印加する場合、ＤＣ電源・
測定装置６０からゲ−ト端子３２１にＤＣ電圧は印加さ
れず、パルスジェネレ−タ５０で発生されたＡＣストレ
スが出力端子５０P 及びパルス端子３２５を介してゲ−
ト電極３０G に印加される。一方、Ｎ型ＭＯＳＦＥＴ３
０のソ−ス端子３２３及び基板端子３２４の各端子には
ＤＣ電源・測定装置６０により各々０Ｖが印加され、ド
レイン端子３２２には実ＬＳＩの動作電圧程度である５
Ｖ〜６．５Ｖ程度の電圧が印加される。この状態でパル
スジェネレ−タ５０により任意の時間Ｎ型ＭＯＳＦＥＴ
３０に前記ＡＣストレスが印加される。その後、制御装
置７０からの信号により出力端子５０Pから出力されて
いた前記ＡＣストレスがオフされ、代わってＤＣ電源・
測定装置６０によりゲ−ト端子３２１及びドレイン端子
３２２各々に適当なＤＣ電圧が印加される。そして、Ｄ
Ｃ電源・測定装置６０によりしきい値電圧Ｖth等の諸特
性が測定される。以後、上記ＡＣストレスの印加と上記
諸特性の測定とが経時的に繰り返され、Ｎ型ＭＯＳＦＥ
Ｔ３０における特性の劣化が測定・評価される。When an AC stress is applied, a DC power supply
No DC voltage is applied from the measuring device 60 to the gate terminal 321, and the AC stress generated by the pulse generator 50 is applied to the gate via the output terminal 50 P and the pulse terminal 325.
It is applied to the gate electrode 30 G. On the other hand, N-type MOSFET3
0V is applied to each of the zero source terminal 323 and the substrate terminal 324 by the DC power supply / measurement device 60, and the drain terminal 322 is at the operating voltage of the actual LSI.
A voltage of about V to 6.5 V is applied. In this state, the N-type MOSFET is arbitrarily set by the pulse generator 50 for an arbitrary time.
The AC stress is applied to 30. Thereafter, the has been outputted from the output terminal 50 P by a signal from the control unit 70 AC stress is turned off, DC power supply, instead
An appropriate DC voltage is applied to each of the gate terminal 321 and the drain terminal 322 by the measuring device 60. And D
Various characteristics such as the threshold voltage Vth are measured by the C power supply / measuring device 60. Thereafter, the application of the AC stress and the measurement of the various characteristics are repeated with time, and the N-type MOSFET is repeated.
Deterioration of characteristics at T30 is measured and evaluated.
【０００６】[0006]
【発明が解決しようとする課題】上記した従来のＡＣス
トレスによる評価方法の場合には、Ｎ型ＭＯＳＦＥＴ３
０の外部にパルスジェネレ−タ５０等のＡＣ発生源とな
る装置を必要とし、特性の劣化を測定・評価する装置が
大がかりになるという課題がある。In the case of the above-described conventional evaluation method using AC stress, the N-type MOSFET 3 is used.
However, there is a problem that a device that becomes an AC generation source such as the pulse generator 50 is required outside the zero, and a device for measuring and evaluating the deterioration of the characteristics becomes large.
【０００７】本発明は上記課題に鑑みなされたものであ
り、ＡＣ発生源としてパルスジェネレータ等の大がかり
な装置を用いなくとも、外部からＤＣ電圧を印加するだ
けで実デバイスの動作条件に近い条件のＡＣストレスを
ＭＯＳＦＥＴに印加することができる劣化評価用半導体
装置を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and does not require a large-scale device such as a pulse generator as an AC generation source. and its object is to provide an AC stress deterioration evaluating a semiconductor device that can be applied to the MOSFET to.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に本発明に係る劣化評価用半導体装置は、評価対象であ
るＭＯＳＦＥＴとこれにストレスを印加する発振回路と
が同一半導体装置内に形成された劣化評価用半導体装置
において、前記発振回路の入力側には外部からＤＣ電圧
が印加される端子を備え、該発振回路の出力側が前記Ｍ
ＯＳＦＥＴの電極に接続されていることを特徴とする。Means for Solving the Problems] engagement Ru deterioration evaluating a semiconductor device of the present invention in order to achieve the above object, evaluated der
MOSFETs and oscillation circuits that apply stress to them
For evaluating deterioration formed in the same semiconductor device
In the above, a DC voltage is externally applied to the input side of the oscillation circuit.
Is applied, and the output side of the oscillation circuit is connected to the M
Characterized in that it is connected to the electrode of OSFET.
【０００９】[0009]
【作用】上記構成に係る劣化評価用半導体装置にあって
は、前記発振回路の入力側には前記半導体装置の外部か
らＤＣ電圧が印加される端子を備える。そして該ＤＣ電
圧により前記発振回路においてＡＣが発振され、該ＡＣ
がＡＣストレスとして前記評価対象であるＭＯＳＦＥＴ
の電極に印加される。このことから分かるように、上記
構成に係る劣化評価用半導体装置にあっては、従来の技
術のように前記半導体装置の外部にＡＣ発生源となるパ
ルスジェネレータ等の大がかりな装置を用いなくても、
前記半導体装置の外部からＤＣ電圧を印加するのみでＡ
Ｃストレスによる評価を行うことが可能である。これに
より、ＭＯＳＦＥＴの劣化を容易かつ低コストで測定・
評価することが可能になる。[Action] In the engaging Ru deterioration evaluating a semiconductor device of the above configuration, wherein the input side of the oscillating circuit comprises a terminal DC voltage is applied from the outside of the semiconductor device. And the DC power
AC is oscillated in the oscillation circuit by the pressure ,
Is a MOSFET which is evaluated as the AC stress
Are applied to the electrodes. As can be seen from this that, in the engagement Ru deterioration evaluating a semiconductor device of the above construction, without using a large-scale apparatus for the pulse generator such that the AC source outside the semiconductor device as in the prior art Even
Only by applying a DC voltage from outside the semiconductor device, A
It is possible to perform evaluation by C stress. This makes it easy to measure MOSFET degradation at low cost.
It becomes possible to evaluate.
【００１０】[0010]
【実施例】以下、本発明に係る劣化評価用半導体装置の
実施例を図面に基づいて説明する。図１は実施例に係る
デバイス（ＭＯＳＦＥＴ）劣化評価用半導体装置及び該
半導体装置への電源供給系を模式的に示した回路図であ
る。図１において１０は半導体装置を示し、７０は半導
体装置１０の外部に配設された制御装置（コンピュー
タ）を示し、２０はＤＣ電源・測定装置を示している。BRIEF DESCRIPTION based on the embodiment of the engagement Ru deterioration evaluating a semiconductor device of the present invention with reference to the accompanying drawings. FIG. 1 is a circuit diagram schematically illustrating a semiconductor device for device (MOSFET) deterioration evaluation and a power supply system to the semiconductor device according to the embodiment. 1, reference numeral 10 denotes a semiconductor device, 70 denotes a control device (computer) provided outside the semiconductor device 10, and 20 denotes a DC power supply / measurement device.
【００１１】半導体装置１０の内部にはＣＭＯＳインバ
−タがＡ1 〜Ａn までｎ段（ただし、ｎは数十〜数百の
値を有する奇数である）リング状に接続されたリングオ
シレ−タ１１と、評価用のＮ型ＭＯＳＦＥＴ３０が形成
されている。半導体装置１０にはゲ−ト端子３２１、ド
レイン端子３２２、ソ−ス端子３２３及び基板端子３２
４の各端子が形成されており、ゲ−ト端子３２１はＮ型
ＭＯＳＦＥＴ３０のゲ−ト電極３０G に接続され、ドレ
イン端子３２２はドレイン電極３０D に接続され、ソ−
ス端子３２３はソ−ス電極３０S に接続され、基板端子
３２４は基板電極３０Sub に接続されている。また、半
導体装置１０にはＤＣ入力端子１１１及びＧＮＤ端子１
１２が形成されており、ＤＣ入力端子１１１はリングオ
シレ−タの電源端子１１DCに接続され、ＧＮＤ端子１１
２はリングオシレ−タ１１のグランド端子１１GND に接
続されている。また、リングオシレ−タ１１の出力端子
１１O はＮ型ＭＯＳＦＥＴ３０のゲ−ト電極３０G に接
続されている。[0011] CMOS in the semiconductor device 10 is inverted - data is n stages to A 1 to A n (where, n is an odd number having a value of several tens to several hundreds) are connected in a ring Ringuoshire - data 11 and an N-type MOSFET 30 for evaluation. The semiconductor device 10 has a gate terminal 321, a drain terminal 322, a source terminal 323, and a substrate terminal 32.
And each pin is formed of 4, gate - DOO terminal 321 gate of N-type MOSFET 30 - is connected to the gate electrode 30 G, a drain terminal 322 is connected to a drain electrode 30 D, source -
Scan terminal 323 source - is connected to the source electrode 30 S, the substrate terminal 324 is connected to the substrate electrode 30 Sub. The semiconductor device 10 has a DC input terminal 111 and a GND terminal 1.
A DC input terminal 111 is connected to a power terminal 11 DC of the ring oscillator, and a GND terminal 11 is formed.
2 is connected to the ground terminal 11 GND of the ring oscillator 11. Further, Ringuoshire - output terminal 11 O of motor 11 is gate of N-type MOSFET 30 - is connected to the gate electrode 30 G.
【００１２】ＤＣ電源・測定装置２０には半導体装置１
０に形成されている各端子に対応する電圧供給端子が形
成されている。すなわち、グランド電圧を供給する端子
２０GND はＧＮＤ端子１１２に接続され、リングオシレ
−タ１１にＤＣ電源を供給する端子２０DCはＤＣ入力端
子１１１に接続され、Ｎ型ＭＯＳＦＥＴ３０にゲ−ト電
圧を供給する端子２０G はゲ−ト端子３２１に接続さ
れ、ドレイン電圧を供給する端子２０D はドレイン端子
３２２に接続され、ソ−ス電圧を供給する端子２０S は
ソ−ス端子３２３に接続され、基板電圧を供給する端子
２０Sub は基板端子３２４に接続されている。The semiconductor device 1 is connected to the DC power supply / measurement device 20.
A voltage supply terminal corresponding to each terminal formed at 0 is formed. That is, the terminal 20 GND for supplying the ground voltage is connected to the GND terminal 112, the terminal 20 DC for supplying the DC power to the ring oscillator 11 is connected to the DC input terminal 111, and the gate voltage is supplied to the N-type MOSFET 30. terminal 20 G to the gate - is connected to the bets terminal 321, the terminal 20 D supplies a drain voltage is connected to the drain terminal 322, source - terminal 20 S supplies a scan voltage source - is connected to the scan terminals 323, The terminal 20 Sub for supplying the substrate voltage is connected to the substrate terminal 324.
【００１３】上記の如く構成されたデバイス劣化評価用
半導体装置にあっては、以下のようにしてデバイスのＡ
Ｃストレス評価が行われる。 〈ＡＣストレスの印加〉ＤＣ電源・測定装置２０からＤ
Ｃ入力端子１１１を介してリングオシレ−タ１１の電源
端子１１DCに適当なＤＣ電源電圧（例えば、６．５Ｖ）
が印加される。また、ＧＮＤ端子１１２を介してグラン
ド端子１１GND にも適当な電圧（例えば、０Ｖ）が印加
される。同様に、Ｎ型ＭＯＳＦＥＴ３０のドレイン電極
３０D 、ソ−ス電極３０S 及び基板電極３０F にも適当
な電圧（例えば、ドレイン電極３０D に６．５Ｖ、その
他の電極に０Ｖ）が印加される。In the semiconductor device for device deterioration evaluation configured as described above, the A
C stress evaluation is performed. <Application of AC stress> D from DC power supply / measuring device 20
An appropriate DC power supply voltage (for example, 6.5 V) to the power supply terminal 11 DC of the ring oscillator 11 via the C input terminal 111.
Is applied. Also, an appropriate voltage (for example, 0 V) is applied to the ground terminal 11 GND via the GND terminal 112. Similarly, the drain electrode 30 D of the N-type MOSFET 30, source - source electrode 30 S and the appropriate voltage to the substrate electrode 30 F (e.g., the drain electrode 30 D 6.5V, the other electrode 0V) is applied .
【００１４】電源端子１１DCに前記ＤＣ電源電圧（６．
５Ｖ）が印加されると、リングオシレ−タ１１の出力端
子１１O から、ＣＭＯＳインバ−タＡ1 〜Ａn の段数ｎ
と一段当たりの遅延時間とによって決定される周波数の
ＡＣが出力される。すなわち、ＣＭＯＳインバ−タＡ1
〜Ａn の遅延時間をＴHL（ハイからロ−に切り替わるの
に要する時間）、ＴLH（ロ−からハイに切り替わるのに
要する時間）とすると、リングオシレ−タ１１の発振周
波数ｆOSC は、ｆOSC ＝１／（ｎ×（ＴHL＋ＴLH））と
なる。そして、発振周波数ｆOSC を有する前記ＡＣがＡ
ＣストレスとしてＮ型ＭＯＳＦＥＴ３０のゲ−ト電極３
０G に印加される。前記ＡＣストレスのゲ−ト電極３０
G への印加は任意の時間維持される。この時、ＤＣ電源
・測定装置２０の端子２０G とゲ−ト電極３０G とは接
続されていない。The power supply terminal 11 DC is connected to the DC power supply voltage (6.
When 5V) is applied, Ringuoshire - from the output terminal 11 O of motor 11, CMOS inverter - number n of data A 1 to A n
And an AC having a frequency determined by the delay time per stage. That is, the CMOS inverter A 1
Assuming that the delay time of ＡA n is T HL (the time required for switching from high to low) and T LH (the time required for switching from low to high), the oscillation frequency f OSC of the ring oscillator 11 is f OSC = 1 / (n × ( THL + TLH )). The AC having the oscillation frequency f OSC is A
Gate electrode 3 of N-type MOSFET 30 as C stress
0 G is applied. The gate electrode 30 of the AC stress
The application to G is maintained for an arbitrary time. At this time, the terminal 20 G and gain of the DC power supply and measuring device 20 - the gate electrode 30 G is not connected.
【００１５】〈特性の測定〉前記任意の時間経過する
と、電源端子１１DCに印加されていた前記ＤＣ電源電圧
（６．５Ｖ）とグランド端子１１GND に印加されていた
電圧がオフされてリングオシレ−タ１１からの前記ＡＣ
の発振が停止され、リングオシレ−タ１１とＮ型ＭＯＳ
ＦＥＴ３０とが電気的に切り離される。そして、Ｎ型Ｍ
ＯＳＦＥＴ３０単体としてＤＣ電源・測定装置２０によ
り自動的に諸特性の測定が行われる。<Measurement of Characteristics> When the above-mentioned arbitrary time has elapsed, the DC power supply voltage (6.5 V) applied to the power supply terminal 11 DC and the voltage applied to the ground terminal 11 GND are turned off, and the ring oscillator is turned off. AC from the data 11
Is stopped, the ring oscillator 11 and the N-type MOS
The FET 30 is electrically disconnected. And N type M
Various characteristics are automatically measured by the DC power supply / measuring device 20 as the OSFET 30 alone.
【００１６】ＡＣストレス印加によるＮ型ＭＯＳＦＥＴ
３０における特性劣化の評価は、前記〈ＡＣストレスの
印加〉と前記〈特性の測定〉とを交互に繰り返し、前記
測定における特性の劣化を経時的に観察し、該観察結果
を評価することで行われる。図２（ａ）に実施例に係る
ＡＣストレス印加方法で測定したＮ型ＭＯＳＦＥＴ３０
におけるしきい値電圧（Ｖth）の経時的変化を示す。こ
れに対する比較例として、図２（ｂ）に従来のＡＣスト
レス印加方法で測定した前記しきい値電圧の経時的変化
を示す。図２において、横軸はＡＣストレスの印加時間
（ｓｅｃ）を示し、縦軸は該ＡＣストレス印加時間に対
するしきい値電圧のシフト量Δth（ｍＶ）を示してい
る。図２のグラフは、Ｎ型ＭＯＳＦＥＴ３０としてチャ
ンネル幅が25μｍでチャンネル長が0.6 μｍのものを用
い、前記ＡＣストレスを印加した後、ドレイン電極３０
D に６．５Ｖ、ソ−ス電極３０S 及び基板電極３０Sub
にそれぞれ０Ｖを印加した状態でＮ型ＭＯＳＦＥＴ３０
をオンさせるのに必要なゲ−ト電圧のシフト量の経時変
化を求めた結果を示したものである。図２（ａ）に示し
たグラフと図２（ｂ）に示したグラフとを比べてみれば
分かるように、リングオシレ−タ１１を用いた場合で
も、外部にパルスジェネレ−タ５０を備えて測定する場
合と同様の精度で前記劣化の経時的変化を測定・評価す
ることができる。N-type MOSFET by applying AC stress
The evaluation of the characteristic deterioration in 30 is performed by repeating the <application of AC stress> and the <measurement of characteristics> alternately, observing the deterioration of the characteristics in the measurement over time, and evaluating the observation result. Will be FIG. 2A shows an N-type MOSFET 30 measured by the AC stress applying method according to the embodiment.
Shows the time-dependent change of the threshold voltage (V th ) in FIG. As a comparative example, FIG. 2B shows a temporal change of the threshold voltage measured by a conventional AC stress applying method. In FIG. 2, the horizontal axis indicates the AC stress application time (sec), and the vertical axis indicates the shift amount Δth (mV) of the threshold voltage with respect to the AC stress application time. The graph of FIG. 2 shows that an N-type MOSFET 30 having a channel width of 25 μm and a channel length of 0.6 μm is used.
D to 6.5V, source - source electrode 30 S and the substrate electrode 30 Sub
N-type MOSFET 30 with 0 V applied to each
This figure shows the result obtained by determining the change with time of the shift amount of the gate voltage necessary for turning on the gate. As can be seen from a comparison between the graph shown in FIG. 2A and the graph shown in FIG. 2B, even when the ring oscillator 11 is used, measurement is performed with the pulse generator 50 provided externally. The time-dependent change of the deterioration can be measured and evaluated with the same accuracy as in the case where
【００１７】以上説明したように実施例に係るデバイス
劣化評価用半導体装置にあっては、半導体装置１０内に
評価用のＮ型ＭＯＳＦＥＴ３０とＮ型ＭＯＳＦＥＴ３０
に印加するＡＣストレス用のＡＣを発振するリングオシ
レ−タ１１が形成され、リングオシレ−タ１１がＮ型Ｍ
ＯＳＦＥＴ３０のゲ−ト電極３０G に接続されているの
で、従来の技術のようにＡＣ発生源となるパルスジェネ
レ−タ等の大掛かりな装置を用意する必要がなくなり、
ＤＣ電源・測定装置２０から半導体装置１０の各端子に
適当なＤＣ電圧を印加するのみで評価用のＮ型ＭＯＳＦ
ＥＴ３０に実デバイスの動作条件に近い条件でＡＣスト
レスを印加することができる。すなわち実施例に係るデ
バイス劣化評価用半導体装置を用いれば、ＡＣストレス
によるデバイスの劣化を低コストでかつ容易に測定・評
価することができる。As described above, in the semiconductor device for device deterioration evaluation according to the embodiment, the N-type MOSFET 30 for evaluation and the N-type MOSFET 30
A ring oscillator 11 for oscillating an AC for AC stress applied to the ring oscillator is formed, and the ring oscillator 11 is an N-type M
OSFET30 of gate - because it is connected to the gate electrode 30 G, the AC source as in the prior art Parusujenere - eliminating the need for a large-scale apparatus such as a motor,
An N-type MOSF for evaluation can be obtained simply by applying an appropriate DC voltage from the DC power supply / measurement device 20 to each terminal of the semiconductor device 10.
An AC stress can be applied to the ET 30 under conditions close to the operating conditions of the actual device. That is, if the semiconductor device for device deterioration evaluation according to the embodiment is used, device deterioration due to AC stress can be easily measured and evaluated at low cost.
【００１８】なお、上記実施例ではＮ型ＭＯＳＦＥＴ３
０における特性の劣化を評価する場合を示したが、Ｎ型
ＭＯＳＦＥＴ３０に限らずＰ型ＭＯＳＦＥＴでも同様に
特性の劣化を低コストでかつ容易に評価することができ
る。In the above embodiment, the N-type MOSFET 3
Although the case where the deterioration of the characteristics at 0 is evaluated has been described, the deterioration of the characteristics can be easily evaluated at low cost not only with the N-type MOSFET 30 but also with the P-type MOSFET.
【００１９】また、リングオシレ−タ１１の発振周波数
は、リングオシレ−タ１１を構成するＣＭＯＳインバ−
タＡ1 〜Ａn の段数を変えれば、容易に変化させること
ができる。また、簡単な配線をするだけで、リングオシ
レ−タ１１の出力端子１１Oをゲ−ト電極３０G だけで
なくドレイン電極３０D にも接続するができる。さら
に、リングオシレ−タ１１のゲ−ト電極３０G に接続さ
れる出力端子とドレイン電極３０D に接続される出力端
子とをＣＭＯＳインバ−タ１段分ずらすだけでゲ−ト電
極３０G とドレイン電極３０D とに逆位相のパルスを印
加することもできる。したがって、種々の条件で、種々
の特性を容易に測定・評価することができる。The oscillation frequency of the ring oscillator 11 depends on the CMOS inverter constituting the ring oscillator 11.
By changing the number of stages of data A 1 to A n, it can be easily changed. Also, just a simple wiring, Ringuoshire - an output terminal 11 O of motor 11 gate - it is also connected to the drain electrode 30 D not only gate electrode 30 G. Furthermore, Ringuoshire - motor 11 of the gate - gate electrode 30 G connected to the output terminal and the drain electrode 30 CMOS and an output terminal connected to the D inverter - gate only shifting data one step - gate electrode 30 G and the drain it is also possible to apply a reverse phase of the pulse to the electrode 30 D. Therefore, various characteristics can be easily measured and evaluated under various conditions.
【００２０】[0020]
【発明の効果】以上詳述したように本発明に係る劣化評
価用半導体装置にあっては、同一の半導体装置内に評価
対象であるＭＯＳＦＥＴと発振回路とが形成され、該発
振回路の出力側が前記評価対象であるＭＯＳＦＥＴの電
極に接続されているので、従来の技術のように半導体装
置の外部にＡＣ発生源としてパルスジェネレータ等の大
がかりな装置を配設する必要がなく、前記半導体装置の
外部から前記発振回路を動作させるためのＤＣ電圧を印
加するだけで前記評価対象であるＭＯＳＦＥＴに実デバ
イスの動作条件に近い条件でＡＣストレスを印加するこ
とができる。すなわち本発明に係る評価用半導体装置を
用いれば、ＡＣストレスによるＭＯＳＦＥＴの劣化を低
コストでかつ容易に測定・評価することができる。In the engagement Ru deterioration evaluating a semiconductor device of the present invention as described in detail above, according to the present invention is evaluated in the same semiconductor device
Since a target MOSFET and an oscillation circuit are formed, and the output side of the oscillation circuit is connected to the electrode of the MOSFET to be evaluated, a pulse generator is provided outside the semiconductor device as an AC generation source as in the prior art. Large
It is not necessary to dispose a disparate device, and only by applying a DC voltage for operating the oscillation circuit from the outside of the semiconductor device, the AC stress is applied to the MOSFET to be evaluated under conditions close to the operating conditions of the actual device. Can be applied. That the use of the semiconductor device for engaging Ru evaluation in the present invention, it is possible to and at a low cost readily measured and evaluated deterioration of MOSFET due to AC stress.
【図１】 本発明の実施例に係る劣化評価用半導体装置
と該半導体装置への電源供給系とを模式的に示した回路
図である。1 is a circuit diagram schematically showing a power supply system to the engagement Ru degradation evaluation semiconductor device and the semiconductor device in an embodiment of the present invention.
【図２】ＡＣストレス印加時間としきい値電圧のシフト
量（Δth）との関係を示したグラフであり、（ａ）図は
実施例に係るＡＣストレス印加方法で測定した結果を示
したグラフで、（ｂ）図は従来のＡＣストレス印加方法
で測定した結果を示したグラフである。FIG. 2 is a graph showing a relationship between an AC stress application time and a shift amount (Δth) of a threshold voltage, and FIG. 2A is a graph showing a result measured by an AC stress application method according to an embodiment; And (b) are graphs showing the results measured by the conventional AC stress applying method.
【図３】従来のデバイス劣化評価用半導体装置と該半導
体装置への電源供給系とを模式的に示した回路図であ
る。FIG. 3 is a circuit diagram schematically showing a conventional device for evaluating device deterioration and a power supply system for the semiconductor device.
１０ 半導体装置 ２０、６０ ＤＣ電源・測定装置 １１ リングオシレ−タ（発振回路） ３０ Ｎ型ＭＯＳＦＥＴ（評価用ＭＯＳＦＥＴ） ３０G ゲ−ト電極 ３０D ドレイン電極 ３０S ソ−ス電極 ３０Sub 基板電極 ７０ 制御装置（コンピュ−タ）Reference Signs List 10 semiconductor device 20, 60 DC power supply / measurement device 11 ring oscillator (oscillation circuit) 30 N-type MOSFET (evaluation MOSFET) 30 G gate electrode 30 D drain electrode 30 S source electrode 30 Sub substrate electrode 70 control Equipment (computer)
Claims (1)
トレスを印加する発振回路とが同一半導体装置内に形成
された劣化評価用半導体装置において、前記発振回路の
入力側には外部からＤＣ電圧が印加される端子を備え、
該発振回路の出力側が前記ＭＯＳＦＥＴの電極に接続さ
れていることを特徴とする劣化評価用半導体装置。1. A MOSFET to be evaluated and a MOSFET
Oscillation circuit for applying stress is formed in the same semiconductor device
The degradation evaluation semiconductor device, wherein the oscillation circuit
The input side has a terminal to which a DC voltage is applied from the outside,
Oscillation circuit of the output side is possible deterioration evaluating semiconductor devices you wherein connected to the electrodes of the prior Symbol M OSFET.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135599A JP3060835B2 (en) | 1994-06-17 | 1994-06-17 | Degradation evaluation semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135599A JP3060835B2 (en) | 1994-06-17 | 1994-06-17 | Degradation evaluation semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH085706A JPH085706A (en) | 1996-01-12 |
| JP3060835B2 true JP3060835B2 (en) | 2000-07-10 |
Family
ID=15155591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135599A Expired - Fee Related JP3060835B2 (en) | 1994-06-17 | 1994-06-17 | Degradation evaluation semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060835B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472004B1 (en) * | 2002-07-30 | 2005-03-10 | 동부아남반도체 주식회사 | Semiconductor device |
| JP6656692B2 (en) | 2015-10-16 | 2020-03-04 | 富士電機株式会社 | Semiconductor device evaluation method and semiconductor device evaluation device |
-
1994
- 1994-06-17 JP JP6135599A patent/JP3060835B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH085706A (en) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7103861B2 (en) | Test structure for automatic dynamic negative-bias temperature instability testing | |
| JP3934551B2 (en) | Semiconductor integrated circuit, liquid crystal driving device, and liquid crystal display system | |
| KR970029757A (en) | Semiconductor device and comparison circuit | |
| US8040195B2 (en) | Current source device, oscillator device and pulse generator | |
| KR100685172B1 (en) | Semiconductor circuit | |
| US20060273803A1 (en) | Method and apparatus for measuring transfer characteristics of a semiconductor device | |
| KR950015743A (en) | Voltage multiplication circuit of semiconductor integrated circuit | |
| KR100234713B1 (en) | Substrate voltage generator circuit for semiconductor memory device | |
| Berglund et al. | Performance limitations of the IGFET bucket-brigade shift register | |
| JP3060835B2 (en) | Degradation evaluation semiconductor device | |
| JP4351535B2 (en) | Improved differential inverter | |
| JP3692648B2 (en) | Semiconductor device | |
| JPH09145774A (en) | Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it | |
| TWI817726B (en) | Test circuits | |
| JP2002299559A (en) | Booster circuit and display comprising it | |
| JP6872837B2 (en) | Oscillator circuit and voltage controller | |
| JP3241543B2 (en) | Semiconductor circuit characteristic evaluation device and semiconductor circuit device provided with characteristic evaluation device | |
| KR100472004B1 (en) | Semiconductor device | |
| JP2001313529A5 (en) | ||
| KR19990020692U (en) | Semiconductor test pattern circuit | |
| JPH085691A (en) | Inspection method for thin film transistor array | |
| JP2978845B2 (en) | Electromigration evaluation circuit | |
| JPS5992620A (en) | Clock generator circuit | |
| KR100188126B1 (en) | Oscillator generating constant frequency | |
| JP2004004049A (en) | Inspection method and inspection device for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |