JPH09145774A - Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it - Google Patents

Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it

Info

Publication number
JPH09145774A
JPH09145774A JP7305380A JP30538095A JPH09145774A JP H09145774 A JPH09145774 A JP H09145774A JP 7305380 A JP7305380 A JP 7305380A JP 30538095 A JP30538095 A JP 30538095A JP H09145774 A JPH09145774 A JP H09145774A
Authority
JP
Japan
Prior art keywords
floating gate
terminal
semiconductor device
deterioration
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7305380A
Other languages
Japanese (ja)
Inventor
Yoshihiro Hirota
良浩 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP7305380A priority Critical patent/JPH09145774A/en
Publication of JPH09145774A publication Critical patent/JPH09145774A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To inexpensively and easily measure and evaluate the deterioration in the characteristics of a floating gate type MOSFET by forming an oscillation circuit and a floating gate type MOSFET for evaluation within a same semiconductor device. SOLUTION: A floating gate type MOSFET 30 for evaluation and a ring oscillator 11 for oscillation AC for AC stress being applied to the floating gate type MOSFET 30 are formed as a semiconductor device for evaluating device deterioration within a semiconductor device 10. In the ring oscillator 11, a device which is connected to a gate electrode 30G of the floating gate type MOSFET 30 for evaluation and a substrate electrode 30sub by wires is used, thus measuring and evaluating the deterioration in the characteristics of the floating gate type MOSFET.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はデバイス劣化評価用
半導体装置及びそれを用いたデバイス劣化評価方法に関
し、より詳細にはフローティングゲート型MOSFET
の特性の劣化を評価するためのデバイス劣化評価用半導
体装置及びそれを用いたデバイス劣化評価方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device for device deterioration evaluation and a device deterioration evaluation method using the same, and more particularly to a floating gate MOSFET.
The present invention relates to a semiconductor device for evaluating device deterioration for evaluating deterioration of characteristics of the device and a device deterioration evaluation method using the same.

【0002】[0002]

【従来の技術】メモリ機能を持つMOSFET、すなわ
ちフローティングゲートを有するMOSFETにおいて
は、電気的な書込や消去が行われる。この書込や消去
は、電極間に電圧を印加させることによりゲート酸化膜
を介してトンネル電流(リーク電流)を流し、フローテ
ィング電極に電荷を蓄積したり放電することにより行わ
れるので、LSI使用中に何度も繰り返され、そのトラ
ンジスタの書込・消去の動作に対する信頼性の確保が重
要となっている。
2. Description of the Related Art Electrical writing and erasing are performed in a MOSFET having a memory function, that is, a MOSFET having a floating gate. This writing or erasing is performed by applying a voltage between the electrodes to cause a tunnel current (leakage current) to flow through the gate oxide film and to accumulate or discharge electric charges in the floating electrode. Therefore, it is important to ensure the reliability of the writing / erasing operation of the transistor.

【0003】そこで、現状では信頼性のテストとして、
ACストレス(パルスジェネレータ)を用いた方法が行
われている。以下、図3に基づいてACストレスによる
評価方法を簡単に説明する。図3は従来のデバイス評価
用半導体装置と該半導体装置への電源供給系とを模式的
に示した回路図である。
Therefore, in the present situation, as a reliability test,
A method using AC stress (pulse generator) is performed. The evaluation method based on AC stress will be briefly described below with reference to FIG. FIG. 3 is a circuit diagram schematically showing a conventional device evaluation semiconductor device and a power supply system for the semiconductor device.

【0004】図3において40は半導体装置を示してお
り、30は半導体装置40内に形成された評価用のフロ
ーティングゲート型MOSFETを示しており、310
はフローティングゲートである。半導体装置40には、
ゲ−ト端子321、ドレイン端子322、ソ−ス端子3
23、基板端子324及びパルス端子325の各端子が
形成されており、ゲ−ト端子321及びパルス端子32
5はフローティングゲート型MOSFET30のゲ−ト
電極30G に接続され、ドレイン端子322はドレイン
電極30D に接続され、ソ−ス端子323はソ−ス電極
30S に接続され、基板端子324は基板電極30Sub
に接続されている。
In FIG. 3, reference numeral 40 denotes a semiconductor device, 30 denotes a floating gate type MOSFET for evaluation formed in the semiconductor device 40, and 310.
Is a floating gate. The semiconductor device 40 includes
Gate terminal 321, drain terminal 322, source terminal 3
23, a substrate terminal 324 and a pulse terminal 325 are formed, and a gate terminal 321 and a pulse terminal 32 are formed.
5 is connected to the gate electrode 30 G of the floating gate MOSFET 30, the drain terminal 322 is connected to the drain electrode 30 D , the source terminal 323 is connected to the source electrode 30 S , and the substrate terminal 324 is the substrate. Electrode 30 Sub
It is connected to the.

【0005】70は制御装置(コンピュ−タ)を示して
おり、パルスジェネレ−タ50及びDC電源・測定装置
60に接続され、これらを制御する。パルスジェネレ−
タ50の出力端子50P はパルス端子325に接続さ
れ、DC電源・測定装置60の出力端子60G はゲ−ト
端子321に接続され、出力端子60D はドレイン端子
322に接続され、出力端子60S はソ−ス端子323
に接続され、出力端子60Sub は基板端子324に接続
されている。また、パルスジェネレ−タ50の他の出力
端子50P'は、DC電源・測定装置60の出力端子60
D 、出力端子60S 、及び出力端子60Sub にそれぞれ
接続されている。
Reference numeral 70 denotes a control device (computer), which is connected to the pulse generator 50 and the DC power supply / measuring device 60 and controls them. Pulse generator
The output terminal 50 P of the input terminal 50 is connected to the pulse terminal 325, the output terminal 60 G of the DC power supply / measuring device 60 is connected to the gate terminal 321, and the output terminal 60 D is connected to the drain terminal 322. 60 S is a source terminal 323
, And the output terminal 60 Sub is connected to the substrate terminal 324. The other output terminal 50 P ′ of the pulse generator 50 is the output terminal 60 of the DC power supply / measuring device 60.
D , the output terminal 60 S , and the output terminal 60 Sub , respectively.

【0006】ACストレスを印加する場合、DC電源・
測定装置60からゲ−ト端子321にDC電圧は印加さ
れず、パルスジェネレ−タ50で発生されたACストレ
スが出力端子50P 及びパルス端子325を介してゲ−
ト電極30G に印加される。一方、フローティングゲー
ト型MOSFET30のドレイン端子322、ソ−ス端
子323及び基板端子324の各端子にはDC電源・測
定装置60によりパルスジェネレータ50からゲート電
極30G に与えられるパルスとは逆位相のパルスが与え
られる。この状態でパルスジェネレ−タ50により任意
の時間フローティングゲート型MOSFET30に前記
ACストレスが印加され、書込と消去とが連続的に繰り
返し行われる。その後、制御装置70からの信号により
出力端子50P から出力されていた前記ACストレスが
オフされ、代わってDC電源・測定装置60によりゲ−
ト端子321、ドレイン端子322及び基板端子324
に各々に適当なDC電圧が印加され、書込又は消去が行
われ、書込又は消去のどちらかの状態でストレス印加の
停止が行われる。そして、DC電源・測定装置60によ
り、この時のしきい値電圧Vth等の諸特性が測定され
る。以後、上記ACストレスの印加と上記諸特性の測定
とが経時的に繰り返され、フローティングゲート型MO
SFET30における前記特性の測定が行われ、特性劣
化が評価される。
When applying AC stress, a DC power source
No DC voltage is applied to the gate terminal 321 from the measuring device 60, and the AC stress generated in the pulse generator 50 is gated through the output terminal 50 P and the pulse terminal 325.
Applied to the electrode 30 G. On the other hand, each of the drain terminal 322, the source terminal 323, and the substrate terminal 324 of the floating gate MOSFET 30 has a pulse having a phase opposite to the pulse given from the pulse generator 50 to the gate electrode 30 G by the DC power supply / measuring device 60. Is given. In this state, the AC stress is applied to the floating gate type MOSFET 30 by the pulse generator 50 for an arbitrary time, and writing and erasing are continuously repeated. After that, the AC stress output from the output terminal 50 P is turned off by a signal from the control device 70, and instead, the DC power source / measurement device 60 causes the gate to be controlled.
Terminal 321, drain terminal 322, and substrate terminal 324
An appropriate DC voltage is applied to each of them to perform writing or erasing, and the stress application is stopped in either the writing or erasing state. Then, the DC power supply / measuring device 60 measures various characteristics such as the threshold voltage V th at this time. After that, the application of the AC stress and the measurement of the various characteristics are repeated over time, and the floating gate type MO
The characteristics of the SFET 30 are measured to evaluate the characteristic deterioration.

【0007】[0007]

【発明が解決しようとする課題】上記した従来のACス
トレスによる評価方法の場合には、フローティングゲー
ト型MOSFET30の外部にパルスジェネレ−タ50
等のAC発生源となる装置を必要とし、ACストレスの
印加による特性の劣化を測定・評価する装置が大がかり
になるという課題があった。
In the case of the conventional evaluation method using AC stress, the pulse generator 50 is provided outside the floating gate MOSFET 30.
However, there is a problem that a device for measuring and evaluating the deterioration of characteristics due to the application of AC stress becomes large.

【0008】本発明は上記課題に鑑みなされたものであ
り、AC発生源としてパルスジェネレ−タ等の大がかり
な装置を用いなくとも、外部からDC電圧を印加するだ
けでACストレスをフローティングゲート型MOSFE
Tに印加して書込み、消去を連続的に行うことができ、
特性の劣化を測定・評価することができるデバイス劣化
評価用半導体装置及びそれを用いたデバイス劣化評価方
法を提供することを目的としている。
The present invention has been made in view of the above problems, and AC stress is applied to a floating gate type MOSFE simply by applying a DC voltage from the outside without using a large-scale device such as a pulse generator as an AC generation source.
By applying to T, writing and erasing can be continuously performed,
An object of the present invention is to provide a semiconductor device for device deterioration evaluation capable of measuring and evaluating deterioration of characteristics and a device deterioration evaluation method using the same.

【0009】[0009]

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るデバイス劣化評価用半導体
装置は、同一半導体装置内に発振回路及び評価用フロー
ティングゲート型MOSFETが形成されており、前記
発振回路は、前記評価用フローティングゲート型MOS
FETのゲート電極と、基板電極とに、それぞれ配線を
用いて接続されていることを特徴としている。
In order to achieve the above object, in a semiconductor device for device deterioration evaluation according to the present invention, an oscillation circuit and a floating gate MOSFET for evaluation are formed in the same semiconductor device. The oscillation circuit is a floating gate type MOS for evaluation.
The FET is characterized in that it is connected to the gate electrode of the FET and the substrate electrode using wirings.

【0010】上記デバイス劣化評価用半導体装置によれ
ば、従来のように半導体装置の外部にAC発生源として
パルスジェネレ−タ等の大掛かりな装置を配設する必要
がなく、前記半導体装置の外部から前記発振回路を動作
させるためのDC電圧を印加するだけでACストレスを
前記評価用のフローティングゲート型MOSFETに印
加し、書込み、消去を連続的に行うことができる。従っ
て、前記デバイス評価用半導体装置を用いることによ
り、ACストレスによる前記フローティングゲート型M
OSFETの特性の劣化を低コストでかつ容易に測定・
評価することができ、高信頼性のデバイスを短期間で開
発することが可能となる。
According to the above-mentioned semiconductor device for device deterioration evaluation, it is not necessary to dispose a large-scale device such as a pulse generator as an AC generation source outside the semiconductor device as in the conventional case, and the semiconductor device can be used from outside the semiconductor device. By simply applying a DC voltage for operating the oscillation circuit, AC stress can be applied to the evaluation floating gate type MOSFET to continuously perform writing and erasing. Therefore, by using the device evaluation semiconductor device, the floating gate M
Easy measurement of deterioration of OSFET characteristics at low cost
It can be evaluated, and it becomes possible to develop a highly reliable device in a short period of time.

【0011】また、本発明に係るデバイス劣化評価方法
は、上記デバイス劣化評価用半導体装置を用いたデバイ
ス劣化評価方法であって、フローティングゲート型MO
SFETの劣化を評価するデバイス劣化評価方法であっ
て、発振回路からのゲート電極への信号と、前記発振回
路から基板電極への信号とが逆位相を示すように金属配
線を配置し、前記発振回路に対して外部から電源電圧を
印加することを特徴としている。
A device deterioration evaluation method according to the present invention is a device deterioration evaluation method using the above-described semiconductor device for device deterioration evaluation, which is a floating gate type MO device.
A device deterioration evaluation method for evaluating deterioration of an SFET, comprising arranging metal wiring so that a signal from an oscillation circuit to a gate electrode and a signal from the oscillation circuit to a substrate electrode have opposite phases, The feature is that a power supply voltage is applied to the circuit from the outside.

【0012】上記デバイス劣化評価方法によれば、前記
半導体装置の外部から前記発振回路を動作させるための
DC電圧を印加するだけで、前記フローティングゲート
型MOSFETにACストレスを印加することができ
る。従って、前記方法を用いることにより、ACストレ
スによる前記フローティングゲート型MOSFETの特
性の劣化を低コストでかつ容易に測定・評価することが
できる。
According to the device deterioration evaluation method, the AC stress can be applied to the floating gate type MOSFET only by applying the DC voltage for operating the oscillation circuit from the outside of the semiconductor device. Therefore, by using the above method, the deterioration of the characteristics of the floating gate type MOSFET due to the AC stress can be easily measured and evaluated at low cost.

【0013】[0013]

【発明の実施の形態】以下、本発明に係るデバイス劣化
評価用半導体装置及びそれを用いたデバイス劣化評価方
法の実施の形態を図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a semiconductor device for device deterioration evaluation and a device deterioration evaluation method using the same according to the present invention will be described below with reference to the drawings.

【0014】図1は実施の形態に係る半導体装置及び該
半導体装置への電源供給系を模式的に示した回路図であ
る。図1において10は半導体装置を示し、70は半導
体装置10の外部に配設された制御装置(コンピュ−
タ)を示し、20はDC電源・測定装置を示している。
FIG. 1 is a circuit diagram schematically showing a semiconductor device according to an embodiment and a power supply system for the semiconductor device. In FIG. 1, reference numeral 10 denotes a semiconductor device, and 70 denotes a control device (computer) provided outside the semiconductor device 10.
And 20 indicates a DC power supply / measuring device.

【0015】半導体装置10の内部にはCMOSインバ
−タがA1 〜An までn段(ただし、nは0十〜数百の
値を有する奇数である)リング状に接続されたリングオ
シレ−タ11と、評価用のフローティングゲート型MO
SFET30が形成されている。このフローティングゲ
ート型MOSFET30のゲート電極30G の下方には
絶縁膜に挟まれたフローティングゲート310が形成さ
れている。この半導体装置10にはゲ−ト端子321、
ドレイン端子322、ソ−ス端子323及び基板端子3
24の各端子が形成されており、ゲ−ト端子321はフ
ローティングゲート型MOSFET30のゲ−ト電極3
G に接続され、ドレイン端子322はドレイン電極3
D に接続され、ソ−ス端子323はソ−ス電極30S
に接続され、基板端子324は基板電極30Sub に接続
されている。また、半導体装置10にはDC入力端子1
11及びGND端子112が形成されており、DC入力
端子111はリングオシレ−タの電源端子11DCに接続
され、GND端子112はリングオシレ−タ11のグラ
ンド端子11GND に接続されている。また、リングオシ
レ−タ11には2本の出力端子11O1、11O2が形成さ
れており、出力端子11O1はフローティングゲート型M
OSFET30のゲ−ト電極30G に接続され、他の出
力端子11O2は基板電極30Sub に接続されている。な
お、出力端子11O1と出力端子11O2とは、CMOSイ
ンバータ奇数段分ずれた位置にあり、そのため出力端子
11O1からの出力と出力端子11O2からの出力とはお互
いに逆位相になるようになっている。また、半導体装置
10内の配線及び端子(パッド)はAl等、低抵抗の金
属により形成されている。
Inside the semiconductor device 10, CMOS inverters are connected in a ring shape in which n stages (where n is an odd number having a value of 0 to several hundreds) from A 1 to A n are connected in a ring shape. 11 and floating gate type MO for evaluation
The SFET 30 is formed. A floating gate 310 sandwiched between insulating films is formed below the gate electrode 30 G of the floating gate MOSFET 30. The semiconductor device 10 has a gate terminal 321 and
Drain terminal 322, source terminal 323 and substrate terminal 3
24 terminals are formed, and the gate terminal 321 is the gate electrode 3 of the floating gate type MOSFET 30.
0 G , the drain terminal 322 is the drain electrode 3
0 D , and the source terminal 323 is connected to the source electrode 30 S.
, And the substrate terminal 324 is connected to the substrate electrode 30 Sub . Further, the semiconductor device 10 has a DC input terminal 1
11 and a GND terminal 112 are formed, the DC input terminal 111 is connected to the power supply terminal 11 DC of the ring oscillator, and the GND terminal 112 is connected to the ground terminal 11 GND of the ring oscillator 11. Further, the ring oscillator 11 is formed with two output terminals 11 O1 and 11 O2, and the output terminal 11 O1 is a floating gate type M.
It is connected to the gate electrode 30 G of the OSFET 30, and the other output terminal 11 O2 is connected to the substrate electrode 30 Sub . It should be noted that the output terminal 11 O1 and the output terminal 11 O2 are displaced by an odd number of CMOS inverter stages, so that the output from the output terminal 11 O1 and the output from the output terminal 11 O2 are in opposite phases to each other. It has become. The wiring and terminals (pads) in the semiconductor device 10 are made of a low-resistance metal such as Al.

【0016】DC電源・測定装置20には半導体装置1
0に形成されている各端子に対応する電圧供給端子が形
成されている。すなわち、グランド電圧を供給する端子
20 GND はGND端子112に接続され、リングオシレ
−タ11にDC電源を供給する端子20DCはDC入力端
子111に接続され、フローティングゲート型MOSF
ET30にゲ−ト電圧を供給する端子20G はゲ−ト端
子321に接続され、ドレイン電圧を供給する端子20
D はドレイン端子322に接続され、ソ−ス電圧を供給
する端子20S はソ−ス端子323に接続され、基板電
圧を供給する端子20Sub は基板端子324に接続され
ている。
The semiconductor device 1 is included in the DC power supply / measurement device 20.
The voltage supply terminals corresponding to the terminals formed on the
Has been established. That is, the terminal that supplies the ground voltage
20 GND Is connected to the GND terminal 112 and the ring oscillator
-A terminal 20 for supplying DC power to the power supply 11.DCIs the DC input terminal
Floating gate type MOSF connected to the child 111
Terminal 20 for supplying gate voltage to ET30G Is the gate edge
A terminal 20 connected to the child 321 and supplying a drain voltage
D Is connected to the drain terminal 322 and supplies the source voltage
Terminal 20S Is connected to the source terminal 323, and
Terminal 20 for supplying pressureSub Is connected to the board terminal 324
ing.

【0017】上記の如く構成されたデバイス劣化評価用
半導体装置にあっては、以下のようにしてデバイスのA
Cストレス評価が行われる。 〈ACストレスの印加〉DC電源・測定装置20からD
C入力端子111を介してリングオシレ−タ11の電源
端子11DCに適当なDC電源電圧(例えば、8V)が印
加される。また、GND端子112を介してグランド端
子11GND にも適当な電圧(例えば、0V)が印加され
る。
In the semiconductor device for evaluating device deterioration constructed as described above, the device A
C stress assessment is performed. <Applying AC stress> DC power supply / measurement device 20 to D
An appropriate DC power supply voltage (for example, 8 V) is applied to the power supply terminal 11 DC of the ring oscillator 11 via the C input terminal 111. Further, an appropriate voltage (for example, 0V) is applied to the ground terminal 11 GND via the GND terminal 112.

【0018】電源端子11DCに前記DC電源電圧(8
V)が印加されると、リングオシレ−タ11の出力端子
11O1及び出力端子11O2から、互いに逆位相で、CM
OSインバ−タA1 〜An の段数nと一段当たりの遅延
時間とによって決定される周波数のACがそれぞれ出力
される。すなわち、CMOSインバ−タA1 〜An の遅
延時間をTHL(ハイからロ−に切り替わるのに要する時
間)、TLH(ロ−からハイに切り替わるのに要する時
間)とすると、リングオシレ−タ11の発振周波数f
OSC は、fOSC =1/(n×(THL+TLH))となる。
そして、発振周波数fOSC を有し、互いに逆位相の前記
ACが、ACストレスとしてフローティングゲート型M
OSFET30のゲ−ト電極30G 及び基板電極30
sub にそれぞれ印加される。これによりフローティング
ゲート型MOSFET30のゲ−ト電極30G 及び基板
電極30sub は一定の周期で電圧が変化し(例えば、ゲ
−ト電極30G が5Vの場合には基板電極30sub が0
V、ゲ−ト電極30G が0Vの場合には基板電極30
sub が5V)、書込及び消去が連続して行われる。前記
ACストレスの印加は任意の時間維持される。この時、
DC電源・測定装置20の端子20G とゲ−ト電極30
G 、及びDC電源・測定装置20の端子20sub と基板
端子324とは接続されていない。
In one embodiment of the invention, the DC power supply voltage to the power supply terminal 11 DC (8
V) is applied, the output signals from the output terminal 11 O1 and the output terminal 11 O2 of the ring oscillator 11 are opposite to each other in phase and CM
An AC having a frequency determined by the number of stages n of the OS inverters A 1 to A n and the delay time per stage is output. That, CMOS inverter - the data A 1 to A n delay time T HL (High Kararo - time required to switch to), T LH - When (b time required for switching to-high), Ringuoshire - data 11 oscillation frequency f
The OSC is f OSC = 1 / (n × (T HL + T LH )).
The ACs having an oscillation frequency f OSC and having opposite phases are floating gate type M as AC stress.
The gate electrode 30 G and the substrate electrode 30 of the OSFET 30
applied to each sub . As a result, the gate electrode 30 G and the substrate electrode 30 sub of the floating gate MOSFET 30 change in voltage at a constant cycle (for example, when the gate electrode 30 G is 5 V, the substrate electrode 30 sub is 0 V).
V, gate electrode 30 When the G is 0 V, the substrate electrode 30
sub is 5V), and writing and erasing are continuously performed. The application of the AC stress is maintained for an arbitrary time. At this time,
DC power supply / measurement device 20 terminal 20 G and gate electrode 30
The G 2 and the terminal 20 sub of the DC power supply / measuring device 20 and the board terminal 324 are not connected.

【0019】このようにストレス印加時にはリングオシ
レータ11の電源11DC及びGND11GND に適当なD
C電圧を印加するが、特性の測定時にはリングオシレー
タ11の電源11DC、GND11GND の電圧印加を止
め、書込又は消去のどちらかの状態で評価用フローティ
ングゲート型MOSFET30特性の測定を行う。この
ストレス印加、測定を交互に繰返し、経時的に特性劣化
を観察・評価する。
As described above, when stress is applied, an appropriate D is applied to the power supply 11 DC and GND 11 GND of the ring oscillator 11.
Although the C voltage is applied, the voltage application to the power supply 11 DC and GND 11 GND of the ring oscillator 11 is stopped when the characteristics are measured, and the characteristics of the floating gate MOSFET 30 for evaluation are measured in either the write or erase state. This stress application and measurement are repeated alternately to observe and evaluate the characteristic deterioration over time.

【0020】〈特性の測定〉前記任意の時間経過する
と、電源端子11DCに印加されていた前記DC電源電圧
(8V)とグランド端子11GND に印加されていた電圧
がオフされてリングオシレ−タ11からの前記ACの発
振が停止され、リングオシレ−タ11とフローティング
ゲート型MOSFET30とが電気的に切り離される。
そして、DC電源・測定装置20により、フローティン
グゲート型MOSFET30単体としての諸特性の測定
が自動的に行われる。
<Measurement of Characteristics> After the lapse of the arbitrary time, the DC power supply voltage (8 V) applied to the power supply terminal 11 DC and the voltage applied to the ground terminal 11 GND are turned off, and the ring oscillator 11 is turned off. The oscillation of the AC from the above is stopped, and the ring oscillator 11 and the floating gate type MOSFET 30 are electrically disconnected.
Then, the DC power supply / measurement device 20 automatically measures various characteristics of the floating gate MOSFET 30 as a single unit.

【0021】ACストレス印加によるフローティングゲ
ート型MOSFET30における特性劣化の評価は、前
記〈ACストレスの印加〉と前記〈特性の測定〉とを交
互に繰り返し、前記測定における特性の劣化を経時的に
観察し、該観察結果を評価することにより行われる。
To evaluate the characteristic deterioration of the floating gate MOSFET 30 due to the application of AC stress, the <application of AC stress> and the <measurement of characteristic> are repeated alternately, and the deterioration of the characteristic in the measurement is observed with time. , By evaluating the observation results.

【0022】[0022]

【実施例及び比較例】以下、実施例に係るデバイス劣化
評価用半導体装置及びそれを用いたデバイス劣化評価方
法を説明する。本実施例においては、図1に示したデバ
イス劣化評価用半導体装置を用い、上記実施の形態に示
した方法により特性の劣化の測定・評価を行った。その
条件は以下の通りである。
EXAMPLES AND COMPARATIVE EXAMPLES Hereinafter, a semiconductor device for evaluating device deterioration and a device deterioration evaluation method using the same according to the embodiments will be described. In this example, the semiconductor device for device deterioration evaluation shown in FIG. 1 was used to measure and evaluate deterioration of characteristics by the method described in the above embodiment. The conditions are as follows.

【0023】(1) ACストレステスト 周波数:50MHz、印加電圧MAX :8V、印加電圧
MIN :0V、印加時間:106 sec、繰り返し回数:
5×1013回、 (2) しきい値シフト量ΔVthの測定条件 印加電圧 ドレイン電極30D :0.1V、ソ−ス電極30S :0
V、基板電極30sub :OV (3) フローティングゲート型MOSFET30 配線材料:Al、ゲート電極及びフローティングゲート
の材料:polySi、ゲート酸化膜:SiO2 膜厚 基板とフローティングゲート間:6nm フローティングゲートとコントロールゲート間:6nm チャンネル幅:25μm、チャンネル長:0.6μm なお、比較例に係るデバイス劣化評価用半導体装置とし
て図3に示した従来の装置を用い、実施例と同様の条件
でACストレステストを行った。
(1) AC stress test Frequency: 50 MHz, applied voltage MAX : 8 V, applied voltage
MIN : 0 V, application time: 10 6 sec, number of repetitions:
5 × 10 13 times, (2) Measurement condition of threshold shift amount ΔV th Applied voltage Drain electrode 30 D : 0.1 V, Source electrode 30 S : 0
V, Substrate electrode 30 sub : OV (3) Floating gate type MOSFET 30 Wiring material: Al, Material of gate electrode and floating gate: polySi, Gate oxide film: SiO 2 film thickness Between substrate and floating gate: 6 nm Floating gate and control gate Space: 6 nm Channel width: 25 μm, channel length: 0.6 μm In addition, the conventional apparatus shown in FIG. 3 was used as a semiconductor device for device deterioration evaluation according to the comparative example, and an AC stress test was performed under the same conditions as those of the example. It was

【0024】図2(a)に実施例に係るACストレス印
加方法で測定したフローティングゲート型MOSFET
30の書込、消去におけるしきい値電圧(Vth)の経時
的変化を示す。これに対する比較例として、図2(b)
に比較例に係るACストレス印加方法で測定した前記し
きい値電圧の経時的変化を示す。図2において、横軸は
ACストレスの印加時間(sec)を示し、縦軸は該A
Cストレス印加時間に対するしきい値電圧のシフト量Δ
th(mV)を示している。
FIG. 2A shows a floating gate type MOSFET measured by the AC stress applying method according to the embodiment.
The change in the threshold voltage (V th ) with time of writing and erasing of 30 is shown. As a comparative example to this, FIG.
Shows the change with time of the threshold voltage measured by the AC stress applying method according to the comparative example. In FIG. 2, the horizontal axis represents the application time (sec) of AC stress, and the vertical axis represents the A
C threshold voltage shift amount with respect to C stress application time Δ
th (mV) is shown.

【0025】図2(a)に示したグラフと図2(b)に
示したグラフとを比べてみれば分かるように、リングオ
シレ−タ11を用いた場合でも、外部にパルスジェネレ
−タ50を備えて測定する場合と同様の精度で前記劣化
の経時的変化を測定・評価することができる。
As can be seen by comparing the graph shown in FIG. 2A with the graph shown in FIG. 2B, even when the ring oscillator 11 is used, the pulse generator 50 is externally provided. The change with time of the deterioration can be measured and evaluated with the same accuracy as in the case of preparing for measurement.

【0026】以上説明したように実施例に係るデバイス
劣化評価用半導体装置にあっては、半導体装置10内に
評価用のフローティングゲート型MOSFET30とフ
ローティングゲート型MOSFET30に印加するAC
ストレス用のACを発振するリングオシレ−タ11とが
形成されており、リングオシレ−タ11は、評価用フロ
ーティングゲート型MOSFET30のゲート電極30
G と、基板電極30sub とに、それぞれ配線を用いて接
続されている。従って、従来のようにAC発生源となる
パルスジェネレ−タ等の大掛かりな装置を用意する必要
がなくなり、DC電源・測定装置20から半導体装置1
0の各端子に適当なDC電圧を印加するのみで、実デバ
イスの動作条件に近い条件で評価用のフローティングゲ
ート型MOSFET30にACストレスを印加し、書
込、消去を行うことができる。そのため、実施例に係る
デバイス劣化評価用半導体装置を用いれば、ACストレ
スによるフローティングゲート型MOSFET30の特
性の劣化を低コストでかつ容易に測定・評価することが
できる。
As described above, in the device deterioration evaluation semiconductor device according to the embodiment, the evaluation floating gate type MOSFET 30 and the AC applied to the floating gate type MOSFET 30 in the semiconductor device 10.
A ring oscillator 11 for oscillating AC for stress is formed, and the ring oscillator 11 is a gate electrode 30 of a floating gate MOSFET 30 for evaluation.
The G and the substrate electrode 30 sub are connected to each other using wiring. Therefore, it is not necessary to prepare a large-scale device such as a pulse generator as an AC generation source as in the conventional case, and the DC power supply / measurement device 20 to the semiconductor device 1 can be used.
By simply applying an appropriate DC voltage to each terminal of 0, AC stress can be applied to the floating gate MOSFET 30 for evaluation under conditions close to the operating conditions of the actual device, and writing and erasing can be performed. Therefore, if the semiconductor device for device deterioration evaluation according to the embodiment is used, the deterioration of the characteristics of the floating gate MOSFET 30 due to the AC stress can be easily measured and evaluated at low cost.

【0027】なお、リングオシレ−タ11の発振周波数
は、リングオシレ−タ11を構成するCMOSインバ−
タA1 〜An の段数を変えれば、容易に変化させること
ができる。
The oscillating frequency of the ring oscillator 11 is the same as that of the CMOS inverter which constitutes the ring oscillator 11.
It can be easily changed by changing the number of steps A 1 to A n .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係るデバイス劣化評価用半導
体装置と該半導体装置への電源供給系とを模式的に示し
た回路図である。
FIG. 1 is a circuit diagram schematically showing a semiconductor device for device deterioration evaluation according to an embodiment of the present invention and a power supply system for the semiconductor device.

【図2】ACストレス印加時間としきい値電圧のシフト
量(Δth)との関係を示したグラフであり、(a)図は
実施例に係るACストレス印加方法で測定した結果を示
したグラフで、(b)図は比較例に係るACストレス印
加方法で測定した結果を示したグラフである。
FIG. 2 is a graph showing a relationship between an AC stress application time and a threshold voltage shift amount (Δth), and FIG. 2A is a graph showing a result measured by an AC stress application method according to an example. , (B) are graphs showing the results measured by the AC stress applying method according to the comparative example.

【図3】従来のデバイス劣化評価用半導体装置と該半導
体装置への電源供給系とを模式的に示した回路図であ
る。
FIG. 3 is a circuit diagram schematically showing a conventional device deterioration evaluation semiconductor device and a power supply system for the semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体装置 20、60 DC電源・測定装置 11 リングオシレ−タ(発振回路) 30 フローティングゲート型MOSFET 310 フローティングゲート 30G ゲ−ト電極 30D ドレイン電極 30S ソ−ス電極 30Sub 基板電極 70 制御装置(コンピュ−タ)10 Semiconductor Device 20, 60 DC Power Supply / Measuring Device 11 Ring Oscillator (Oscillation Circuit) 30 Floating Gate MOSFET 310 Floating Gate 30 G Gate Electrode 30 D Drain Electrode 30 S Source Electrode 30 Sub Substrate Electrode 70 Control Device (Computer)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 H01L 27/04 T 21/822 27/10 434 27/115 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 27/04 H01L 27/04 T 21/822 27/10 434 27/115

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 同一半導体装置内に発振回路及び評価用
フローティングゲート型MOSFETが形成されてお
り、前記発振回路は、前記評価用フローティングゲート
型MOSFETのゲート電極と、基板電極とに、それぞ
れ配線を用いて接続されていることを特徴とするデバイ
ス劣化評価用半導体装置。
1. An oscillation circuit and a floating gate MOSFET for evaluation are formed in the same semiconductor device, and the oscillation circuit has wirings for the gate electrode and the substrate electrode of the floating gate MOSFET for evaluation. A semiconductor device for device deterioration evaluation, characterized in that it is connected by using the semiconductor device.
【請求項2】 フローティングゲート型MOSFETの
劣化を評価するデバイス劣化評価方法であって、発振回
路からのゲート電極への信号と、前記発振回路から基板
電極への信号とが逆位相を示すように配線を配置し、前
記発振回路に対して外部から電源電圧を印加することを
特徴とする請求項1記載のデバイス劣化評価用半導体装
置を用いたデバイス劣化評価方法。
2. A device deterioration evaluation method for evaluating deterioration of a floating gate MOSFET, wherein a signal from an oscillation circuit to a gate electrode and a signal from the oscillation circuit to a substrate electrode have opposite phases. 2. The device deterioration evaluation method using the semiconductor device for device deterioration evaluation according to claim 1, wherein wiring is arranged and a power supply voltage is applied to the oscillation circuit from the outside.
JP7305380A 1995-11-24 1995-11-24 Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it Pending JPH09145774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7305380A JPH09145774A (en) 1995-11-24 1995-11-24 Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7305380A JPH09145774A (en) 1995-11-24 1995-11-24 Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it

Publications (1)

Publication Number Publication Date
JPH09145774A true JPH09145774A (en) 1997-06-06

Family

ID=17944430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7305380A Pending JPH09145774A (en) 1995-11-24 1995-11-24 Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it

Country Status (1)

Country Link
JP (1) JPH09145774A (en)

Similar Documents

Publication Publication Date Title
KR100218040B1 (en) Semiconductor device and comparing circuit
US4703196A (en) High voltage precharging circuit
US5825237A (en) Reference voltage generation circuit
KR100234713B1 (en) Substrate voltage generator circuit for semiconductor memory device
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
JP3601418B2 (en) Semiconductor integrated circuit, liquid crystal device, electronic apparatus, and method of inspecting semiconductor integrated circuit
JP2002026099A (en) Circuit for evaluating electromigration
JPH0538134A (en) Load control power supply
JPH09145774A (en) Semiconductor device for evaluating device deterioration and device deterioration evaluation method using it
TW451204B (en) Test circuit for semiconductor IC device
US6229296B1 (en) Circuit and method for measuring and forcing an internal voltage of an integrated circuit
JP3060835B2 (en) Degradation evaluation semiconductor device
KR100307514B1 (en) Charge pump circuit
JP2968642B2 (en) Integrated circuit device
JP2978845B2 (en) Electromigration evaluation circuit
KR100252895B1 (en) Vpp generator
JPH07325122A (en) Characteristics evaluation circuit for transistor and semiconductor integrated circuit device incorporating evaluation circuit
JPH0474451A (en) Semiconductor circuit device
JPH08220191A (en) Semiconductor device
JPS59202644A (en) Semiconductor device
JPH0254546A (en) Semiconductor integrated circuit
JPH11163074A (en) Semiconductor device and lifetime estimating method thereof
JPS606520B2 (en) Integrated circuit device with liquid crystal display drive circuit
JPH0982895A (en) Semiconductor integrated circuit device
JPH02103945A (en) Signal testing circuit