JP3057999B2 - Semiconductor chip test equipment - Google Patents

Semiconductor chip test equipment

Info

Publication number
JP3057999B2
JP3057999B2 JP6053176A JP5317694A JP3057999B2 JP 3057999 B2 JP3057999 B2 JP 3057999B2 JP 6053176 A JP6053176 A JP 6053176A JP 5317694 A JP5317694 A JP 5317694A JP 3057999 B2 JP3057999 B2 JP 3057999B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
wafer
contact
test apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6053176A
Other languages
Japanese (ja)
Other versions
JPH07240444A (en
Inventor
晃郎 池田
Original Assignee
エージングテスタ開発協同組合
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エージングテスタ開発協同組合 filed Critical エージングテスタ開発協同組合
Priority to JP6053176A priority Critical patent/JP3057999B2/en
Publication of JPH07240444A publication Critical patent/JPH07240444A/en
Application granted granted Critical
Publication of JP3057999B2 publication Critical patent/JP3057999B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体チップの特性を
試験するための試験装置、さらに詳しく言えばウエハの
状態でチップに切断する前にチップのテストを行うこと
ができるようにプローブに改良を施した半導体チップ試
験装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test apparatus for testing the characteristics of a semiconductor chip, and more specifically, to a probe for testing a chip before cutting it into chips in a wafer state. The present invention relates to a semiconductor chip test apparatus subjected to the above.

【0002】[0002]

【従来の技術】ウエハの状態でチップの特性を試験、ウ
エハプローブテストをする半導体チップ試験装置が提案
され実施されている。半導体ICのバーンインテストま
たは加速エイジングテストについて多くの研究がなさ
れ、ウエハからチップを切り出してリードフレームに接
続しモールドしたものについてのバーンインテストはす
でに行われている。バーンインテストによりいわゆる初
期不良の問題を解決することができる。しかし完成の段
階で不良品を出すよりももっと早い段階で不良のチップ
を排除することができると無駄が少なくなる。またこの
バーンインテストにより得られたデータはただちに製造
工程の分析に利用できプロセスを改良するためのデータ
が得られる。そのためにウエハの状態でチップを切り出
す前にバーンインテストを行いたいという強い要請があ
る。例えば集積回路のウエハレベルのバーンイン試験の
発明(特開平3−86528号)は、スクラブレーンに
より分離された部分に接触パッドを設ける構成を提案し
ている。また半導体チップの選別方法および装置(特開
平3−38850号)の発明は、導電性ゴムシートを局
部的に加圧することにより、その部分を接点として利用
するプローブを提案している。
2. Description of the Related Art A semiconductor chip testing apparatus for testing chip characteristics in a wafer state and performing a wafer probe test has been proposed and implemented. Much research has been done on burn-in tests or accelerated aging tests of semiconductor ICs, and burn-in tests have been performed on chips cut out of a wafer, connected to a lead frame, and molded. The burn-in test can solve the problem of so-called initial failure. However, if a defective chip can be eliminated at an earlier stage than when a defective product is produced at the time of completion, waste is reduced. The data obtained by the burn-in test can be used immediately for the analysis of the manufacturing process, and the data for improving the process can be obtained. Therefore, there is a strong demand for performing a burn-in test before cutting out chips in a wafer state. For example, the invention of a burn-in test at the wafer level of an integrated circuit (Japanese Patent Application Laid-Open No. 3-86528) proposes a configuration in which a contact pad is provided in a portion separated by a scrub lane. Also, the invention of a method and an apparatus for sorting semiconductor chips (Japanese Patent Application Laid-Open No. 3-38850) proposes a probe in which a conductive rubber sheet is locally pressurized and the portion is used as a contact.

【0003】[0003]

【発明が解決しようとする課題】前述の発明のようにバ
ーンインテストをするための構造をウエハ側に設けるこ
とは、ウエハの利用率を下げるだけではなく工程が複雑
になる可能性がある。前記導電性ゴムシートを局部的に
加圧することにより、その部分を接点として利用するプ
ローブは極めて優れているが解決されるべき2〜3の問
題が残されている。すなわち、チップのパッドの全てに
対応する接点を同時に形成(オン)するのは分解精度か
ら言って問題がある。特定のチップを回路から分離した
いと思ってもチップごとにプローブを選択的に動作をさ
せることは困難である。また接点部分の接触抵抗を十分
に低くすることは容易ではない。本発明の目的はウエハ
に検査のための特段の構成を設けることなく、しかも個
々の半導体チップに分離する以前の状態で、同時並列的
に試験することができる半導体チップ試験装置を提供す
ることにある。本発明のさらに他の目的は、チップに対
応してプローブの接点動作を選択することができる半導
体チップ試験装置を提供することにある。
Providing a structure for performing a burn-in test on the wafer side as in the above-mentioned invention not only lowers the utilization factor of the wafer but also may complicate the process. A probe using the conductive rubber sheet as a contact point by locally pressurizing the conductive rubber sheet is extremely excellent, but there are a few problems to be solved. That is, there is a problem in that the contacts corresponding to all the pads of the chip are formed (turned on) at the same time in view of the resolution accuracy. Even if it is desired to separate a specific chip from the circuit, it is difficult to selectively operate the probe for each chip. Further, it is not easy to sufficiently reduce the contact resistance of the contact portion. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor chip test apparatus capable of performing simultaneous and parallel tests without providing a special configuration for inspection on a wafer and before separating the individual semiconductor chips. is there. Still another object of the present invention is to provide a semiconductor chip test apparatus capable of selecting a contact operation of a probe corresponding to a chip.

【0004】[0004]

【課題を解決するための手段】前記目的を達成するため
に本発明による半導体チップ試験装置は、半導体ウエハ
上に形成された複数の半導体チップの特性を個々の半導
体チップに分離する以前の状態で同時並列的に試験する
装置であって、半導体ウエハの個々の半導体チップに対
応して前記ウエハ方向に移動可能に支持されている複数
の絶縁ブロックであり、各ブロックの前記ウエハに対向
する面には対応する半導体チップ一個分の電気接点が設
けられ、前記電気接点は導体配線を介して他の面に導か
れている複数の絶縁ブロックと、前記各絶縁ブロックの
他の面の導体配線に接続され外部に接続するための配線
を有する軟質配線基板と、 前記各絶縁ブロックを個々に
駆動する複数の駆動手段と、前記任意の駆動ブロックに
より駆動され前記電気接点に接触された半導体チップの
情報は電気接点、絶縁ブロックの導体配線、軟質配線基
盤を介して外部に接続されるように構成されている。
記電気接点は、それぞれ独立した金属球または金属半球
を溶接または半田付けして電気接点とした構造とするこ
とができる。 前記電気接点は、それぞれ独立した導電性
ゴムを凸状にして電気接点とすることができる。 前記電
気接点は、前記導体膜群の表面に電気メッキにより金属
を凸状に形成して電気接点とした構造とすることができ
る。 前記絶縁ブロックの前記接点部は前記電気接点が個
々に半導体チップ表面の凹凸に対応して弾性力で倣うよ
うセラミックスやガラスなど弾性絶縁材料の櫛形構造と
して、個々の櫛歯の先端付近に個々の前記電気接点を配
設した構造とすることができる。 また本発明によるさら
に他の半導体チップ試験装置は、半導体ウエハ上に形成
された複数の半導体チップの特性を個々の半導体チップ
に分離する以前の状態で同時並列的に試験する装置であ
って、 半導体ウエハの個々の半導体チップに対応して前
記ウエハ方向に移動可能に支持されている複数の絶縁ブ
ロックと、 前記各絶縁ブロックを個々に駆動する複数の
駆動手段と、 前記絶縁ブロックと前記半導体チップ間に
あり、各チップに対応する接点群と前記接点を外部に接
続する配線をもち各チップに対応する電極を有する部分
が対応する絶縁ブロックに押されて他の部分から離れて
前記接点が容易に半導体チップに接触させられる軟質材
料の膜状構造よりなる絶縁膜とを含み、 前記任意の駆動
ブロックにより駆動され前記電気接点に接触された半導
体チップの情報は電気接点、配線を介して外部に接続さ
れるように構成されている。 前記各チップに対応する電
極を有する部分は電気接点群部分が半島状に周囲から切
り離された構造とすることができる。 前記各チップに対
応する電極を有する部分と前記対応する絶縁ブロックの
間にはゴム状のパッドを設けて構成することができる。
前記駆動手段の駆動力は圧電素子の変形、電磁力、また
は空気圧により与えられるようにすることができる。
In order to achieve the above object, a semiconductor chip test apparatus according to the present invention provides a semiconductor chip test apparatus in a state before the characteristics of a plurality of semiconductor chips formed on a semiconductor wafer are separated into individual semiconductor chips. This is a device for testing in parallel and in parallel with each semiconductor chip on a semiconductor wafer.
Correspondingly movably supported in the wafer direction.
Insulation blocks, facing the wafer in each block
Electrical contacts for one corresponding semiconductor chip
And the electrical contact is led to another surface through a conductor wiring.
A plurality of insulation blocks,
Wiring to connect to the conductor wiring on the other surface and connect to the outside
And the soft wiring board having, individually the respective insulating block
A plurality of driving means for driving and the arbitrary driving block
Of the semiconductor chip driven by the
Information includes electrical contacts, conductor wiring of insulating blocks, and flexible wiring bases.
It is configured to be connected to the outside via the panel. Previous
Each electrical contact is a separate metal sphere or metal hemisphere.
Are welded or soldered to form electrical contacts.
Can be. The electrical contacts are each independently conductive
The electrical contact can be made by making the rubber convex. The electric
The air contact is made of metal by electroplating on the surface of the conductor film group.
Can be formed into a convex shape to form an electrical contact.
You. The contact portion of the insulating block has a plurality of electrical contacts.
I will follow the surface of the semiconductor chip with elastic force
Comb structure of elastic insulating material such as ceramics and glass
The individual electrical contacts near the tips of the individual comb teeth.
The structure can be provided. Further, according to the present invention,
Other semiconductor chip test equipment formed on a semiconductor wafer
The characteristics of multiple semiconductor chips
This is a device that performs simultaneous and parallel testing before separation into
Corresponding to the individual semiconductor chips on the semiconductor wafer.
A plurality of insulating blocks movably supported in the wafer direction
Locks and a plurality of individually driving each of said insulating blocks.
Driving means, between the insulating block and the semiconductor chip
Yes, the contact group corresponding to each chip and the contacts
A part that has wiring corresponding to each chip and has electrodes
Is pushed by the corresponding insulation block and separated from other parts
A soft material whose contact can be easily brought into contact with a semiconductor chip.
And a dielectric film made of film-like structure of fees, the arbitrary drive
Semiconductor driven by a block and contacted with the electrical contacts
Information on the body chip is connected to the outside via electrical contacts and wiring.
It is configured to be. The power supply corresponding to each chip
In the area with poles, the electrical contact group is cut from the surroundings in a peninsula shape.
It can be a separated structure. For each chip
The part with the corresponding electrode and the corresponding insulating block
A rubber-like pad may be provided between them.
The driving force of the driving means is deformation of the piezoelectric element, electromagnetic force, or
Can be provided by air pressure.

【0005】[0005]

【実施例】以下図面等を参照して、本発明をさらに詳し
く説明する。図1は、本発明による半導体チップ試験装
置全体の基本構成を示す略図である。図8は、前記半導
体チップ試験装置の試験の対象である半導体チップが多
数設けられている半導体ウエハを一部拡大して示した図
である。半導体ウエハ10には多数の半導体チップ1
1,12,13,14,15・・・が設けられており、
各チップの周縁には1〜20のパッド16が設けられて
おりチップ内部の回路はこれらのパッドに接続されてい
る。通常これらのチップを切断した後にパッドとリード
フレームを接続しパッケージングすることにより半導体
ICが構成される。本発明による半導体チップ試験装置
はこれらのチップを切断して分離しない前にバーンイン
テストを含めて必要なテストを行うことができるもので
ある。図1に示すように本発明による半導体チップ試験
装置は基本的にウエハ治具Aとプローブ治具Bから構成
されている。ウエハ治具Aで半導体ウエハWを支持し、
プローブ治具Bでプローブ組立Pを支持する。各治具
A,Bに関連して治具位置合わせ手段ALDが設けられ
ており、これにより前記プローブ治具Bと前記ウエハ治
具Aは位置合わせ対面結合させられる。前記半導体ウエ
ハW,10上に形成された前述の半導体チップ11〜1
5・・の特性は、個々の半導体チップに分離する以前の
状態で、同時並列的に試験される。前記プローブ組立P
には前記ウエハWに形成された半導体チップの表面に形
成されている個々のボンディングパッド16に対面して
接触する位置にそれぞれ電気接点が形成されている。こ
の部分については実施例を参照して後に詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to the drawings. FIG. 1 is a schematic diagram showing a basic configuration of an entire semiconductor chip test apparatus according to the present invention. FIG. 8 is a partially enlarged view showing a semiconductor wafer provided with a large number of semiconductor chips to be tested by the semiconductor chip testing apparatus. The semiconductor wafer 10 has a large number of semiconductor chips 1
1, 12, 13, 14, 15, ... are provided,
1 to 20 pads 16 are provided on the periphery of each chip, and circuits inside the chip are connected to these pads. Usually, a semiconductor IC is configured by connecting these pads and a lead frame and packaging them after cutting these chips. The semiconductor chip testing apparatus according to the present invention can perform necessary tests including a burn-in test before cutting and separating these chips. As shown in FIG. 1, the semiconductor chip test apparatus according to the present invention basically includes a wafer jig A and a probe jig B. The semiconductor wafer W is supported by the wafer jig A,
The probe assembly P is supported by the probe jig B. A jig positioning means ALD is provided in association with each of the jigs A and B, whereby the probe jig B and the wafer jig A are aligned and face-to-face coupled. The aforementioned semiconductor chips 11 to 1 formed on the semiconductor wafers W and 10
The characteristics of 5... Are tested in parallel before being separated into individual semiconductor chips. Probe assembly P
Are formed with electrical contacts at positions where they face and contact the individual bonding pads 16 formed on the surface of the semiconductor chip formed on the wafer W. This part will be described later in detail with reference to the embodiments.

【0006】前記電気接点と前記プローブ治具B側の前
記治具位置合わせ手段ALDとの相対位置関係はプロー
ブ治具側の位置調整手段AJDにより調整される。前記
プローブ治具Bおよびウエハ治具Aは、半導体ウエハW
の線膨張率と近似する線膨張率を持つ材料、例えばイン
バー合金などで構成されている。これにより半導体チッ
プ試験装置の温度変化により治具と半導体ウエハ間の結
合に不具合が生じないようにしてある。すなわちこれに
より個々の半導体チップとその半導体チップに対応する
接点群とが温度変化による位置ずれを生じない構造にし
てある。また前記半導体ウエハW上に形成されている個
々の半導体チップのボンディングパッドの位置と前記ウ
エハ治具A側の前記治具位置合わせ手段ALDとの相対
位置関係はウエハ治具A側の相対位置調整手段AJDに
より調節される。前記相対位置調整手段AJDは前述の
ようにプローブ治具側およびウエハ治具側の両方で行っ
ても良いし、いずれか一方でも良い。ウエハ治具Aとプ
ローブ治具Bを略同一平面に配置して工具顕微鏡などを
利用して位置合わせをすれば、極めて高い精度の位置調
整が可能となる。
The relative positional relationship between the electric contacts and the jig positioning means ALD on the probe jig B side is adjusted by position adjusting means AJD on the probe jig side. The probe jig B and wafer jig A
Is made of a material having a linear expansion coefficient close to the linear expansion coefficient, for example, an Invar alloy. This prevents a failure in the coupling between the jig and the semiconductor wafer due to a temperature change of the semiconductor chip test apparatus. That is, the semiconductor chip and the contact group corresponding to the semiconductor chip have a structure in which a positional shift due to a temperature change does not occur. The relative positional relationship between the positions of the bonding pads of the individual semiconductor chips formed on the semiconductor wafer W and the jig positioning means ALD on the wafer jig A side is determined by adjusting the relative position on the wafer jig A side. Adjusted by means AJD. The relative position adjusting means AJD may be performed on both the probe jig side and the wafer jig side as described above, or may be performed on either one side. If the wafer jig A and the probe jig B are arranged on substantially the same plane and are aligned using a tool microscope or the like, extremely high-precision position adjustment becomes possible.

【0007】前記ウエハ治具A側および前記プローブ治
具B側にそれぞれの治具を加熱する加熱手段Hが設けら
れている。この加熱手段により加熱されたウエハWの温
度は接触センサSにより検出され、その検出出力により
加熱手段の温度制御がなされる。プローブ治具B側には
プローブを駆動し、プローブを介してウエハWに動作電
力を供給しウエハチップから得られるチップの情報を外
部に中継するための中継回路CPDが設けられている。
A heating means H for heating the respective jigs is provided on the wafer jig A side and the probe jig B side. The temperature of the wafer W heated by the heating means is detected by the contact sensor S, and the temperature of the heating means is controlled by the detection output. On the probe jig B side, there is provided a relay circuit CPD for driving the probe, supplying operating power to the wafer W via the probe, and relaying chip information obtained from the wafer chip to the outside.

【0008】図2は、本発明による半導体チップ試験装
置のプローブ組立の第1の実施例を示す正面部分断面
図、図3は前記第1の実施例の絶縁ブロックを取り出し
て示した平面図、正面図および底面図である。支持絶縁
体は、絶縁ブロック20と軟質配線基板40を含んでい
る。前記各絶縁ブロック20には個々の半導体チップ一
個分のパッドの数に対応する前記電気接点21,21・
・21が一群として配設されている。それぞれの絶縁ブ
ロック20は同時にまた独立にウエハ10面方向に移動
し前記各電気接点群21,21・・21が半導体チップ
面10の単位ボンディングパッド群に対して電気的に接
触または切離し移動可能に支持されている。前記各電気
接点21,21・・21は、前記各絶縁ブロック20の
背面の連絡接続端23・・23への配線接続22,22
・・22を有している。軟質配線基板40は前記背面の
連絡接続端23・・23に接続し前記各配線接続22,
22・・22を外部(図1のCPD)に接続する。絶縁
ブロック案内30はウエハ10と近似の線膨張率を持つ
材質で形成されたものである。絶縁ブロック案内30に
は絶縁ブロック20に対応する位置に案内孔が設けられ
ている。駆動部材50は前記絶縁ブロック20に対応し
て設けられ絶縁ブロック20をウエハ10方向に駆動す
る。
FIG. 2 is a front partial sectional view showing a first embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention. FIG. 3 is a plan view showing the insulating block of the first embodiment. It is a front view and a bottom view. The supporting insulator includes the insulating block 20 and the flexible wiring board 40. Each of the insulating blocks 20 has a corresponding one of the electrical contacts 21, 21... Corresponding to the number of pads for one semiconductor chip.
21 are arranged as a group. Each of the insulating blocks 20 is simultaneously or independently moved in the direction of the surface of the wafer 10 so that each of the electrical contact groups 21, 21,... Supported. The electrical contacts 21, 21,... 21 are connected to the wiring connections 22, 22 to the connecting connection ends 23,.
..22. The flexible wiring board 40 is connected to the connection terminals 23 on the rear surface, and each of the wiring connections 22,
22 are connected to the outside (CPD in FIG. 1). The insulating block guide 30 is formed of a material having a linear expansion coefficient similar to that of the wafer 10. A guide hole is provided in the insulating block guide 30 at a position corresponding to the insulating block 20. The driving member 50 is provided corresponding to the insulating block 20 and drives the insulating block 20 toward the wafer 10.

【0009】前記電気接点は直径および厚さが10〜2
00μm程度の極めて小さいものであるが、以下のよう
にして正確に配列して製造できる。前記電気接点21,
21,・・21は、それぞれ独立した金属球または金属
半球を前記配線接続22,22・・22端にスポット溶
接または半田付けして電気接点とすることができる。ま
た前記電気接点21,21,・・21をそれぞれ独立し
た導電性ゴムを印刷またはディスペンサーにより凸状に
形成してその部分を電気接点とすることもできる。な
お、この導電性ゴムは従来の異方導電性をもつ構造のも
のとは異なる。この場合裏側から均一におしても凸状部
分のみが導通して接点として動作する。前記導体膜群の
表面に電気メッキにより金属を凸状に形成して電気接点
とした構造とすることもできる。
The electrical contact has a diameter and a thickness of 10 to 2
Although it is extremely small at about 00 μm, it can be manufactured by accurately arranging it as follows. The electrical contacts 21,
21 can be formed as electrical contacts by spot welding or soldering independent metal spheres or metal hemispheres to the ends of the wiring connections 22, 22,. Alternatively, the electrical contacts 21, 21,... 21 may be formed of independent conductive rubber by printing or using a dispenser to form a convex shape, and that portion may be used as an electrical contact. The conductive rubber is different from a conventional rubber having a structure having anisotropic conductivity. In this case, even if it is made uniform from the back side, only the convex portion conducts and operates as a contact. A metal may be formed in a convex shape on the surface of the conductive film group by electroplating to form an electrical contact.

【0010】前述した接点を駆動する駆動部材50とし
て、電磁的なアクチュエータ、電歪アクチュエータ、流
体アクチュエータを利用できる。前記膜状構造の個々の
チップ面積に相当する面積を個々に駆動して前記接点群
をパッドに接触させる駆動手段50として、ストローク
は10〜100μm程度で極めて小さくて済み、半導体
ウエハ面方向へ個々に伸縮可能とした圧電素子アクチュ
エータを利用することができる。前記膜状構造の個々の
チップ面積に相当する面積を個々に駆動して前記接点群
をパッドに接触させる駆動手段50は電磁力によって半
導体ウエハ面方向へ個々に移動可能とした電磁アクチュ
エータを利用することもできる。前記膜状構造の個々の
チップ面積に相当する面積を個々に駆動して前記接点群
をパッドに接触させる駆動手段は空気圧によって半導体
ウエハ面方向へ個々に移動させる空気アクチュエータを
利用することができる
As the driving member 50 for driving the above-mentioned contact, an electromagnetic actuator, an electrostrictive actuator, or a fluid actuator can be used. As the driving means 50 for individually driving the area corresponding to the individual chip area of the film-like structure and bringing the contact group into contact with the pad, the stroke may be as small as about 10 to 100 μm, A piezoelectric element actuator which can be expanded and contracted can be used. Driving means 50 for individually driving an area corresponding to each chip area of the film-like structure and bringing the contact group into contact with a pad uses an electromagnetic actuator which can be individually moved in the direction of the semiconductor wafer surface by an electromagnetic force. You can also. The driving means for individually driving the areas corresponding to the individual chip areas of the film-like structure to bring the contact groups into contact with the pads can use an air actuator for individually moving in the direction of the semiconductor wafer surface by air pressure .

【0011】図4は、本発明による半導体チップ試験装
置のプローブ組立の第2の実施例を示す正面部分断面
図、図5は本発明による半導体チップ試験装置のプロー
ブ組立の前記第2の実施例の接点バーを取り出し示した
接点バーの平面図、正面図である。絶縁ブロックの上端
には前記電気接点21,21・・21が個々に半導体チ
ップ表面の凹凸(パッド部分)に対応して弾性力で倣う
ようセラミックスの弾性絶縁材料の櫛形構造24,・・
24としてある。個々の櫛歯24,・・24の先端付近
に個々の前記電気接点21,21・・21を配設した構
造となっている。この実施例はデュアルインラインパッ
ケージのチップに適した構造としてあるが図8に示した
ように4辺にパッドがあるものにも同様に適用できる。
FIG. 4 is a front partial sectional view showing a second embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention. FIG. 5 is the second embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention. FIG. 4 is a plan view and a front view of the contact bar taken out of FIG. At the upper end of the insulating block, a comb-shaped structure 24 made of a ceramic elastic insulating material is formed so that the electric contacts 21, 21,... 21 respectively follow the irregularities (pad portions) of the semiconductor chip surface by elastic force.
24. Each of the electrical contacts 21, 21,... 21 is arranged near the tip of each of the comb teeth 24,. This embodiment there is a structure suitable for dual in-line package chip also applicable to what has pads on four sides as shown in FIG.

【0012】図6は、本発明による半導体チップ試験装
置のプローブ組立の第3の実施例を示す正面部分断面
図、図7は本発明による半導体チップ試験装置の支持絶
縁体の拡大図である。前記支持絶縁体では、図7に示す
ように電気接点21,21・・21が個々に半導体チッ
プ表面の凹凸に対応して自由に倣うよう軟質材料の膜状
構造70の上に形成されている。駆動手段50は前記膜
状構造70の個々のチップ面積に相当する面積を個々に
駆動して前記接点群をウエハの半導体チップのパッドに
接触させる。図7に示す膜状構造70では前記電気接点
21,・・21が個々に半導体チップ表面の凹凸に対応
して自由に倣うよう前記支持絶縁体の個々の半導体チッ
プに対応する電気接点群21,21・・21部分が溝7
1により半島状に周囲から切り離された構造である。駆
動手段50の上端にはゴム状のパッド51が設けられて
いて、半島状の部分が駆動手段50にパッド51を介し
て接着固定されている。このため、駆動手段50が前記
プローブ治具Bの本体60によって位置を規制される
と、結果的に前記半島状の部分の位置はウエハの半導体
チップと対面する位置に規制される。またこのとき、半
島状の部分を連絡する橋部の幅を狭くして伸縮容易とす
るか、またはジグザグ状や迷路状に形成することによ
り、膜状構造70と半導体ウエハとの線膨張計数が異な
っても膜状構造の温度変化による伸縮により半島状の部
分に膜の無理な引張り応力がかかることを避けることが
できるため、半導体チップと半島状の部分との位置ずれ
を生ずることがない。また、個々の半島状部分は大きさ
が数mm角と小さいため、半島状部分自体の温度による
寸法変化はプローブ接点の許容位置誤差に対して充分小
さく設計できる。駆動手段50として前述した電磁的な
アクチュエータ、電歪アクチュエータを使用することが
できる。
FIG. 6 is a front partial sectional view showing a third embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention, and FIG. 7 is an enlarged view of a supporting insulator of the semiconductor chip test apparatus according to the present invention. FIG. 7 shows the supporting insulator .
In this way, the electrical contacts 21, 21,... 21 are formed on the film-like structure 70 of a soft material so as to freely follow the irregularities of the surface of the semiconductor chip. The driving means 50 individually drives an area corresponding to each chip area of the film-like structure 70 to bring the contact group into contact with the pads of the semiconductor chips on the wafer. In the film-like structure 70 shown in FIG. 7, the electrical contacts 21 corresponding to the individual semiconductor chips of the supporting insulator are arranged such that the electrical contacts 21,... 21 ・ ・ 21 is groove 7
1 is a structure separated from the surroundings by a peninsula. A rubber-like pad 51 is provided at the upper end of the driving means 50, and a peninsula-shaped portion is adhesively fixed to the driving means 50 via the pad 51. Therefore, when the position of the driving unit 50 is regulated by the main body 60 of the probe jig B, the position of the peninsula-shaped portion is regulated to a position facing the semiconductor chip of the wafer. Further, at this time, the linear expansion coefficient between the film-like structure 70 and the semiconductor wafer is reduced by reducing the width of the bridge connecting the peninsula-shaped portions to facilitate expansion and contraction, or by forming them in a zigzag or maze shape. Even if they are different, it is possible to prevent the tensile stress of the film from being applied to the peninsula-shaped portion due to expansion and contraction due to the temperature change of the film-shaped structure, and therefore, no positional displacement occurs between the semiconductor chip and the peninsula-shaped portion. In addition, since the size of each peninsula-shaped portion is as small as several mm square, the dimensional change due to the temperature of the peninsula-shaped portion itself can be designed to be sufficiently small with respect to the allowable position error of the probe contact. As the driving unit 50, the above-described electromagnetic actuator or electrostrictive actuator can be used.

【0013】[0013]

【発明の効果】以上詳しく説明したように本発明による
半導体チップ試験装置は、半導体ウエハ上に形成された
複数の半導体チップの特性を個々の半導体チップに分離
する以前の状態で同時並列的に試験する装置であって、
支持絶縁体に半導体チップの表面に形成されている個々
のボンディングパッドに対面する導体膜群およびそれら
を外部へ接続する配線を形成し、前記個々のボンディン
グパッドに対面する導体膜群の表面に電気接点を配設し
て構成されている。前記電気接点を部分的に駆動するこ
とによりチップの情報を取り出すことができる。
As described in detail above, the semiconductor chip test apparatus according to the present invention tests the characteristics of a plurality of semiconductor chips formed on a semiconductor wafer simultaneously and in parallel before separating them into individual semiconductor chips. Device for performing
A conductive film group facing each bonding pad formed on the surface of the semiconductor chip and a wiring for connecting them to the outside are formed on the supporting insulator, and an electric wire is formed on the surface of the conductive film group facing the individual bonding pad. It is configured with contact points. By partially driving the electrical contacts, information on the chip can be extracted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体チップ試験装置全体の基本
構成を示す略図的正面断面図である。
FIG. 1 is a schematic front sectional view showing a basic configuration of an entire semiconductor chip test apparatus according to the present invention.

【図2】本発明による半導体チップ試験装置のプローブ
組立の第1の実施例を示す正面部分断面図である。
FIG. 2 is a front partial sectional view showing a first embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention.

【図3】本発明による半導体チップ試験装置のプローブ
組立の前記第1の実施例の接点バーを取り出し示した接
点バーの平面図、正面図底面図である。
FIG. 3 is a plan view and a bottom view of a contact bar in which the contact bar of the probe assembly of the semiconductor chip test apparatus according to the first embodiment of the present invention is taken out and shown.

【図4】本発明による半導体チップ試験装置のプローブ
組立の第2の実施例を示す正面部分断面図である。
FIG. 4 is a front partial sectional view showing a second embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention.

【図5】本発明による半導体チップ試験装置のプローブ
組立の前記第2の実施例の接点バーを取り出し示した接
点バーの平面図、正面図である。
FIGS. 5A and 5B are a plan view and a front view, respectively, of the contact bar taken out of the probe chip of the semiconductor chip test apparatus according to the second embodiment of the present invention.

【図6】本発明による半導体チップ試験装置のプローブ
組立の第3の実施例を示す正面部分断面図である。
FIG. 6 is a front partial sectional view showing a third embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention.

【図7】本発明による半導体チップ試験装置のプローブ
組立の前記第3の実施例の支持絶縁体膜を示す平面図で
ある。
FIG. 7 is a plan view showing a supporting insulator film of the third embodiment of the probe assembly of the semiconductor chip test apparatus according to the present invention.

【図8】本発明による半導体チップ試験装置の試験の対
象であるウエハの構造を拡大して示した略図である。
FIG. 8 shows a test sequence of the semiconductor chip test apparatus according to the present invention.
2 is a schematic diagram showing an enlarged structure of a wafer as an elephant.

【符号の説明】[Explanation of symbols]

A ウエハ治具 B プローブ治具 C チェンバ H 加熱手段 P プローブ組立 S ウエハ温度センサ ALD 治具位置合わせ手段 AJD プローブ,ウエハ位置調整手段 CPD (プローブ駆動,チップ駆動,チップ情報)中
継回路 W,10 ウエハ 11,12,13,14,15 チップ 16 パッド 20 絶縁ブロック 21 電気接点 22 導体配線 23 連絡接続パッド 30 絶縁ブロック案内 40 可撓性接続手段(軟質配線基板) 50 駆動ブロック 51 ゴム状のパッド 60 駆動ブロック案内 70 絶縁膜 71 絶縁膜切り出し溝 80 空気アクチュエータ
A wafer jig B probe jig C chamber H heating means P probe assembly S wafer temperature sensor ALD jig positioning means AJD probe, wafer position adjustment means CPD (probe drive, chip drive, chip information) relay circuit W, 10 wafer 11, 12, 13, 14, 15 Chip 16 Pad 20 Insulation Block 21 Electrical Contact 22 Conductor Wiring 23 Communication Connection Pad 30 Insulation Block Guide 40 Flexible Connection Means (Soft Wiring Board) 50 Drive Block 51 Rubber Pad 60 Drive Block guide 70 Insulating film 71 Insulating film cutout groove 80 Air actuator

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−48171(JP,A) 特開 平5−218150(JP,A) 特開 昭59−214235(JP,A) 特開 昭62−162979(JP,A) 実開 平1−146534(JP,U) 実開 平2−21578(JP,U) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-48171 (JP, A) JP-A-5-218150 (JP, A) JP-A-59-214235 (JP, A) JP-A-62-1987 162979 (JP, A) Japanese Utility Model 1-146534 (JP, U) Japanese Utility Model 2-21578 (JP, U)

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウエハ上に形成された複数の半導
体チップの特性を個々の半導体チップに分離する以前の
状態で同時並列的に試験する装置であって、 半導体ウエハの個々の半導体チップに対応して前記ウエ
ハ方向に移動可能に支持されている複数の絶縁ブロック
であり、各ブロックの前記ウエハに対向する面には対応
する半導体チップ一個分の電気接点が設けられ、前記電
気接点は導体配線を介して他の面に導かれている複数の
絶縁ブロックと、 前記各絶縁ブロックの他の面の導体配線に接続され外部
に接続するための配線を有する軟質配線基板と、 前記各絶縁ブロックを個々に駆動する複数の駆動手段
と、 前記任意の駆動ブロックにより駆動され前記電気接点に
接触された半導体チップの情報は電気接点、絶縁ブロッ
クの導体配線、軟質配線基盤を介して外部に接続される
ように構成した 半導体チップ試験装置。
1. A device for testing simultaneously in parallel in a state before the separation of characteristics of a plurality of semiconductor chips formed on a semiconductor wafer into individual semiconductor chips, corresponding to each of the semiconductor chips of the semiconductor wafer And the wafer
Plural insulating blocks movably supported in direction C
Corresponding to the surface of each block facing the wafer.
Electrical contacts for one semiconductor chip are provided.
The air contact is connected to the other surface via conductor wiring.
Connected to the insulating block and the conductor wiring on the other surface of each of the insulating blocks,
Flexible wiring board having wiring for connecting to each other, and a plurality of driving means for individually driving each of the insulating blocks
And the electric contacts driven by the arbitrary driving block
The information on the contacted semiconductor chip is stored in electrical contacts and insulation blocks.
Connected to the outside via the conductor wiring of the
Semiconductor chip testing device configured as described above .
【請求項2】 前記電気接点は、それぞれ独立した金属
球または金属半球を溶接または半田付けして電気接点と
した構造である請求項1記載の半導体チップ試験装置。
2. The semiconductor chip test apparatus according to claim 1, wherein said electric contact has a structure in which an independent metal ball or metal hemisphere is welded or soldered to form an electric contact.
【請求項3】 前記電気接点は、それぞれ独立した導電
性ゴムを凸状にして電気接点とした構造である請求項1
記載の半導体チップ試験装置。
3. The electric contact according to claim 1, wherein each of the electric contacts has a structure in which an independent conductive rubber is formed into a convex shape to form an electric contact.
A semiconductor chip test apparatus according to claim 1.
【請求項4】 前記電気接点は、前記導体膜群の表面に
電気メッキにより金属を凸状に形成して電気接点とした
構造である請求項1記載の半導体チップ試験装置。
4. The semiconductor chip testing apparatus according to claim 1, wherein the electric contact has a structure in which a metal is formed in a convex shape by electroplating on a surface of the conductor film group to be an electric contact.
【請求項5】 前記絶縁ブロックの前記接点部は前記電
気接点が個々に半導体チップ表面の凹凸に対応して弾性
力で倣うようセラミックスやガラスなど弾性絶縁材料の
櫛形構造として、 個々の櫛歯の先端付近に個々の前記電気接点を配設した
構造である請求項1記載の半導体チップ試験装置。
5. The power supply according to claim 5 , wherein said contact portion of said insulating block is provided with
A comb-shaped structure made of an elastic insulating material such as ceramics or glass so that the air contacts individually follow the unevenness of the surface of the semiconductor chip with elastic force, with a structure in which the individual electric contacts are arranged near the tips of the individual comb teeth. The semiconductor chip test apparatus according to claim 1.
【請求項6】 半導体ウエハ上に形成された複数の半導
体チップの特性を個々の半導体チップに分離する以前の
状態で同時並列的に試験する装置であっ て、 半導体ウエハの個々の半導体チップに対応して前記ウエ
ハ方向に移動可能に支持されている複数の絶縁ブロック
と、 前記各絶縁ブロックを個々に駆動する複数の駆動手段
と、 前記絶縁ブロックと前記半導体チップ間にあり、各チッ
プに対応する接点群と前記接点を外部に接続する配線を
もち各チップに対応する電極を有する部分が対応する絶
縁ブロックに押されて他の部分から離れて前記接点が容
易に半導体チップに接触させられる軟質材料の膜状構造
よりなる絶縁膜とを含み、 前記任意の駆動ブロックにより駆動され前記電気接点に
接触された半導体チップの情報は電気接点、配線を介し
て外部に接続されるように構成した 半導体チップ試験装
置。
6. A plurality of semiconductors formed on a semiconductor wafer.
Before separating the characteristics of the body chip into individual semiconductor chips
An apparatus for simultaneously and parallel testing in a state , wherein the wafers correspond to individual semiconductor chips of a semiconductor wafer.
Plural insulating blocks movably supported in direction C
And a plurality of driving means for individually driving each of the insulating blocks.
Between the insulating block and the semiconductor chip.
Contact group corresponding to the
The parts with electrodes corresponding to each chip
The contact is pushed by the edge block and separated from the other parts.
Film-like structure of soft material that can be easily contacted with semiconductor chip
Comprising an insulating film comprising:
Information on the contacted semiconductor chip is transmitted via electrical contacts and wiring.
A semiconductor chip testing device configured to be connected to the outside .
【請求項7】 前記各チップに対応する電極を有する部
分は電気接点群部分が半島状に周囲から切り離された構
造である請求項6記載の半導体チップ試験装置。
7. A portion having electrodes corresponding to each of said chips.
The structure is such that the electrical contact group part is separated from the surroundings like a peninsula.
The semiconductor chip test apparatus according to claim 6, wherein
【請求項8】 前記各チップに対応する電極を有する部
分と前記対応する絶縁ブロックの間にはゴム状のパッド
が設けられている請求項6記載の半導体チップ試験装
置。
8. A portion having electrodes corresponding to each of said chips
Rubber pad between the minute and the corresponding insulation block
7. The semiconductor chip test apparatus according to claim 6, further comprising:
【請求項9】 前記駆動手段の駆動力は圧電素子の変
形、電磁力、または空気圧により与えられるものである
請求項1または6記載の半導体チップ試験装置。
9. The driving force of the driving means is changed by the piezoelectric element.
Given by shape, electromagnetic force or air pressure
The semiconductor chip test apparatus according to claim 1 .
JP6053176A 1994-02-25 1994-02-25 Semiconductor chip test equipment Expired - Lifetime JP3057999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6053176A JP3057999B2 (en) 1994-02-25 1994-02-25 Semiconductor chip test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6053176A JP3057999B2 (en) 1994-02-25 1994-02-25 Semiconductor chip test equipment

Publications (2)

Publication Number Publication Date
JPH07240444A JPH07240444A (en) 1995-09-12
JP3057999B2 true JP3057999B2 (en) 2000-07-04

Family

ID=12935560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6053176A Expired - Lifetime JP3057999B2 (en) 1994-02-25 1994-02-25 Semiconductor chip test equipment

Country Status (1)

Country Link
JP (1) JP3057999B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214235A (en) * 1983-05-20 1984-12-04 Ibiden Co Ltd Method and apparatus for inspecting semiconductor wafer
JPS62162979A (en) * 1986-01-11 1987-07-18 Nec Corp Individual air cylinder type universal fixture
JPH01146534U (en) * 1988-03-31 1989-10-09
JPH0221578U (en) * 1988-07-28 1990-02-13
JPH0789126B2 (en) * 1989-07-17 1995-09-27 三菱マテリアル株式会社 Method for testing electrical characteristics of hybrid integrated circuit board
JP2966671B2 (en) * 1991-11-18 1999-10-25 東京エレクトロン株式会社 Probe card

Also Published As

Publication number Publication date
JPH07240444A (en) 1995-09-12

Similar Documents

Publication Publication Date Title
JP4465995B2 (en) Probe sheet, probe card, semiconductor inspection apparatus, and semiconductor device manufacturing method
EP0752587B1 (en) Electrical connection structure
JP5016892B2 (en) Inspection apparatus and inspection method
KR100375116B1 (en) Connector and probing system
CN1612322B (en) Fabrication method of semiconductor integrated circuit device
EP1097617B1 (en) Interconnect assembly for printed circuit boards and method of fabrication
US7394266B2 (en) Ultra-short low-force vertical probe test head
EP1637893B1 (en) Method and apparatus for testing electrical characteristics of object under test
JPH04233480A (en) Flexible-tape type probe
JPH09148389A (en) Probe card and microcontact pin
JPH07321170A (en) Probe collection body for ic circuit testing instrument
JP2002062315A (en) Contact structure
CN1952667A (en) Probe sheet adhesive holder, probe card, semiconductor inspection apparatus, and method for manufacturing semiconductor device
US5629630A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
JP3057999B2 (en) Semiconductor chip test equipment
JP4209696B2 (en) Electrical connection device
JPH08148533A (en) Method and equipment for testing semiconductor wafer
JP2002139513A (en) Contact probe unit
KR100347863B1 (en) Probe card
JP2009098153A (en) Method for manufacturing thin film probe
JPH11154694A (en) Method of alignment for batch wafer measuring test and method for manufacturing probe card
JPH08111438A (en) Probe for integrated circuit element
JPH11121553A (en) Probe card for wafer batch type measurement inspection and inspection method of semiconductor device using the probe card
JPH01295185A (en) Inspection device
JPH02297941A (en) Aging of semiconductor device and feeding board for aging and device therefor