JP3057185B2 - 波形表示装置 - Google Patents
波形表示装置Info
- Publication number
- JP3057185B2 JP3057185B2 JP3209536A JP20953691A JP3057185B2 JP 3057185 B2 JP3057185 B2 JP 3057185B2 JP 3209536 A JP3209536 A JP 3209536A JP 20953691 A JP20953691 A JP 20953691A JP 3057185 B2 JP3057185 B2 JP 3057185B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame memory
- waveform
- display
- snapshot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は波形表示装置に関し、特
にディジタルオシロスコープにおいて波形比較を容易に
行うことのできる波形表示装置に関する。
にディジタルオシロスコープにおいて波形比較を容易に
行うことのできる波形表示装置に関する。
【０００２】
【従来の技術】従来の波形表示装置では、いくつかのト
リガされた波形を比較するために半導体メモリやＩＣカ
ードやフロッピーディスク等の記憶装置を備え、これら
の記憶装置に波形データをセーブし、必要な時にロード
して表示することによって実現していた。
リガされた波形を比較するために半導体メモリやＩＣカ
ードやフロッピーディスク等の記憶装置を備え、これら
の記憶装置に波形データをセーブし、必要な時にロード
して表示することによって実現していた。
【０００３】
【発明が解決しようとする課題】ところで、この方法で
は長く保存できるというメリットがあるが、多チャネル
になった時、そのセーブ／ロード操作が複雑になった
り、ロードできる波形数に制限があったり、又、その時
のパネルの設定条件等により、ロードできないという不
都合があり、複数波形の比較を行うことが必ずしも容易
ではなかった。
は長く保存できるというメリットがあるが、多チャネル
になった時、そのセーブ／ロード操作が複雑になった
り、ロードできる波形数に制限があったり、又、その時
のパネルの設定条件等により、ロードできないという不
都合があり、複数波形の比較を行うことが必ずしも容易
ではなかった。
【０００４】本発明は上記の点に鑑みてなされたもの
で、その目的は、セーブ／ロード操作を簡単にし、又、
ロードできる波形数に制限のない波形表示装置を実現す
ることにある。
で、その目的は、セーブ／ロード操作を簡単にし、又、
ロードできる波形数に制限のない波形表示装置を実現す
ることにある。
【０００５】
【課題を解決するための手段】前記の課題を解決する本
発明は、入力された波形データをリアルタイムに表示す
るための少なくとも１個のビットマップイメージを格納
するフレームメモリと、過去に入力された波形データと
現在入力されている波形データとの波形比較を行い、所
望の波形データを算出するための演算を行う論理演算回
路と、前記フレームメモリから入力され格納しているデ
ータと該フレームメモリに格納されているデータとの論
理演算回路による演算結果のデータを格納するスナップ
ショットフレームメモリと、前記フレームメモリからの
データと前記スナップショットフレームメモリからのデ
ータとを選択して表示のために出力する表示波形セレク
タと、前記フレームメモリと前記スナップショットフレ
ームメモリと前記論理演算回路及び前記表示波形セレク
タの動作を制御するＭＰＵとを具備することを特徴とす
るものである。
発明は、入力された波形データをリアルタイムに表示す
るための少なくとも１個のビットマップイメージを格納
するフレームメモリと、過去に入力された波形データと
現在入力されている波形データとの波形比較を行い、所
望の波形データを算出するための演算を行う論理演算回
路と、前記フレームメモリから入力され格納しているデ
ータと該フレームメモリに格納されているデータとの論
理演算回路による演算結果のデータを格納するスナップ
ショットフレームメモリと、前記フレームメモリからの
データと前記スナップショットフレームメモリからのデ
ータとを選択して表示のために出力する表示波形セレク
タと、前記フレームメモリと前記スナップショットフレ
ームメモリと前記論理演算回路及び前記表示波形セレク
タの動作を制御するＭＰＵとを具備することを特徴とす
るものである。
【０００６】
【作用】ＭＰＵ（マイクロプロセッサユニット）の制御
によりフレームメモリにビットマップイメージとして描
画された波形データは表示波形セレクタに選択されて表
示のために出力される。又、ＭＰＵの制御により論理演
算回路はスナップショットフレームメモリに格納されて
いるデータとフレームメモリに格納されたデータとの論
理演算を行い、演算結果のデータはスナップショットフ
レームメモリに一旦格納され表示波形セレクタに選択さ
れて表示のために出力される。
によりフレームメモリにビットマップイメージとして描
画された波形データは表示波形セレクタに選択されて表
示のために出力される。又、ＭＰＵの制御により論理演
算回路はスナップショットフレームメモリに格納されて
いるデータとフレームメモリに格納されたデータとの論
理演算を行い、演算結果のデータはスナップショットフ
レームメモリに一旦格納され表示波形セレクタに選択さ
れて表示のために出力される。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明の一実施例の装置のブロック
図である。図において、１はアナログデータである入力
波形をディジタルに変換するＡＤ変換器、２はＡＤ変換
器１でディジタルに変換された入力波形データを格納す
る波形データメモリである。
に説明する。図１は本発明の一実施例の装置のブロック
図である。図において、１はアナログデータである入力
波形をディジタルに変換するＡＤ変換器、２はＡＤ変換
器１でディジタルに変換された入力波形データを格納す
る波形データメモリである。
【０００８】３は波形データメモリ２から読み出された
データをビットマップイメージとして格納するフレーム
メモリである。フレームメモリ３は最大表示波形数や階
調数等に依存して複数個設けられている。
データをビットマップイメージとして格納するフレーム
メモリである。フレームメモリ３は最大表示波形数や階
調数等に依存して複数個設けられている。
【０００９】４は或る時点の複数波形を表示イメージと
して保存するためのスナップショットフレームメモリで
ある。５は種々の表示イメージを実現するために、デー
タをスナップショットフレームメモリ４に書き込む時
に、スルー，論理積，論理和及び排他的論理和等の論理
演算を行う論理演算回路である。
して保存するためのスナップショットフレームメモリで
ある。５は種々の表示イメージを実現するために、デー
タをスナップショットフレームメモリ４に書き込む時
に、スルー，論理積，論理和及び排他的論理和等の論理
演算を行う論理演算回路である。
【００１０】６はフレームメモリ３に格納されているデ
ータとスナップショットフレームメモリ４に格納されて
いるデータとの何れかを選択して出力し、表示器（図示
せず）に表示させる表示波形セレクタである。
ータとスナップショットフレームメモリ４に格納されて
いるデータとの何れかを選択して出力し、表示器（図示
せず）に表示させる表示波形セレクタである。
【００１１】７はフレームメモリ３，スナップショット
フレームメモリ４，論理演算回路５及び表示波形セレク
タ６の動作を制御するＭＰＵである。次に上記のように
構成された実施例の動作を説明する。入力された波形デ
ータはＡＤ変換器１でディジタルデータに変換され、波
形データメモリ２に格納される。波形データメモリ２に
格納されたデータはＭＰＵ７の制御によりフレームメモ
リ３にビットマップイメージとして書き込まれる。表示
波形数の多い場合や、画像の階調の多い場合にはフレー
ムメモリ３は必要個数用いられる。ＭＰＵ７により上記
のモードを指令された場合は表示波形セレクタ７はフレ
ームメモリ３の出力のみを選択する。
フレームメモリ４，論理演算回路５及び表示波形セレク
タ６の動作を制御するＭＰＵである。次に上記のように
構成された実施例の動作を説明する。入力された波形デ
ータはＡＤ変換器１でディジタルデータに変換され、波
形データメモリ２に格納される。波形データメモリ２に
格納されたデータはＭＰＵ７の制御によりフレームメモ
リ３にビットマップイメージとして書き込まれる。表示
波形数の多い場合や、画像の階調の多い場合にはフレー
ムメモリ３は必要個数用いられる。ＭＰＵ７により上記
のモードを指令された場合は表示波形セレクタ７はフレ
ームメモリ３の出力のみを選択する。
【００１２】次に論理演算回路５が動作する場合につい
て説明する。各種の表示イメージを実現するために、ス
ナップショットフレームメモリ４にデータを書き込む
時、論理演算回路５はスルー，論理積，論理和，排他的
論理和等の演算をフレームメモリ３及びスナップショッ
トフレームメモリ４に格納されているデータに対して施
す。
て説明する。各種の表示イメージを実現するために、ス
ナップショットフレームメモリ４にデータを書き込む
時、論理演算回路５はスルー，論理積，論理和，排他的
論理和等の演算をフレームメモリ３及びスナップショッ
トフレームメモリ４に格納されているデータに対して施
す。
【００１３】図２は演算の説明のためにフレームメモリ
３，スナップショットフレームメモリ４及び論理演算回
路５を抽出して示した図である。フレームメモリ３に格
納されているデータをデータＡ，スナップショットフレ
ームメモリ４に格納されているデータをデータＢとす
る。
３，スナップショットフレームメモリ４及び論理演算回
路５を抽出して示した図である。フレームメモリ３に格
納されているデータをデータＡ，スナップショットフレ
ームメモリ４に格納されているデータをデータＢとす
る。
【００１４】（１）論理演算がスルー、即ちＢ＝Ａの
時、スナップショットが実行される度に、フレームメモ
リ３のデータＡが、スナップショットフレームメモリ４
にデータＢとしてそのまま格納される。
時、スナップショットが実行される度に、フレームメモ
リ３のデータＡが、スナップショットフレームメモリ４
にデータＢとしてそのまま格納される。
【００１５】（２）論理演算回路５が論理和演算を行う
時、即ちＢ＝Ａ∪Ｂの時、スナップショットが実行され
る度に、フレームメモリ３のデータＡが先に格納されて
いるスナップショットフレームメモリ４のデータＢに加
算される。例えばデータＡがａ＋ｂ＋ｃとし、データＢ
がｂ＋ｄ＋ｅとすると、新しいデータＢはａ＋ｂ＋ｃ＋
ｄ＋ｅとなる。従って、データＡがすべてスナップショ
ットフレームメモリ４に蓄積される。
時、即ちＢ＝Ａ∪Ｂの時、スナップショットが実行され
る度に、フレームメモリ３のデータＡが先に格納されて
いるスナップショットフレームメモリ４のデータＢに加
算される。例えばデータＡがａ＋ｂ＋ｃとし、データＢ
がｂ＋ｄ＋ｅとすると、新しいデータＢはａ＋ｂ＋ｃ＋
ｄ＋ｅとなる。従って、データＡがすべてスナップショ
ットフレームメモリ４に蓄積される。
【００１６】（３）論理演算回路５が論理積演算を行う
時、即ちＢ＝Ａ∩Ｂの時、スナップショットが実行され
る度に以前書き込んだデータＢと今回のデータの同一デ
ータのみが保存される。即ち、データＡ＝ａ＋ｂ＋ｃ、
データＢ＝ｂ＋ｄ＋ｅに対して新らしくデータＢ＝ｂと
なる。従って、波形の不変部分が確認できる。
時、即ちＢ＝Ａ∩Ｂの時、スナップショットが実行され
る度に以前書き込んだデータＢと今回のデータの同一デ
ータのみが保存される。即ち、データＡ＝ａ＋ｂ＋ｃ、
データＢ＝ｂ＋ｄ＋ｅに対して新らしくデータＢ＝ｂと
なる。従って、波形の不変部分が確認できる。
【００１７】（４）論理演算回路５が排他的論理和演算
を行う時、即ちＢ＝ＡEXORＢの時、スナップショットが
実行されると、以前書き込んだデータＢと今回のデータ
Ａとにおいて相違するデータのみ保存される。即ち、デ
ータＡ＝ａ＋ｂ＋ｃ，データＢ＝ｂ＋ｄ＋ｅに対して、
新しいデータＢ＝ａ＋ｃ＋ｄ＋ｅとなる。従って、波形
の変化部分が確認できる。
を行う時、即ちＢ＝ＡEXORＢの時、スナップショットが
実行されると、以前書き込んだデータＢと今回のデータ
Ａとにおいて相違するデータのみ保存される。即ち、デ
ータＡ＝ａ＋ｂ＋ｃ，データＢ＝ｂ＋ｄ＋ｅに対して、
新しいデータＢ＝ａ＋ｃ＋ｄ＋ｅとなる。従って、波形
の変化部分が確認できる。
【００１８】オシロスコープで測定中に波形比較をした
い場合、形を見たいという場合が多く、しかも、そのと
きの入力波形は影響されたくないという要求に対し、本
実施例によれば容易に実現できる。又、入力チャネルが
多くなっても特別な回路を必要とせず、フリーズ波形の
輝度を調節することにより、入力波形との識別も可能と
なる。
い場合、形を見たいという場合が多く、しかも、そのと
きの入力波形は影響されたくないという要求に対し、本
実施例によれば容易に実現できる。又、入力チャネルが
多くなっても特別な回路を必要とせず、フリーズ波形の
輝度を調節することにより、入力波形との識別も可能と
なる。
【００１９】従来、ＩＣカードやフロッピーディスク等
を用いて行っていた波形比較の操作を本実施例によれば
非常に簡略化，イメージ化して多チャネルにもその利点
を生かすことができる点で効果がある。
を用いて行っていた波形比較の操作を本実施例によれば
非常に簡略化，イメージ化して多チャネルにもその利点
を生かすことができる点で効果がある。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、セーブ／ロード操作を簡単にし、又、ロードでき
る波形数に制限のない波形表示装置を実現することがで
きて、実用上の効果は大きい。
れば、セーブ／ロード操作を簡単にし、又、ロードでき
る波形数に制限のない波形表示装置を実現することがで
きて、実用上の効果は大きい。
【図１】本発明の一実施例の装置のブロック図である。
【図２】実施例の装置から要部を抽出した動作説明のた
めの図である。
めの図である。
１ ＡＤ変換器 ２ 波形データメモリ ３ フレームメモリ ４ スナップショットフレームメモリ ５ 論理演算回路 ６ 表示波形セレクタ ７ ＭＰＵ
Claims (1)
- 【請求項１】 入力された波形データをリアルタイムに
表示するための少なくとも１個のビットマップイメージ
を格納するフレームメモリ（３）と、 過去に入力された波形データと現在入力されている波形
データとの波形比較を行い、所望の波形データを算出す
るための演算を行う論理演算回路（５）と、 前記フレームメモリ（３）から入力され格納しているデ
ータと該フレームメモリ（３）に格納されているデータ
との論理演算回路（５）による演算結果のデータを格納
するスナップショットフレームメモリ（４）と、 前記フレームメモリ（３）からのデータと前記スナップ
ショットフレームメモリ（４）からのデータとを選択し
て表示のために出力する表示波形セレクタ（６）と、 前記フレームメモリ（３）と前記スナップショットフレ
ームメモリ（４）と前記論理演算回路（５）及び前記表
示波形セレクタ（６）の動作を制御するＭＰＵ（７）と
を具備することを特徴とする波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209536A JP3057185B2 (ja) | 1991-08-21 | 1991-08-21 | 波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209536A JP3057185B2 (ja) | 1991-08-21 | 1991-08-21 | 波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0552870A JPH0552870A (ja) | 1993-03-02 |
| JP3057185B2 true JP3057185B2 (ja) | 2000-06-26 |
Family
ID=16574431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209536A Expired - Fee Related JP3057185B2 (ja) | 1991-08-21 | 1991-08-21 | 波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057185B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005087973A1 (ja) * | 2004-03-15 | 2005-09-22 | Ulvac, Inc. | 成膜装置及びその成膜方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412579A (en) * | 1993-04-05 | 1995-05-02 | Tektronix, Inc. | Slow display method for digital oscilloscope with fast acquisition system |
-
1991
- 1991-08-21 JP JP3209536A patent/JP3057185B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005087973A1 (ja) * | 2004-03-15 | 2005-09-22 | Ulvac, Inc. | 成膜装置及びその成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552870A (ja) | 1993-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274753A (en) | Apparatus for distinguishing information stored in a frame buffer | |
| US5758129A (en) | Data display apparatus | |
| US5291582A (en) | Apparatus for performing direct memory access with stride | |
| US5285286A (en) | Apparatus for testing image sensors that simultaneously output multiple image blocks | |
| US5946250A (en) | Memory testing apparatus | |
| US5028917A (en) | Image display device | |
| KR890004306B1 (ko) | 라스터주사 디지탈 디스플레이 시스템과 상기 시스템의 예정된 데이타조합 및 화소 검출방법과 그래픽제어 시스템 및 그 방법 | |
| JPS6042943B2 (ja) | 表示装置 | |
| EP0182375A2 (en) | Apparatus for storing multi-bit pixel data | |
| JP3057185B2 (ja) | 波形表示装置 | |
| EP0433881A2 (en) | Dynamic palette loading opcode system for pixel based display | |
| US6236392B1 (en) | Display control circuit | |
| JP3084729B2 (ja) | デジタルオシロスコープ | |
| US6775421B2 (en) | Method and apparatus of image processing while inputting image data | |
| US4703230A (en) | Raster operation circuit | |
| JP3861634B2 (ja) | 波形表示装置及び波形表示方法 | |
| JP2002214253A (ja) | 波形表示装置 | |
| JPS62117080A (ja) | 画像処理装置 | |
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JPS61223894A (ja) | 階調変換制御方式 | |
| JPH0744693A (ja) | 画像表示装置 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| GB2252224A (en) | Providing an overlay e.g. a cursor, for a computer display | |
| JPH1069270A (ja) | 表示画像合成方法 | |
| JPH0755843A (ja) | 電気信号表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |