JP3056259B2 - 入力側に印加される入力信号を出力側に接続される伝送線路に入力結合するためのｇｔｌ出力増幅器 - Google Patents

入力側に印加される入力信号を出力側に接続される伝送線路に入力結合するためのｇｔｌ出力増幅器

Info

Publication number
JP3056259B2
JP3056259B2 JP8532086A JP53208696A JP3056259B2 JP 3056259 B2 JP3056259 B2 JP 3056259B2 JP 8532086 A JP8532086 A JP 8532086A JP 53208696 A JP53208696 A JP 53208696A JP 3056259 B2 JP3056259 B2 JP 3056259B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8532086A
Other languages
English (en)
Other versions
JPH10506769A (ja
Inventor
テアレツキ ハルトムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10506769A publication Critical patent/JPH10506769A/ja
Application granted granted Critical
Publication of JP3056259B2 publication Critical patent/JP3056259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 半導体構成素子または半導体チップの入出力回路は、
チップ内部とチップ外部の間の信号レベルまたは信号の
結合素子である。入出力回路の数はここではチップの機
能に依存する。入出力ポートは、例えばデジタル交換局
の場合、チップ当たり100端子のオーダーにある。この
ことは現在では希なことではない。導体板（ボード）に
おける広帯域バス線路は装置の個々の素子を相互に接続
する。ここではバスのこの伝送線路を介しての伝送周波
数がますます高周波になる傾向がある。ノイズに対する
確実性の理由から高周波の信号は付加的に相補的に伝送
され、このことは入出力ポートの数を倍にする。
従来のCMOS出力増幅器（CMOSバッファ）は信号品質が
悪化すること（過励振または励振不足）と、高周波での
適用（100〜500MHz以上）に対する高い電圧偏移のため
問題外である。高周波信号は通常はECL技術で、終端さ
れた50Ω伝送線路により伝送される。終端された50Ω線
路によって反射およびひいては信号の歪みが線路を介し
た伝送の際に回避される。ECL技術の欠点は損失電力が
比較的大きいことである。この損失電力は、入出力ポー
トの数に応じ、構成素子の全体損失電力の所定の要因と
なる得る。
チップ内部の損失電力を低減するために、種々の規格
（ECL規格＝Emitter Coupled Logic;GTL規格＝Gunning
Transeiver Logic;CTT規格＝Center Tap Terminated Di
gital Interface）で使用されるオープンコレクタ技術
は有益である。ここでは損失電力の一部が外部抵抗に移
される。しかしオープンコレクタないしオープンドレー
ン技術の欠点は高周波適性が制限されることである。な
ぜなら、外部抵抗および負荷容量に応じて出力側の信号
上昇が制限されるからである。成る程出力増幅器のプル
ダウン抵抗は、線路の負荷容量が適切な時間で放電され
るように構成される。しかし高（ハイ）レベルに対する
上昇時間は外部抵抗および負荷容量のRC時定数によって
定められる。外部抵抗が50Ωの終端抵抗として電力反射
を回避するために実現されれば（例えばB.Gunning,“CM
OS Low−Voltage−Swing Transmission−Lin Transceiv
er",ISSCC 92,58−59ppに提案されているように）、2.5
pFの負荷で、スイッチング周波数を約50MHzに制限する
のに十分である。
本発明の課題は、入力側に印加される入力信号を出力
側に接続された伝送線路に入力結合するためのGTL出力
増幅器において、高周波信号も伝送線路に接続すること
ができるように構成することである。
この課題は請求項１に記載の構成によって解決され
る。
本発明のさらなる利点は従属請求項に記載されてい
る。
本発明の出力増幅器は、プルダウントランジスタに加
えてプルアップトランジスタ回路を使用する。このプル
アップトランジスタ回路は入力信号が第１の値から第２
の値に変化したときだけ第２の電位を出力側に印加す
る。
プルアップトランジスタ回路を制御するための遅延手
段は出力側に接続された線路の負荷容量に整合していな
ければならない。これは出力側の過不足充電を回避する
ためである。負荷容量の充電時間への遅延に正確に同調
するためにプルアップトランジスタ回路に制御回路を設
けることができ、この制御回路は負荷容量が充電される
までプルアップ分岐路を開く。
さらに過負荷保護を次のようにして達成することがで
きる。すなわち、プルアップトランジスタ回路を過負荷
の際に遮断し、構成素子の過負荷が回避されるようにす
るのである。
図面に示された実施例に基づき、本発明を詳細に説明
する。
図１は、プルアップトランジスタ回路を有するGTL出
力増幅器の回路図、 図２は、図２の変形実施例の回路図、 図３は、プルアップトランジスタ回路内に制御回路を
有する出力増幅器の回路図、 図４は、制御回路を有する別の出力増幅器の回路図、 図５は、過負荷保護を有する出力増幅器の回路図、 図６は、図１の回路について、出力信号と時間ｔとの
関係を示す線図である。
図面において同じ構成素子には同じ参照符号が付して
ある。
図１はGTL出力増幅器AVを示す。この増幅器の出力側
Ａには線路が接続されている。この線路は例えば50Ωの
抵抗Ｒにより終端されている。図１にはさらに線路の負
荷容量CLが示されている。出力増幅器AVの入力側Ｅには
入力信号Ｅ、例えば２進信号が供給される。この信号は
インバータINによって反転することができる。出力側Ａ
の電位は一方ではプルダウントランジスタMN1によって
設定される。このトランジスタは導通制御されるとき、
出力側Ａに第１の電位を印加する。さらに出力増幅器AV
はプルアップトランジスタ回路を有する。このトランジ
スタ回路は実施例ではトランジスタMP1とMP2からなる。
２つのトランジスタが導通制御されるとき、このプルア
ップトランジスタ回路は第２の電位を出力側Ａに印加す
る。トランジスタMP1の入力側には反転入力信号ｅが印
加される。この入力信号はプルダウントランジスタMN1
にも印加される。プルアップトランジスタ回路のトラン
ジスタMN2の入力側には、反転入力信号ｅが遅延回路VZ1
によって遅延されて印加される。さらにトランジスタMN
3が設けられており、このトランジスタも同じように反
転入力信号ｅにより制御される。このトランジスタはプ
ルアップトランジスタ回路のトランジスタMP1とMN2の直
列回路の接続点に接続されている。
この回路はGTL規格による適用に関連する。回路の出
力側における電圧レベルは論理状態ハイに対しては1.2
V、論理状態ローに対しては0.4Vである。
プルアップトランジスタ回路MP1,MN2は次のように接
続されている。すなわち、これらトランジスタは反転入
力信号ｅが一方の値から他方の値に移行するフェーズで
のみ短時間導通接続されるように接続されており、これ
によって負荷容量CLが充放電される。この移行フェーズ
では出力側Ａも第１の電位から第２の電位に切り替わ
る。これによりプルアップトランジスタ回路は負荷を急
速に充電させ、一方引き続いてハイレベルが線路で外部
抵抗Ｒにより維持される。この外部抵抗Ｒは50Ω伝送線
路に適合するためにボード上で50Ω終端抵抗として構成
されている。図１は、外部負荷容量CLと50オーム抵抗Ｒ
（これらに電位VTTが印加される）を有する回路を概略
的に示す。
この回路は、50Ω伝送線路を移行フェーズでトランジ
スタMN2とMP1を介して出力側Ａでインピーダンス的に終
端させ、これにより伝送線路の反射による電圧上昇が発
生しないという利点を有する。
以下、図１の出力増幅器の機能を説明する。
反転入力信号ｅに相当する接続点き１の論理状態は
“1"であることを前提とする。
その結果、トランジスタMN1,MN2,MN3は投入接続さ
れ、出力側Ａは状態“0"となる。出力側Ａから見て、ト
ランジスタMN2とMN3からなる直列回路はプルダウントラ
ンジスタMN1に対して並列に接続されている。トランジ
スタMP1は遮断されている。
接続点K1において状態“1"から“0"へ移行する際、ま
ずトランジスタMN1とMN3が阻止状態に移行する。トラン
ジスタMN2は、遅延回路VZ1により所定の遅延時間τの
間、状態“1"を維持し、さらにスイッチオンする。同時
にトランジスタMP1もスイッチオンし、これによりプル
アップ分岐路MP1,MN2が全体で投入接続され、負荷容量C
LがトランジスタMN2とMP1の直列回路を介して、外部50
Ω抵抗Ｒに対して並列に充電される。所定の遅延時間τ
で容量で充放電される。この遅延時間の後、接続点K2は
“1"から“0"へ切り替わり、これによりトランジスタMN
2は遮断され、ひいてはプルアップ分岐路も遮断され
る。この時点から外部抵抗だけが出力レベル（現在は状
態“1"）の保持を行うようになる。
接続点K1での状態が“0"から“1"に変化すると、トラ
ンジスタMN1とMN3がスイッチオンし、トランジスタMP1
がスイッチオフする。接続点ＡはトランジスタMN1を介
して放電され、状態“0"に変化する。同時に接続点K3は
トランジスタMN3を介して放電する。このことはトラン
ジスタMN2が遅延回路VZ1によってスイッチオンされる前
に行わなければならない。なぜならそうでないと、障害
が出力側Ａに発生するからである。このような場合に
は、出力側Ａは小さな電圧ピークを接続点K3の放電によ
りトランジスタMN2を介して受け取る。出力側Ａが放電
し、トランジスタMN2がスイッチオンした後には再び初
期状態となる。トランジスタMN2とMN3からなる直列回路
はトランジスタMN1に対して並列になる。
図６は、出力側に発生する電位経過を時間ｔについて
線図で示す。実線で示されているのは、プルアップトラ
ンジスタ回路を有する出力側Ａの出力信号経過であり、
比較のため破線でプルアップトランジスタ回路なしでの
出力側の電位経過が示されている。ここでは容量性負荷
は、周波数が500MHzから1GHzの間で5pFであることが前
提とされている。
図２は、図１の出力増幅器の変形実施例を示す。ここ
ではトランジスタMN2だけがトランジスタMP2によって、
すなわちｎチャネルトランジスタMN2がｐチャネルトラ
ンジスタMP2によって置換されている。従って遅延回路V
Z2も相応に構成しなければならない。しかし図１と図２
の２つの出力増幅器の機能は同じである。
図３は制御回路RSをプルアップトランジスタ回路に有
する出力増幅器を示す。その他の回路は図２の出力増幅
器に相当する。
図３の出力増幅器によって、遅延回路VZ2の遅延時間
τは正確に負荷容量CLに整合される。これは出力側Ａに
おける充電の過不足を回避するためにである。反対にい
ったん定められた回路は所定の負荷に対しては理想的に
使用することができる。以下では、上に述べた回路が制
御回路RSだけ拡張されている。制御回路RSは別の領域で
負荷に依存せずに、負荷容量CLが充電されるか、または
出力側Ａが状態“1"に達するまでプルアップ分岐路を開
放する。
プルアップトランジスタ分岐路の制御回路RSは３つの
制御トランジスタMN10,MP10,MP11からなる。この回路で
は、出力側Ａが状態“1"に達するか、または遅延回路VZ
2が応答するときにプルアップ分岐路が遮断される。
接続点ｅが状態“1"を、接続点K2が状態“0"を有して
いることを前提とすれば、トランジスタMN1とMN3は導通
しており、出力側Ａは状態“0"である。同時に制御回路
トランジスタMP10とMP11は導通しており、制御トランジ
スタMN10は遮断されている。これにより接続点K11は状
態“1"であり、トランジスタMN2も同じように導通して
いる。ここでも、トランジスタMN2とMN3からなる並列回
路がトランジスタMN1に対して並列に接続されている。
トランジスタMP1は遮断されている。
接続点K1の状態が“1"から“0"に変化すると、まずト
ランジスタMN1とMN3が阻止状態に移行し、トランジスタ
MP1がスイッチオンする。制御トランジスタMP11は遅延
回路VZ2により所定時間の間、導通したままである。こ
れにより接続点K11は“1"に留まり、プルアップ分岐路
はトランジスタMN2とMP1によって導通接続されており、
出力側Ａの負荷容量を50オーム抵抗とプルアップ分岐路
からなる並列回路を介して充電することができる。出力
側Ａの電圧が制御トランジスタM10の投入電圧を上回る
とき、トランジスタはスイッチオンする。出力側の電圧
が第２の電位（ハイ）に（容量性負荷に依存して）移行
するのと同じようにして、接続点K11も“0"になり、こ
れによりプルアップ分岐路はトランジスタMN2により遮
断され、出力側Ａの過充電が回避される。プルアップ分
岐路が遮断された後、50オーム抵抗Ｒが再び出力レベル
の保持を行う。
図４は、図３と比較した制御回路の変形実施例を示
す。ここでは制御トランジスタMP10のゲート端子が接続
点K3に接続されている。この解決手段では制御トランジ
スタMP10はより良好にスイッチオフし、これにより回路
全体の損失電力も低減する。
例えばVTT＝０であるか、または出力側Ａの短絡のた
め出力が制御トランジスタMN10の投入電圧以下に留ま
り、プルアップ分岐路が制御回路によって遮断されない
ため、容量性負荷CLの充電を遅延回路VZ2により設定さ
れた時間内では終了すべきでない場合には、所定の遅延
時間の後まず制御トランジスタMP11がスイッチオフし、
接続点K11からの接続を状態“1"に対して遮断する。引
き続き接続点K11は制御トランジスタMN10によって放電
され、トランジスタMN2はスイッチオフし、これにより
プルアップ分岐路は遮断される。
図５は図４の変形実施例を示す。この変形実施例で
は、プルアップ分岐路が所定のように遮断される。遅延
時間τによって設定された時間の後、制御トランジスタ
MP11はスイッチオフし、接続点K11からの接続を“1"に
対して遮断する。同時に制御トランジスタMN1がスイッ
チオンし、接続点K11を“0"にする。これによりトラン
ジスタMN2はスイッチオフし、プルアップ分岐路は遮断
される。その結果、分路電流が流れなくなる。このこと
により、構成素子がプルアップ分岐路によって過負荷さ
れたり、損傷を受けたり、他の回路素子が負荷されたり
損傷を受けたりすることが回避される。
図に示されたトランジスタはMOSトランジスタであ
る。これらうち、ｎチャネルトランジスタはMNにより、
ｐチャネルトランジスタはMPにより示されている。これ
らトランジスタに印加される動作電圧は通常のようにVD
DとVSSにより示されている。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】入力側（Ｅ）に印加される入力信号を出力
    側（Ａ）に接続された伝送線路に入力結合するためのGT
    L出力増幅において、 ａ）プルダウントランジスタ（MN1）が設けられてお
    り、該プルダウントランジスタは入力信号（Ｅ）が第１
    の値（０）であるとき、第１の電位（０）を出力側
    （Ａ）に印加し、 ｂ）プルアップトランジスタ回路（MP1,MN2）が、第１
    のトランジスタ（MP1）および第２のトランジスタ（MN
    2）からなる直列回路を有し、 前記第１のトランジスタ（MP1）は、入力信号（Ｅ）の
    第１の値（０）が印加されるときスイッチオフし、入力
    信号の第２の値（１）が印加されるときスイッチオン
    し、 前記第２のトランジスタ（MN2）の入力側は遅延回路（V
    Z）と接続されており、かつ前記第２のトランジスタ
    は、入力信号（Ｅ）が第１の値（０）から第２の値
    （１）へ移行するフェーズ中、遅延回路（VZ）により定
    められる時間（τ）の間、導通制御されたままであり、 ｃ）前記遅延回路（VZ）は入力側と第２のトランジスタ
    （MN2）との間の設けられており、 該遅延回路（VZ）は、入力信号（Ｅ）の第１の値（１）
    が発生し、遅延回路（VZ）により定められた時間（τ）
    が経過した後、第２のトランジスタ（MN2）を遮断し、 ｄ）直列回路の２つのトランジスタ（MP1,MN2）の接続
    点の間には第３のトランジスタ（MN3）が接続されてお
    り、 該第３のトランジスタは入力信号（Ｅ）が第１の値
    （０）であるとき導通制御され、 ｅ）プルアップトランジスタ（MP1,MN2）は制御回路（M
    N10,MP11,MP10）により補充され、 該制御回路は第１の制御トランジスタ（MP10）、第２の
    制御トランジスタ（MP11）および第３の制御トランジス
    タ（MN10）を有し、 出力側（Ａ）の電位が第３の制御トランジスタ（MN10）
    の投入電圧を上回ると直ちに、第３の制御トランジスタ
    （MN10）が導通制御され、前記制御回路はこのときに第
    ２のトランジスタ（MN2）を阻止する、ことを特徴とす
    る出力増幅器。
  2. 【請求項２】制御回路は、第１の制御トランジスタ（MP
    10）、第２の制御トランジスタ（MP11）および第３の制
    御トランジスタ（MP11）の直列回路からなり、 ａ）第２の制御トランジスタ（MP11）は遅延回路（VZ
    2）の出力側と接続されており、 第２の制御トランジスタ（MP11）と第３の制御トランジ
    スタ（MN10）の接続点はトランジスタ回路の第２のトラ
    ンジスタ（MN2）の入力側と接続されており、 ｂ）第３の制御トランジスタ（MN10）の入力側は出力側
    （Ａ）と接続されており、 ｃ）第１の制御トランジスタ（MP10）は、トランジスタ
    回路の第１と第２のトランジスタの接続点と接続されて
    いる、請求項１記載の出力増幅器。
  3. 【請求項３】制御回路は、第１のトランジスタ（MP1
    0）、第２の制御トランジスタ（MP11）および第３の制
    御トランジスタ（MN10）の直列回路からなり、 ａ）第１の制御トランジスタ（MP10）の入力側は出力側
    （Ａ）と接続されており、 ｂ）第２の制御トランジスタ（MP11）の入力側は遅延回
    路（VZ2）の出力側と接続されており、 ｃ）第３の制御トランジスタ（MN10）の入力側は出力側
    （Ａ）と接続されており、 第２の制御トランジスタと第３の制御トランジスタの接
    続点はトランジスタ回路の第２のトランジスタ（MN2）
    の入力側と接続されている、請求項１記載の出力増幅
    器。
  4. 【請求項４】第３の制御トランジスタ（MN10）に並列に
    第４の制御トランジスタ（MN11）が接続されており、 該第４の制御トランジスタ入力側は遅延回路（VZ）の出
    力側と接続されており、 該第４の制御トランジスタは、遅延回路の遅延時間
    （τ）に依存して、トランジスタ回路の第２のトランジ
    スタ（MN2）を阻止する、請求項２記載の出力増幅器。
JP8532086A 1995-04-28 1996-04-19 入力側に印加される入力信号を出力側に接続される伝送線路に入力結合するためのｇｔｌ出力増幅器 Expired - Fee Related JP3056259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19515800.8 1995-04-28
DE19515800 1995-04-28
PCT/DE1996/000693 WO1996034458A1 (de) 1995-04-28 1996-04-19 Gtl-ausgangsverstärker zum einkoppeln eines am eingang anliegenden eingangssignales in eine am ausgang anliegende übertragungsleitung

Publications (2)

Publication Number Publication Date
JPH10506769A JPH10506769A (ja) 1998-06-30
JP3056259B2 true JP3056259B2 (ja) 2000-06-26

Family

ID=7760690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8532086A Expired - Fee Related JP3056259B2 (ja) 1995-04-28 1996-04-19 入力側に印加される入力信号を出力側に接続される伝送線路に入力結合するためのｇｔｌ出力増幅器

Country Status (6)

Country Link
US (1) US6075383A (ja)
EP (1) EP0823148B1 (ja)
JP (1) JP3056259B2 (ja)
KR (1) KR100373432B1 (ja)
DE (1) DE59604234D1 (ja)
WO (1) WO1996034458A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6747475B2 (en) * 2001-12-17 2004-06-08 Intel Corporation Method and apparatus for driving a signal using switchable on-die termination
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US6846738B2 (en) * 2002-03-13 2005-01-25 Micron Technology, Inc. High permeability composite films to reduce noise in high speed interconnects
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US6900116B2 (en) 2002-03-13 2005-05-31 Micron Technology Inc. High permeability thin films and patterned thin films to reduce noise in high speed interconnections
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6970053B2 (en) 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041364B2 (ja) * 1980-08-29 1985-09-17 富士通株式会社 出力バッファ回路
JPS5745717A (en) * 1980-09-02 1982-03-15 Toshiba Corp Signal change detector
US4682047A (en) * 1985-08-29 1987-07-21 Siemens Aktiengesellschaft Complementary metal-oxide-semiconductor input circuit
US4739193A (en) * 1986-10-30 1988-04-19 Rca Corporation Drive circuit with limited signal transition rate for RFI reduction
US4880997A (en) * 1988-08-18 1989-11-14 Ncr Corporation Low noise output buffer circuit
JPH02202222A (ja) * 1989-01-31 1990-08-10 Mitsubishi Electric Corp 出力回路
JPH03250813A (ja) * 1990-02-28 1991-11-08 Hitachi Ltd 出力回路
JP2616142B2 (ja) * 1990-05-31 1997-06-04 日本電気株式会社 出力回路
DE4208729A1 (de) * 1992-03-18 1993-09-23 Siemens Ag Signalpegelwandler
US5359243A (en) * 1993-04-16 1994-10-25 Altera Corporation Fast TTL to CMOS level converting buffer with low standby power
US5410189A (en) * 1993-09-27 1995-04-25 Xilinx, Inc. Input buffer having an accelerated signal transition
US5365127A (en) * 1993-10-18 1994-11-15 Hewlett-Packard Company Circuit for conversion from CMOS voltage levels to shifted ECL voltage levels with process compensation
JP3240022B2 (ja) * 1993-10-21 2001-12-17 日本電信電話株式会社 Ｆｅｔ型インタフェース回路

Also Published As

Publication number Publication date
EP0823148A1 (de) 1998-02-11
WO1996034458A1 (de) 1996-10-31
US6075383A (en) 2000-06-13
KR19990008121A (ko) 1999-01-25
JPH10506769A (ja) 1998-06-30
KR100373432B1 (ko) 2003-04-21
DE59604234D1 (de) 2000-02-24
EP0823148B1 (de) 2000-01-19

Similar Documents

Publication Publication Date Title
US5850159A (en) High and low speed output buffer with controlled slew rate
US4820942A (en) High-speed, high-drive output buffer circuits with reduced ground bounce
EP0778999B1 (en) High speed digital buffer, driver or level shifter circuit
US6366128B1 (en) Circuit for producing low-voltage differential signals
US6320406B1 (en) Methods and apparatus for a terminated fail-safe circuit
US6054881A (en) Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US5719509A (en) Method of controlling transmission of binary pulses on a transmission line
US6094086A (en) High drive CMOS output buffer with fast and slow speed controls
US5285477A (en) Balanced line driver for local area networks or the like
JPH06224731A (ja) 制御インピーダンストランジスタスイッチング回路
US20200350899A1 (en) Loss of signal detection circuit
JP3056259B2 (ja) 入力側に印加される入力信号を出力側に接続される伝送線路に入力結合するためのｇｔｌ出力増幅器
US5463326A (en) Output drivers in high frequency circuits
US5315172A (en) Reduced noise output buffer
US20050218934A1 (en) Output drivers having adjustable swing widths during test mode operation
JPH06244706A (ja) 補償形低域フィルタ網を備えた入力バッファ
US6218854B1 (en) Data line termination circuits and integrated circuit devices including attenuation circuit and charge/discharge circuit
GB2289808A (en) CMOS driver with programmable switching speed
US20220200580A1 (en) Deglitcher with integrated non-overlap function
US6281702B1 (en) CMOS small signal terminated hysteresis receiver
US7157931B2 (en) Termination circuits having pull-down and pull-up circuits and related methods
US6359465B1 (en) CMOS small signal switchable adjustable impedence terminator network
US6351136B1 (en) Passive voltage limiter
US5801558A (en) Controlled transition time driver circuit
US6262591B1 (en) SOI small signal terminated receiver

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees