JP3050715B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3050715B2 JP3050715B2 JP5054379A JP5437993A JP3050715B2 JP 3050715 B2 JP3050715 B2 JP 3050715B2 JP 5054379 A JP5054379 A JP 5054379A JP 5437993 A JP5437993 A JP 5437993A JP 3050715 B2 JP3050715 B2 JP 3050715B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type
- crystal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ｐ型ＡｌＧａＩｎＰ混
晶を含む半導体積層構造から構成される半導体装置の製
造方法に関する。
晶を含む半導体積層構造から構成される半導体装置の製
造方法に関する。
【０００２】
【従来の技術】半導体レーザや発光ダイオード等の半導
体装置においては、短波長化や書込光源としての高出力
化が望まれている。短波長光はレンズで絞った場合、よ
り小さなスポットにすることが可能であり、光ディスク
用光源に用いた場合に大容量の記録が実現できるからで
ある。
体装置においては、短波長化や書込光源としての高出力
化が望まれている。短波長光はレンズで絞った場合、よ
り小さなスポットにすることが可能であり、光ディスク
用光源に用いた場合に大容量の記録が実現できるからで
ある。
【０００３】ところで、ＡｌＧａＩｎＰ混晶は、良質な
半導体基板材料であるＧａＡｓ結晶と格子整合させるこ
とができる半導体であり、赤色半導体レーザや高輝度な
緑色発光ダイオードとして広く利用されている。このよ
うなＡｌＧａＩｎＰ系発光素子の場合、短波長化を実現
する手法の一つとしては活性層中のＡｌ混晶比を増加さ
せることが考えられ、また高出力化に対しては、活性層
を薄膜化し、光スポット径を大きくして光密度を低減さ
せることにより端面破壊を防止することが考えられる。
しかし、このような手段を行うことにより短波長化およ
び高出力化を図った場合、クラッド層と活性層の間のバ
ンドギャップ差が小さくなったり、あるいは注入キャリ
ア濃度が増加したりして、活性層からのキャリアオーバ
ーフローが生じて無効電流が増え、半導体レーザの閾値
電流が高くなる等の特性悪化を生じるという問題があ
る。そこで、キャリアオーバーフローを抑制する手段と
しては、クラッド層のキャリア濃度を上げることにより
キャリアに対する障壁を高めることが考えられる。
半導体基板材料であるＧａＡｓ結晶と格子整合させるこ
とができる半導体であり、赤色半導体レーザや高輝度な
緑色発光ダイオードとして広く利用されている。このよ
うなＡｌＧａＩｎＰ系発光素子の場合、短波長化を実現
する手法の一つとしては活性層中のＡｌ混晶比を増加さ
せることが考えられ、また高出力化に対しては、活性層
を薄膜化し、光スポット径を大きくして光密度を低減さ
せることにより端面破壊を防止することが考えられる。
しかし、このような手段を行うことにより短波長化およ
び高出力化を図った場合、クラッド層と活性層の間のバ
ンドギャップ差が小さくなったり、あるいは注入キャリ
ア濃度が増加したりして、活性層からのキャリアオーバ
ーフローが生じて無効電流が増え、半導体レーザの閾値
電流が高くなる等の特性悪化を生じるという問題があ
る。そこで、キャリアオーバーフローを抑制する手段と
しては、クラッド層のキャリア濃度を上げることにより
キャリアに対する障壁を高めることが考えられる。
【０００４】
【発明が解決しようとする課題】ところが、ｐ型ＡｌＧ
ａＩｎＰ混晶においては、Ａｌ混晶比が増加するにつれ
てキャリア濃度が飽和する現象が知られている。図１は
ｐ型ＡｌＧａＩｎＰ混晶中の不純物原子濃度とキャリア
濃度との関係を示す図である。この図の（ａ）線に示す
ように、不純物原子濃度が低い場合にはキャリア濃度が
不純物原子濃度に比例して増加するが、不純物原子濃度
が増加してある値以上になった場合にはキャリア濃度の
増加の割合が著しく低下する。これは、結晶中に添加さ
れた不純物原子が完全に活性化されずに、水素原子と結
合して中性化した複合欠陥を形成しているためと考えら
れている。従って、ｐ型ＡｌＧａＩｎＰ混晶のキャリア
濃度を上げるためには、結晶中の複合欠陥を分解して不
純物原子を活性化させる必要がある。
ａＩｎＰ混晶においては、Ａｌ混晶比が増加するにつれ
てキャリア濃度が飽和する現象が知られている。図１は
ｐ型ＡｌＧａＩｎＰ混晶中の不純物原子濃度とキャリア
濃度との関係を示す図である。この図の（ａ）線に示す
ように、不純物原子濃度が低い場合にはキャリア濃度が
不純物原子濃度に比例して増加するが、不純物原子濃度
が増加してある値以上になった場合にはキャリア濃度の
増加の割合が著しく低下する。これは、結晶中に添加さ
れた不純物原子が完全に活性化されずに、水素原子と結
合して中性化した複合欠陥を形成しているためと考えら
れている。従って、ｐ型ＡｌＧａＩｎＰ混晶のキャリア
濃度を上げるためには、結晶中の複合欠陥を分解して不
純物原子を活性化させる必要がある。
【０００５】本発明は上記問題を解決するためのもので
あり、キャリアのオーバーフローを抑制しつつ高いキャ
リア濃度が得られる半導体装置の製造方法を提供するこ
とを目的とする。
あり、キャリアのオーバーフローを抑制しつつ高いキャ
リア濃度が得られる半導体装置の製造方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体層
とこの半導体層上に積層された他の半導体層とを含む複
数層の半導体層を積層状態で結晶成長させる工程と、ｐ
型ＡｌＧａＩｎＰ系混晶からなる半導体層、または、こ
の半導体層に積層された水素原子が通過する半導体層が
露出するように、ストライプ溝を形成する工程と、結晶
成長雰囲気中から取り込まれた水素がｐ型ＡｌＧａＩｎ
Ｐ系混晶からなる半導体層から離脱可能であり、かつ結
晶を構成するリン元素が分解しない条件である３００℃
〜７００℃の温度範囲で、水素を含まない雰囲気中にお
いて熱処理を行う工程と、を含んでおり、そのことによ
り上記目的が達成される。
造方法は、ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体層
とこの半導体層上に積層された他の半導体層とを含む複
数層の半導体層を積層状態で結晶成長させる工程と、ｐ
型ＡｌＧａＩｎＰ系混晶からなる半導体層、または、こ
の半導体層に積層された水素原子が通過する半導体層が
露出するように、ストライプ溝を形成する工程と、結晶
成長雰囲気中から取り込まれた水素がｐ型ＡｌＧａＩｎ
Ｐ系混晶からなる半導体層から離脱可能であり、かつ結
晶を構成するリン元素が分解しない条件である３００℃
〜７００℃の温度範囲で、水素を含まない雰囲気中にお
いて熱処理を行う工程と、を含んでおり、そのことによ
り上記目的が達成される。
【０００７】また、本発明の半導体装置の製造方法は、
ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体層とこの半導
体層上に積層された他の半導体層とを含む複数層の半導
体層を積層状態で結晶成長させる工程と、ｐ型ＡｌＧａ
ＩｎＰ系混晶からなる半導体層が露出するように、スト
ライプ状のメサ部を形成する工程と、ｐ結晶成長雰囲気
中から取り込まれた水素がｐ型ＡｌＧａＩｎＰ系混晶か
らなる半導体層から離脱可能であり、かつ結晶を構成す
るリン元素が分解しない条件である３００℃〜７００℃
の温度範囲で、水素を含まない雰囲気中において熱処理
を行う工程と、を含んでおり、そのことにより上記目的
が達成される。
ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体層とこの半導
体層上に積層された他の半導体層とを含む複数層の半導
体層を積層状態で結晶成長させる工程と、ｐ型ＡｌＧａ
ＩｎＰ系混晶からなる半導体層が露出するように、スト
ライプ状のメサ部を形成する工程と、ｐ結晶成長雰囲気
中から取り込まれた水素がｐ型ＡｌＧａＩｎＰ系混晶か
らなる半導体層から離脱可能であり、かつ結晶を構成す
るリン元素が分解しない条件である３００℃〜７００℃
の温度範囲で、水素を含まない雰囲気中において熱処理
を行う工程と、を含んでおり、そのことにより上記目的
が達成される。
【０００８】前記メサ部が、ｐ型ＡｌＧａＩｎＰ系混晶
からなる半導体層によって構成されたｐ型クラッド層
と、このｐ型クラッド層に積層された活性層と、この活
性層に積層されたｎ型クラッド層とによってダブルへテ
ロ型構造になっている。
からなる半導体層によって構成されたｐ型クラッド層
と、このｐ型クラッド層に積層された活性層と、この活
性層に積層されたｎ型クラッド層とによってダブルへテ
ロ型構造になっている。
【０００９】
【作用】本発明の半導体装置の製造方法は、ｐ型ＡｌＧ
ａＩｎＰ混晶からなる半導体層に熱処理を施すものであ
る。この場合、従来問題となっていた、複合欠陥の原因
である水素は、主として結晶成長雰囲気中に存在してい
たものが取り込まれたものであるから、熱処理により結
晶を加熱すれば水素を結晶中から離脱させることができ
る。この離脱を容易にするため、熱処理雰囲気中には水
素原子を含まないようにし、温度は結晶を構成するリン
等の元素の分解が生じないような条件に設定する。しか
るに、このような熱処理を行えば、図１の（ｂ）線に示
すように不純物原子濃度が増大してもキャリア濃度が飽
和することなく、高いキャリア濃度を有する半導体装置
が得られることになる。
ａＩｎＰ混晶からなる半導体層に熱処理を施すものであ
る。この場合、従来問題となっていた、複合欠陥の原因
である水素は、主として結晶成長雰囲気中に存在してい
たものが取り込まれたものであるから、熱処理により結
晶を加熱すれば水素を結晶中から離脱させることができ
る。この離脱を容易にするため、熱処理雰囲気中には水
素原子を含まないようにし、温度は結晶を構成するリン
等の元素の分解が生じないような条件に設定する。しか
るに、このような熱処理を行えば、図１の（ｂ）線に示
すように不純物原子濃度が増大してもキャリア濃度が飽
和することなく、高いキャリア濃度を有する半導体装置
が得られることになる。
【００１０】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１１】（実施例１）図２は、本実施例のダブルヘ
テロ構造の半導体レーザ素子の製造工程における縦断面
図である。この半導体レーザ素子は、ｎ型の半導体基板
１の上にｎ型のクラッド層２、アンドープの活性層３、
ｐ型のクラッド層４、ｐ型のエッチングストップ層５、
ｎ型の電流狭窄層６がこの順に形成されている。また、
電流狭窄層６にはストライプ溝７が形成されている。
テロ構造の半導体レーザ素子の製造工程における縦断面
図である。この半導体レーザ素子は、ｎ型の半導体基板
１の上にｎ型のクラッド層２、アンドープの活性層３、
ｐ型のクラッド層４、ｐ型のエッチングストップ層５、
ｎ型の電流狭窄層６がこの順に形成されている。また、
電流狭窄層６にはストライプ溝７が形成されている。
【００１２】このような構造の半導体レーザ素子は、以
下のようにして製造される。
下のようにして製造される。
【００１３】まず、ｎ型ＧａＡｓ半導体基板１の上に、
ｎ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層２、アンドープのＧａ
0.5Ｉｎ0.5Ｐ活性層３、ｐ型Ａｌ0.5Ｉｎ0.5Ｐクラッド
層４、ｐ型Ｇａ0.5Ｉｎ0.5Ｐエッチングストップ層５、
ｎ型ＧａＡｓ電流狭窄層６を順次エピタキシャル成長さ
せることにより積層する。次いで、ホトリソグラフと化
学エッチング技術により、ｎ型ＧａＡｓ電流狭窄層６に
幅４．５μｍのストライプ状開口部を形成し、ストライ
プ溝７とする。
ｎ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層２、アンドープのＧａ
0.5Ｉｎ0.5Ｐ活性層３、ｐ型Ａｌ0.5Ｉｎ0.5Ｐクラッド
層４、ｐ型Ｇａ0.5Ｉｎ0.5Ｐエッチングストップ層５、
ｎ型ＧａＡｓ電流狭窄層６を順次エピタキシャル成長さ
せることにより積層する。次いで、ホトリソグラフと化
学エッチング技術により、ｎ型ＧａＡｓ電流狭窄層６に
幅４．５μｍのストライプ状開口部を形成し、ストライ
プ溝７とする。
【００１４】次に、このウエハを１０-4Ｐａに排気した
石英管に入れ、真空雰囲気下、温度４５０℃で１５分間
熱処理を行う。この場合、ストライプ溝７においてはエ
ッチングストップ層５が露出している。エッチングスト
ップ層５はレーザの吸収を抑えるために設けられた厚さ
３０オングストロームの薄膜であるので、ストライプ溝
７の下方にあるクラッド層４中の水素原子も熱処理によ
りエッチングストップ層５を経て層外に排出される。ク
ラッド層４のキャリア濃度は、上述した結晶成長直後に
は３×１０17ｃｍ-3であったものが熱処理後には８×１
０17ｃｍ-3となる。
石英管に入れ、真空雰囲気下、温度４５０℃で１５分間
熱処理を行う。この場合、ストライプ溝７においてはエ
ッチングストップ層５が露出している。エッチングスト
ップ層５はレーザの吸収を抑えるために設けられた厚さ
３０オングストロームの薄膜であるので、ストライプ溝
７の下方にあるクラッド層４中の水素原子も熱処理によ
りエッチングストップ層５を経て層外に排出される。ク
ラッド層４のキャリア濃度は、上述した結晶成長直後に
は３×１０17ｃｍ-3であったものが熱処理後には８×１
０17ｃｍ-3となる。
【００１５】しかる後、図示しないがｐ型Ａｌ0.5Ｉｎ
0.5Ｐクラッド層、ｐ型ＧａＡｓコンタクト層を２回目
の結晶成長工程で積層し、ダブルヘテロ型半導体レーザ
素子を得る。この構造の半導体レーザ素子においては、
注入電流がストライプ溝７を流れるため、熱処理によっ
て高いキャリア濃度が得られたことがより効果的に表れ
る。
0.5Ｐクラッド層、ｐ型ＧａＡｓコンタクト層を２回目
の結晶成長工程で積層し、ダブルヘテロ型半導体レーザ
素子を得る。この構造の半導体レーザ素子においては、
注入電流がストライプ溝７を流れるため、熱処理によっ
て高いキャリア濃度が得られたことがより効果的に表れ
る。
【００１６】（実施例２）図３は、本実施例のリッジス
トライプ型ダブルヘテロ構造の半導体レーザ素子の製造
工程における縦断面図である。この半導体レーザ素子
は、ｎ型の半導体基板１０の上にｎ型クラッド層１１、
アンドープの活性層１２、ｐ型のクラッド層１３、ｐ型
の中間バンドギャップ層１４、ｐ型のキャップ層１５、
絶縁層１６がこの順に形成されている。クラッド層１３
の一部と中間バンドギャップ層１４、キャップ層１５、
絶縁層１６はストライプ状のメサ部１７を構成してい
る。
トライプ型ダブルヘテロ構造の半導体レーザ素子の製造
工程における縦断面図である。この半導体レーザ素子
は、ｎ型の半導体基板１０の上にｎ型クラッド層１１、
アンドープの活性層１２、ｐ型のクラッド層１３、ｐ型
の中間バンドギャップ層１４、ｐ型のキャップ層１５、
絶縁層１６がこの順に形成されている。クラッド層１３
の一部と中間バンドギャップ層１４、キャップ層１５、
絶縁層１６はストライプ状のメサ部１７を構成してい
る。
【００１７】このような構造の半導体レーザ素子は、以
下のようにして製造される。
下のようにして製造される。
【００１８】まず、ｎ型ＧａＡｓ半導体基板１０の上に
ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１１、
アンドープＧａ0.5Ｉｎ0.5Ｐ活性層１２、ｐ型（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１３、ｐ型Ｇａ
0.5Ｉｎ0.5Ｐ中間バンドギャップ層１４、ｐ型ＧａＡｓ
キャップ層１５をエピタキシャル成長させることにより
順次積層する。次いで、ＳｉＯ2からなる絶縁層１６を
形成し、絶縁層１６をマスクとしてホトリソグラフ、化
学エッチング技術によりクラッド層１３の一部を残して
ストライプ状のメサ部１７を形成する。
ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１１、
アンドープＧａ0.5Ｉｎ0.5Ｐ活性層１２、ｐ型（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１３、ｐ型Ｇａ
0.5Ｉｎ0.5Ｐ中間バンドギャップ層１４、ｐ型ＧａＡｓ
キャップ層１５をエピタキシャル成長させることにより
順次積層する。次いで、ＳｉＯ2からなる絶縁層１６を
形成し、絶縁層１６をマスクとしてホトリソグラフ、化
学エッチング技術によりクラッド層１３の一部を残して
ストライプ状のメサ部１７を形成する。
【００１９】次に、このウエハを少量の赤リンと共にア
ンプル封止し、温度６００℃で１０分間熱処理を施す。
この場合、電流経路となるクラッド層１３は表面に露出
しているので、メサ部１７の水素原子はメサ側面から離
脱して効果的な熱処理が可能となる。クラッド層１３の
キャリア濃度は、上述した結晶成長直後には５×１０17
ｃｍ-3であったものが熱処理後には１．５×１０18ｃｍ
-3となる。また、熱処理時の雰囲気はリン蒸気が満たさ
れているため、ウエハからのリン（Ｐ）原子の離脱が抑
制され、熱処理によるダメージは受けない。さらに、キ
ャップ層１５の上には絶縁層１６が存在するので、ヒ素
（Ａｓ）原子とリン（Ｐ）原子との置換等による変成層
も形成されない。
ンプル封止し、温度６００℃で１０分間熱処理を施す。
この場合、電流経路となるクラッド層１３は表面に露出
しているので、メサ部１７の水素原子はメサ側面から離
脱して効果的な熱処理が可能となる。クラッド層１３の
キャリア濃度は、上述した結晶成長直後には５×１０17
ｃｍ-3であったものが熱処理後には１．５×１０18ｃｍ
-3となる。また、熱処理時の雰囲気はリン蒸気が満たさ
れているため、ウエハからのリン（Ｐ）原子の離脱が抑
制され、熱処理によるダメージは受けない。さらに、キ
ャップ層１５の上には絶縁層１６が存在するので、ヒ素
（Ａｓ）原子とリン（Ｐ）原子との置換等による変成層
も形成されない。
【００２０】しかる後、このウエハに対し、２回目の結
晶成長を行う。この場合、絶縁層１６は選択成長マスク
としての役割を果たすので、メサ部１７以外の領域にｎ
型ＧａＡｓ層（図示せず）を成長させれば電流狭窄構造
が得られる。
晶成長を行う。この場合、絶縁層１６は選択成長マスク
としての役割を果たすので、メサ部１７以外の領域にｎ
型ＧａＡｓ層（図示せず）を成長させれば電流狭窄構造
が得られる。
【００２１】なお、上記実施例においては半導体レーザ
素子について説明したが、本発明はその他に発光ダイオ
ード等、ｐ型ＡｌＧａＩｎＰ混晶を用いる半導体装置で
あればいずれにも適用することができる。
素子について説明したが、本発明はその他に発光ダイオ
ード等、ｐ型ＡｌＧａＩｎＰ混晶を用いる半導体装置で
あればいずれにも適用することができる。
【００２２】また、熱処理の条件について、温度は３０
０℃以上７００℃以下であれば水素原子の離脱が可能で
あり、結晶の分解も生じない。雰囲気は上記実施例の
他、窒素ガス等の不活性ガス気流中としてもよく、また
ＭＢＥ（分子線エピタキシャル）装置中でリン分子線照
射等の手段を用いてもよい。
０℃以上７００℃以下であれば水素原子の離脱が可能で
あり、結晶の分解も生じない。雰囲気は上記実施例の
他、窒素ガス等の不活性ガス気流中としてもよく、また
ＭＢＥ（分子線エピタキシャル）装置中でリン分子線照
射等の手段を用いてもよい。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、ｐ型ＡｌＧａＩｎＰ
混晶中のｐ型不純物の活性化率が改善されて、高いキャ
リア濃度を有する半導体装置が得られる。また、注入キ
ャリアのオーバーフローが抑制されて無効電流を小さく
することが可能となり、例えば半導体レーザ素子の短波
長化および高出力化等、半導体装置の高性能化を図るこ
とができる。
の半導体装置の製造方法によれば、ｐ型ＡｌＧａＩｎＰ
混晶中のｐ型不純物の活性化率が改善されて、高いキャ
リア濃度を有する半導体装置が得られる。また、注入キ
ャリアのオーバーフローが抑制されて無効電流を小さく
することが可能となり、例えば半導体レーザ素子の短波
長化および高出力化等、半導体装置の高性能化を図るこ
とができる。
【図１】半導体結晶中の不純物濃度とキャリア濃度との
関係を示す図である。
関係を示す図である。
【図２】実施例１に係る半導体レーザ素子の製造工程を
示す縦断面図である。
示す縦断面図である。
【図３】実施例２に係る半導体レーザ素子の製造工程を
示す縦断面図である。
示す縦断面図である。
１、１０ 半導体基板 ２、４、１１、１３ クラッド層 ３、１２ 活性層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−181485（ＪＰ，Ａ) Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．23［18 ］（1987）ｐ．938−939 Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ 123（1992）ｐ．181−187 Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅ ｒ．Ｎｏ106 Ｃｈａｐｔｅｒ８（1989) ｐ．575−580 (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (3)
- 【請求項１】ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体
層とこの半導体層上に積層された他の半導体層とを含む
複数層の半導体層を積層状態で結晶成長させる工程と、 ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体層、または、
この半導体層に積層された水素原子が通過する半導体層
が露出するように、ストライプ溝を形成する工程と、 結晶成長雰囲気中から取り込まれた水素がｐ型ＡｌＧａ
ＩｎＰ系混晶からなる半導体層から離脱可能であり、か
つ結晶を構成するリン元素が分解しない条件である３０
０℃〜７００℃の温度範囲で、水素を含まない雰囲気中
において熱処理を行う工程と、 を含む半導体装置の製造方法。 - 【請求項２】ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体
層とこの半導体層上に積層された他の半導体層とを含む
複数層の半導体層を積層状態で結晶成長させる工程と、 ｐ型ＡｌＧａＩｎＰ系混晶からなる半導体層が露出する
ように、ストライプ状のメサ部を形成する工程と、 ｐ結晶成長雰囲気中から取り込まれた水素がｐ型ＡｌＧ
ａＩｎＰ系混晶からなる半導体層から離脱可能であり、
かつ結晶を構成するリン元素が分解しない条件である３
００℃〜７００℃の温度範囲で、水素を含まない雰囲気
中において熱処理を行う工程と、 を含む半導体装置の製造方法。 - 【請求項３】 前記メサ部が、ｐ型ＡｌＧａＩｎＰ系混
晶からなる半導体層によって構成されたｐ型クラッド層
と、このｐ型クラッド層に積層された活性層と、この活
性層に積層されたｎ型クラッド層とによってダブルへテ
ロ型構造になっている請求項２に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5054379A JP3050715B2 (ja) | 1993-03-15 | 1993-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5054379A JP3050715B2 (ja) | 1993-03-15 | 1993-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268324A JPH06268324A (ja) | 1994-09-22 |
| JP3050715B2 true JP3050715B2 (ja) | 2000-06-12 |
Family
ID=12969051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5054379A Expired - Fee Related JP3050715B2 (ja) | 1993-03-15 | 1993-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3050715B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3672106B2 (ja) * | 1994-09-28 | 2005-07-13 | シャープ株式会社 | 端面成長窓型半導体レーザ素子の製造方法 |
-
1993
- 1993-03-15 JP JP5054379A patent/JP3050715B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．２３［１８］（１９８７）ｐ．９３８−９３９ |
| Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．Ｎｏ１０６ Ｃｈａｐｔｅｒ８（１９８９）ｐ．５７５−５８０ |
| Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １２３（１９９２）ｐ．１８１−１８７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268324A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402447B2 (en) | Semiconductor laser device and method for fabricating the same | |
| US6677618B1 (en) | Compound semiconductor light emitting device | |
| US7041524B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP2000082863A (ja) | 半導体発光素子の製造方法 | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP3050715B2 (ja) | 半導体装置の製造方法 | |
| JP3778769B2 (ja) | 化合物半導体表面の安定化方法、それを用いた半導体レーザ素子の製造方法、および半導体レーザ素子等の半導体素子 | |
| JP2911751B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
| JP3763708B2 (ja) | 半導体レーザの製造方法 | |
| JP2001230491A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2990009B2 (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JP3871623B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2003086894A (ja) | 半導体レーザ装置およびその製造方法 | |
| US6631148B1 (en) | Semiconductor laser and a manufacturing method for the same | |
| JPH07235723A (ja) | 半導体レーザ素子 | |
| US7268007B2 (en) | Compound semiconductor, method for manufacturing the same, semiconductor device, and method for manufacturing the same | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3238971B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP3602019B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2006287266A (ja) | 半導体レーザ装置 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3028641B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH07162083A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |