JP3049804B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP3049804B2 JP3049804B2 JP3074962A JP7496291A JP3049804B2 JP 3049804 B2 JP3049804 B2 JP 3049804B2 JP 3074962 A JP3074962 A JP 3074962A JP 7496291 A JP7496291 A JP 7496291A JP 3049804 B2 JP3049804 B2 JP 3049804B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- interrupt
- sub cpu
- main cpu
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置、特に消費
電力の低減化を図った情報処理装置に関するものであ
る。
電力の低減化を図った情報処理装置に関するものであ
る。
【０００２】
【従来の技術】近年、携帯用電話や携帯用ファクシミリ
等のような、携帯用の情報処理装置が広く普及してき
た。このような携帯用の情報処理装置においては、バッ
テリー駆動により連続的に動作するものであるから、駆
動時間を延長させるために、消費電力の低減化には大き
な関心がもたれるようになってきた。とりわけ、携帯用
情報処理装置のような周辺機器にあっては、省電力化が
進む中で、装置全体に占めるＣＰＵの消費電力の割合が
大きいため、ＣＰＵの消費電力を以下に低く抑えるかが
大きな課題となっていた。そこで、従来においては、一
例として、ＣＰＵを消費電力の少ない周波数で動作さ
せ、さらにキー入力が一定時間なければＣＰＵの動作を
停止させてしまうといった方法がとられていた。
等のような、携帯用の情報処理装置が広く普及してき
た。このような携帯用の情報処理装置においては、バッ
テリー駆動により連続的に動作するものであるから、駆
動時間を延長させるために、消費電力の低減化には大き
な関心がもたれるようになってきた。とりわけ、携帯用
情報処理装置のような周辺機器にあっては、省電力化が
進む中で、装置全体に占めるＣＰＵの消費電力の割合が
大きいため、ＣＰＵの消費電力を以下に低く抑えるかが
大きな課題となっていた。そこで、従来においては、一
例として、ＣＰＵを消費電力の少ない周波数で動作さ
せ、さらにキー入力が一定時間なければＣＰＵの動作を
停止させてしまうといった方法がとられていた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の情報処理装置にあっては、ＣＰＵを停止させ
たとしても、タイマのカウントは続けなければならず、
一定の時間周期毎にタイマのカウント処理のため消費電
力の大きなＣＰＵを一定時間動作させなければならなか
った。
うな従来の情報処理装置にあっては、ＣＰＵを停止させ
たとしても、タイマのカウントは続けなければならず、
一定の時間周期毎にタイマのカウント処理のため消費電
力の大きなＣＰＵを一定時間動作させなければならなか
った。
【０００４】本発明は前記問題点に鑑みてなされたもの
で、その目的は、消費電力のきわめて小さなサブＣＰＵ
を通常のＣＰＵとは別に設け、付帯的な処理をこのサブ
ＣＰＵに行なわせるようにした情報処理装置を提供する
ことである。
で、その目的は、消費電力のきわめて小さなサブＣＰＵ
を通常のＣＰＵとは別に設け、付帯的な処理をこのサブ
ＣＰＵに行なわせるようにした情報処理装置を提供する
ことである。
【０００５】
【課題を解決するための手段】本発明は、前記目的を達
成するために、情報処理装置に、動作状態と停止状態と
の２つの状態をとり得るメインＣＰＵと、メインＣＰＵ
よりも消費電力の少ないサブＣＰＵと、処理を指示する
入力コマンドがデータ処理要求であるか制御、監視要求
であるかを監視する判定手段とを備えたことを要旨とす
る。
成するために、情報処理装置に、動作状態と停止状態と
の２つの状態をとり得るメインＣＰＵと、メインＣＰＵ
よりも消費電力の少ないサブＣＰＵと、処理を指示する
入力コマンドがデータ処理要求であるか制御、監視要求
であるかを監視する判定手段とを備えたことを要旨とす
る。
【０００６】
【作用】前記構成により、消費電力の小さなサブＣＰＵ
に低周期で必要となる処理を行なわせ、キーボードから
の入力待ちの間、消費電力の大きなメインＣＰＵを停止
状態にすることにより、情報処理装置の消費電力を低減
することができる。
に低周期で必要となる処理を行なわせ、キーボードから
の入力待ちの間、消費電力の大きなメインＣＰＵを停止
状態にすることにより、情報処理装置の消費電力を低減
することができる。
【０００７】
【実施例】以下、本発明の一実施例を図面を参照して説
明する図１は、本発明の一実施例を示すブロック図であ
る。この実施例は、サブＣＰＵにタイマ制御とキー入力
制御を行なわせるものである。図１において、符号１は
メインＣＰＵ、２はメインＣＰＵ１との間でデータ通信
を行なうサブＣＰＵである。メインＣＰＵ１とサブＣＰ
Ｕ２との間には、コマンドレジスタ３、４と、データレ
ジスタ５、６とが設けられている。これらのレジスタの
うち、コマンドレジスタ３とデータレジスタ５とは、サ
ブＣＰＵ２からメインＣＰＵ１への割り込み処理動作を
行なうのに用いられる一方、コマンドレジスタ４とデー
タレジスタ６とはメインＣＰＵ１からサブＣＰＵ２への
割り込み処理動作を行なうのに用いられる。
明する図１は、本発明の一実施例を示すブロック図であ
る。この実施例は、サブＣＰＵにタイマ制御とキー入力
制御を行なわせるものである。図１において、符号１は
メインＣＰＵ、２はメインＣＰＵ１との間でデータ通信
を行なうサブＣＰＵである。メインＣＰＵ１とサブＣＰ
Ｕ２との間には、コマンドレジスタ３、４と、データレ
ジスタ５、６とが設けられている。これらのレジスタの
うち、コマンドレジスタ３とデータレジスタ５とは、サ
ブＣＰＵ２からメインＣＰＵ１への割り込み処理動作を
行なうのに用いられる一方、コマンドレジスタ４とデー
タレジスタ６とはメインＣＰＵ１からサブＣＰＵ２への
割り込み処理動作を行なうのに用いられる。
【０００８】メインＣＰＵ１は、このメインＣＰＵ１全
体の動作を制御するシステム制御部７と、キーコードが
格納されたキーバッファ８との間でデータの送受を行な
うキーバッファ制御部９と、ブザー等の動作部に対して
タイマ動作の指示を行なうタイマ動作指示部１０と、サ
ブＣＰＵ２に対して割り込み要求を出力する割り込み要
求部１１と、サブＣＰＵ２からの割り込み要求をチェッ
クする割り込み判定部１２とを有して成る。
体の動作を制御するシステム制御部７と、キーコードが
格納されたキーバッファ８との間でデータの送受を行な
うキーバッファ制御部９と、ブザー等の動作部に対して
タイマ動作の指示を行なうタイマ動作指示部１０と、サ
ブＣＰＵ２に対して割り込み要求を出力する割り込み要
求部１１と、サブＣＰＵ２からの割り込み要求をチェッ
クする割り込み判定部１２とを有して成る。
【０００９】サブＣＰＵ２は、キーボード監視回路を介
してこのサブＣＰＵ２に接続されたキーボード１４から
のキー入力動作を制御するキー入力制御部１５と、タイ
マ割り込みを行なうタイマ割り込み処理部１６と、タイ
マの動作を制御するタイマ制御部１７と、メインＣＰＵ
１に対して割り込み要求を出力する割り込み要求部１８
と、メインＣＰＵ１からの割り込み要求をチェックする
割り込み判定部１９とを有して成る。また、サブＣＰＵ
２には、前記キーボード監視回路１３およびキーボード
１４の他に、時間計測を行なうタイマ２０と、タイマ割
り込みの有無によってフラグ表示を行なうタイマフラグ
２１と、タイマ値が格納されるタイマ値格納レジスタ２
２と、タイマの状態が記憶されるタイマステイタス格納
レジスタ２３と、カウンタ２４とが接続されている。前
記タイマフラグ２１、タイマ値格納レジスタ２２、タイ
マステイタス格納レジスタ２３およびカウンタ２４の出
力はタイマ制御部１７へ送られ、サブＣＰＵ２の動作の
時間制御を行なう。
してこのサブＣＰＵ２に接続されたキーボード１４から
のキー入力動作を制御するキー入力制御部１５と、タイ
マ割り込みを行なうタイマ割り込み処理部１６と、タイ
マの動作を制御するタイマ制御部１７と、メインＣＰＵ
１に対して割り込み要求を出力する割り込み要求部１８
と、メインＣＰＵ１からの割り込み要求をチェックする
割り込み判定部１９とを有して成る。また、サブＣＰＵ
２には、前記キーボード監視回路１３およびキーボード
１４の他に、時間計測を行なうタイマ２０と、タイマ割
り込みの有無によってフラグ表示を行なうタイマフラグ
２１と、タイマ値が格納されるタイマ値格納レジスタ２
２と、タイマの状態が記憶されるタイマステイタス格納
レジスタ２３と、カウンタ２４とが接続されている。前
記タイマフラグ２１、タイマ値格納レジスタ２２、タイ
マステイタス格納レジスタ２３およびカウンタ２４の出
力はタイマ制御部１７へ送られ、サブＣＰＵ２の動作の
時間制御を行なう。
【００１０】かかる構成を有する情報処理装置の動作に
ついて以下説明する。メインＣＰＵ１とサブＣＰＵ２と
の間の通信は割り込みによって行なわれメインＣＰＵ
１、サブＣＰＵ２の一方から他方への通信はコマンドレ
ジスタ３、４にコマンドを、データレジスタ５、６にデ
ータをセットし、割り込みを要求することによって行な
われる。
ついて以下説明する。メインＣＰＵ１とサブＣＰＵ２と
の間の通信は割り込みによって行なわれメインＣＰＵ
１、サブＣＰＵ２の一方から他方への通信はコマンドレ
ジスタ３、４にコマンドを、データレジスタ５、６にデ
ータをセットし、割り込みを要求することによって行な
われる。
【００１１】 図２はキー入力処理が実行された場合の
メインＣＰＵ１の動作を示したものである。キー入力が
あると、キーバッファ制御部９は、処理ステップ（以
下、単にステップという）３１において、キーバッファ
８の内部を参照しこのキーバッファ８にキーコードが格
納されているか否かをチェックする。キーバッファ８に
キーコードが格納されていれば、そのキーコードを取出
しキーバッファ８を更新してプログラム実行を継続す
る。（ステップ３２）。もし、キーバッファ８が空であ
れば入力待ちとなりシステム制御部７に停止要求を出
し、メインＣＰＵ１を停止状態にする（ステップ３
３）。この停止状態は、サブＣＰＵ２からの割り込みに
よって解除される、割り込みはキー入力以外の要因によ
るものも考えられるため、もう一度キーバッファ８を参
照し、キーコードが入っているかどうか調べる。キー入
力がなくキーバッファ８が空であれば、再びメインＣＰ
Ｕ１は停止状態に入る。
メインＣＰＵ１の動作を示したものである。キー入力が
あると、キーバッファ制御部９は、処理ステップ（以
下、単にステップという）３１において、キーバッファ
８の内部を参照しこのキーバッファ８にキーコードが格
納されているか否かをチェックする。キーバッファ８に
キーコードが格納されていれば、そのキーコードを取出
しキーバッファ８を更新してプログラム実行を継続す
る。（ステップ３２）。もし、キーバッファ８が空であ
れば入力待ちとなりシステム制御部７に停止要求を出
し、メインＣＰＵ１を停止状態にする（ステップ３
３）。この停止状態は、サブＣＰＵ２からの割り込みに
よって解除される、割り込みはキー入力以外の要因によ
るものも考えられるため、もう一度キーバッファ８を参
照し、キーコードが入っているかどうか調べる。キー入
力がなくキーバッファ８が空であれば、再びメインＣＰ
Ｕ１は停止状態に入る。
【００１２】ブザーなど他の回路の制御のために時間計
測が必要になった場合、タイマ動作指示部１０は割り込
み要求部１１に対してタイマ動作の指示を出す。サブＣ
ＰＵ２に対するタイマ動作指示の割り込み処理動作の手
順を図７および図８に示す。図７はタイマ値セットの処
理を説明するものであり、先ずデータレジスタ６にタイ
マ値をセットし（ステップ３４）、次いでコマンドレジ
スタ４にタイマ値をセットするためのコマンドコードを
セットし（ステップ３５）、その後サブＣＰＵ２に対し
て割り込みを行なう（ステップ３６）。図８はタイマカ
ウントのスタート処理を説明するものであり、先ずコマ
ンドレジスタ４にタイマカウント開始のコマンドコード
をセットし（ステップ３７）、次いでサブＣＰＵ２に対
して割り込みを行なう（ステップ３８）。
測が必要になった場合、タイマ動作指示部１０は割り込
み要求部１１に対してタイマ動作の指示を出す。サブＣ
ＰＵ２に対するタイマ動作指示の割り込み処理動作の手
順を図７および図８に示す。図７はタイマ値セットの処
理を説明するものであり、先ずデータレジスタ６にタイ
マ値をセットし（ステップ３４）、次いでコマンドレジ
スタ４にタイマ値をセットするためのコマンドコードを
セットし（ステップ３５）、その後サブＣＰＵ２に対し
て割り込みを行なう（ステップ３６）。図８はタイマカ
ウントのスタート処理を説明するものであり、先ずコマ
ンドレジスタ４にタイマカウント開始のコマンドコード
をセットし（ステップ３７）、次いでサブＣＰＵ２に対
して割り込みを行なう（ステップ３８）。
【００１３】図５はメインＣＰＵ１にサブＣＰＵ２から
割り込みがあった場合のメインＣＰＵ１の処理動作につ
いて説明したものである。この処理動作では、割り込み
があると、システム制御部７に動作要求が送られ、もし
メインＣＰＵ１が停止状態動作状態となる。前記割り込
みがあると、それまで実行中のプログラムは強制的に中
断され、制御が割り込み処理の方に移る。メインＣＰＵ
１の割り込み判定部１２はコマンドレジスタ３からコマ
ンドコードを取り出し（ステップ３９）、割り込み要因
がタイマ２０のタイムアウトによるものであるか、その
他の要因によるものであるかを判別する（ステップ４
０）。もし割り込み要求がタイマ２０のタイムアウトに
よるものであれば、タイマ動作指示部１０はブザーなど
他の回路の制御を行う（ステップ４１）。コマンドの種
類がキーコード転送要求によるものである場合はキーバ
ッファ制御部９により、キーコードがデータレジスタ５
から取り出されキーバッファ８に蓄積される（ステップ
４２）。さらにコマンドの種類がその他の要求によるも
のである場合は、各コマンドに対応した処理を行う（ス
テップ４３）。
割り込みがあった場合のメインＣＰＵ１の処理動作につ
いて説明したものである。この処理動作では、割り込み
があると、システム制御部７に動作要求が送られ、もし
メインＣＰＵ１が停止状態動作状態となる。前記割り込
みがあると、それまで実行中のプログラムは強制的に中
断され、制御が割り込み処理の方に移る。メインＣＰＵ
１の割り込み判定部１２はコマンドレジスタ３からコマ
ンドコードを取り出し（ステップ３９）、割り込み要因
がタイマ２０のタイムアウトによるものであるか、その
他の要因によるものであるかを判別する（ステップ４
０）。もし割り込み要求がタイマ２０のタイムアウトに
よるものであれば、タイマ動作指示部１０はブザーなど
他の回路の制御を行う（ステップ４１）。コマンドの種
類がキーコード転送要求によるものである場合はキーバ
ッファ制御部９により、キーコードがデータレジスタ５
から取り出されキーバッファ８に蓄積される（ステップ
４２）。さらにコマンドの種類がその他の要求によるも
のである場合は、各コマンドに対応した処理を行う（ス
テップ４３）。
【００１４】次に、図６はサブＣＰＵ２にタイマ２０に
よる割り込みがあった場合の動作を説明するものであ
る。タイマ２０は周期的（例えば１０ｍｓごと）にサブ
ＣＰＵ２に対して割り込みを行ない、割り込みがある
と、タイマ割り込み処理部１６によりタイマフラグ２１
がセットされる（ステップ５１）。
よる割り込みがあった場合の動作を説明するものであ
る。タイマ２０は周期的（例えば１０ｍｓごと）にサブ
ＣＰＵ２に対して割り込みを行ない、割り込みがある
と、タイマ割り込み処理部１６によりタイマフラグ２１
がセットされる（ステップ５１）。
【００１５】図７はサブＣＰＵ２にメインＣＰＵ１から
の割り込みがあった場合の動作を説明するものである。
この割り込みがあると、サブＣＰＵ２の割り込み判定部
１９は、コマンドレジスタ４からコマンドデータを取り
出し（ステップ５２）、どのようなコマンドであるかを
判別する（ステップ５３）。もし、コマンドがタイマ値
設定である場合は、データレジスタ６から値を取り出し
タイマ値格納レジスタ２２にタイマ値をセットする（ス
テップ５４）。ステップ５３における判別がカウント開
始要求であればカウンタ２４をリセットし、タイマステ
イタス格納レジスタ２３をセットする（ステップ５
５）。さらにその他のコマンドであれば、それぞれのコ
マンドに対応した処理を行なう（ステップ５６）。
の割り込みがあった場合の動作を説明するものである。
この割り込みがあると、サブＣＰＵ２の割り込み判定部
１９は、コマンドレジスタ４からコマンドデータを取り
出し（ステップ５２）、どのようなコマンドであるかを
判別する（ステップ５３）。もし、コマンドがタイマ値
設定である場合は、データレジスタ６から値を取り出し
タイマ値格納レジスタ２２にタイマ値をセットする（ス
テップ５４）。ステップ５３における判別がカウント開
始要求であればカウンタ２４をリセットし、タイマステ
イタス格納レジスタ２３をセットする（ステップ５
５）。さらにその他のコマンドであれば、それぞれのコ
マンドに対応した処理を行なう（ステップ５６）。
【００１６】図８はサブＣＰＵ２のタイマ制御およびキ
ー入力制御の動作を示したものである。サブＣＰＵ２
は、タイマ制御部１７およびキー入力制御部１５による
動作が開始されると、タイマ２０による割り込みにより
タイマフラグ２１がセットされているか否かをチェック
する（ステップ５７）。この処理動作により、タイマフ
ラグ２１がセットされていることを確認すると、タイマ
制御部１７はタイマフラグ２１をリセットする（ステッ
プ５８）。その後、タイマステイタス格納レジスタ２３
がセットされているか否かを調べ（ステップ５９）、セ
ットされていればカウンタ２４をカウントアップさせる
処理を行なう（ステップ６０）。タイマ制御部１７によ
りカウンタ２４が増加されると、次に、タイマ制御部１
７は、カウンタ２４のカウント値とタイマ値格納レジス
タ２２のデータとを比較し、カウンタ２４のカウント値
がタイマ２０の値に達しているか否かをチェックする
（ステップ６１）。その結果、カウンタ２４の値がタイ
マ値格納レジスタ２２の値に達していれば、タイマステ
イタス格納レジスタ２３をリセットし（ステップ６
２）、割り込み要求部１８はコマンドレジスタ３にタイ
ムアウトのコマンドコードをセットし（ステップ６
３）、次いでシステム制御部７に対して割り込みを行な
うことにより、予定の時間がきたことをメインＣＰＵ１
に対し知らせる（ステップ６４）。
ー入力制御の動作を示したものである。サブＣＰＵ２
は、タイマ制御部１７およびキー入力制御部１５による
動作が開始されると、タイマ２０による割り込みにより
タイマフラグ２１がセットされているか否かをチェック
する（ステップ５７）。この処理動作により、タイマフ
ラグ２１がセットされていることを確認すると、タイマ
制御部１７はタイマフラグ２１をリセットする（ステッ
プ５８）。その後、タイマステイタス格納レジスタ２３
がセットされているか否かを調べ（ステップ５９）、セ
ットされていればカウンタ２４をカウントアップさせる
処理を行なう（ステップ６０）。タイマ制御部１７によ
りカウンタ２４が増加されると、次に、タイマ制御部１
７は、カウンタ２４のカウント値とタイマ値格納レジス
タ２２のデータとを比較し、カウンタ２４のカウント値
がタイマ２０の値に達しているか否かをチェックする
（ステップ６１）。その結果、カウンタ２４の値がタイ
マ値格納レジスタ２２の値に達していれば、タイマステ
イタス格納レジスタ２３をリセットし（ステップ６
２）、割り込み要求部１８はコマンドレジスタ３にタイ
ムアウトのコマンドコードをセットし（ステップ６
３）、次いでシステム制御部７に対して割り込みを行な
うことにより、予定の時間がきたことをメインＣＰＵ１
に対し知らせる（ステップ６４）。
【００１７】サブＣＰＵ２はその後、キー入力の監視を
行なう。キー入力制御部１５はキーボード監視回路１３
に対してキー入力監視要求を出し（ステップ６５）、も
しキーボード１４押下によりキー入力があるか否かをチ
ェックする（ステップ６６）。キーが入力されていれ
ば、キー入力制御部１５は割り込み要求部１８に対して
キーコード転送要求を出す。割り込み要求部１８はデー
タレジスタ５にキーコードをセットし（ステップ６
７）、次いでコマンドレジスタ３にキーコード転送のコ
マンドコードをセットし（ステップ６８）、メインＣＰ
Ｕ１に対して割り込みを行なう（ステップ６９）。キー
入力制御部１５によるキー入力制御が終了すると、サブ
ＣＰＵ２は再びタイマフラグ２１がセットされるのを待
つ。
行なう。キー入力制御部１５はキーボード監視回路１３
に対してキー入力監視要求を出し（ステップ６５）、も
しキーボード１４押下によりキー入力があるか否かをチ
ェックする（ステップ６６）。キーが入力されていれ
ば、キー入力制御部１５は割り込み要求部１８に対して
キーコード転送要求を出す。割り込み要求部１８はデー
タレジスタ５にキーコードをセットし（ステップ６
７）、次いでコマンドレジスタ３にキーコード転送のコ
マンドコードをセットし（ステップ６８）、メインＣＰ
Ｕ１に対して割り込みを行なう（ステップ６９）。キー
入力制御部１５によるキー入力制御が終了すると、サブ
ＣＰＵ２は再びタイマフラグ２１がセットされるのを待
つ。
【００１８】以上のように、この実施例によれば、サブ
ＣＰＵ２にタイマ制御部１７およびキー入力制御部１５
の動作を行なわせることによりキー入力待ちの間メイン
ＣＰＵ１を停止状態にすることができ、消費電力の大き
なメインＣＰＵ１の駆動時間を減少させることができ
る。
ＣＰＵ２にタイマ制御部１７およびキー入力制御部１５
の動作を行なわせることによりキー入力待ちの間メイン
ＣＰＵ１を停止状態にすることができ、消費電力の大き
なメインＣＰＵ１の駆動時間を減少させることができ
る。
【００１９】なお、この実施例はタイマ制御やキー入力
制御について述べたが、サブＣＰＵ２により電源電圧の
監視やブザー制御も行なわせてもよい。また、この実施
例においてはサブＣＰＵ２はタイマ２０による割り込み
があるまで待ち状態となっているが、メインＣＰＵ１と
同様にサブＣＰＵ２も停止状態をとることができるＣＰ
Ｕを採用し、割り込み待ちの間停止状態にし、タイマ２
０による割り込みがあると動作状態にするという方法を
とることにより、サブＣＰＵ２の駆動時間も減少させる
ことができ、より一層の省電力化が図られる。
制御について述べたが、サブＣＰＵ２により電源電圧の
監視やブザー制御も行なわせてもよい。また、この実施
例においてはサブＣＰＵ２はタイマ２０による割り込み
があるまで待ち状態となっているが、メインＣＰＵ１と
同様にサブＣＰＵ２も停止状態をとることができるＣＰ
Ｕを採用し、割り込み待ちの間停止状態にし、タイマ２
０による割り込みがあると動作状態にするという方法を
とることにより、サブＣＰＵ２の駆動時間も減少させる
ことができ、より一層の省電力化が図られる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
サブＣＰＵを設けて入力待ちの間メインＣＰＵを消費電
力の小さな停止状態にすることにより、省電力化が図ら
れる。特に、入力処理が中心となる情報処理装置の作業
においては消費電力を大きく低減することができ、バッ
テリー駆動の携帯用情報処理装置においてはバッテリー
による連続使用時間を大きく延長することができる。
サブＣＰＵを設けて入力待ちの間メインＣＰＵを消費電
力の小さな停止状態にすることにより、省電力化が図ら
れる。特に、入力処理が中心となる情報処理装置の作業
においては消費電力を大きく低減することができ、バッ
テリー駆動の携帯用情報処理装置においてはバッテリー
による連続使用時間を大きく延長することができる。
【図１】本発明を適用した情報処理装置の一実施例を示
すブロック図
すブロック図
【図２】メインＣＰＵの入力処理における動作を説明す
るフローチャート
るフローチャート
【図３】メインＣＰＵがサブＣＰＵに対してタイマ値の
セットを要求する動作を説明するフローチャート
セットを要求する動作を説明するフローチャート
【図４】メインＣＰＵがサブＣＰＵに対してタイマカウ
ントの開始要求をする動作を説明するフローチャート
ントの開始要求をする動作を説明するフローチャート
【図５】メインＣＰＵに対してサブＣＰＵから割り込み
があった場合の動作を説明するフローチャート
があった場合の動作を説明するフローチャート
【図６】サブＣＰＵに対してタイマから割り込みがあっ
た場合の動作を説明するフローチャート
た場合の動作を説明するフローチャート
【図７】サブＣＰＵに対してメインＣＰＵから割り込み
があった場合の動作を説明するフローチャート
があった場合の動作を説明するフローチャート
【図８】サブＣＰＵのタイマ制御およびキー入力制御の
動作を説明するフローチャート
動作を説明するフローチャート
１ メインＣＰＵ ２ サブＣＰＵ ３、４ コマンドレジスタ ５、６ データレジスタ ７ システム制御部 ８ キーバッファ ９ キーバッファ制御部 １０ タイマ動作指示部 １１、１８ 割り込み要求部 １２、１９ 割り込み判定部 １３ キーボード監視回路 １４ キーボード １５ キー入力制御部 １６ タイマ割り込み処理部 １７ タイマ制御部 ２０ タイマ ２１ タイマフラグ ２２ タイマ値格納レジスタ ２３ タイマステイタス格納レジスタ ２４ カウンタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/32 G06F 15/16 G06F 15/177
Claims (1)
- 【請求項１】 動作状態と停止状態との２つの状態をと
り得るメインＣＰＵと、メインＣＰＵよりも消費電力の
少ないサブＣＰＵ２と、処理を指示する入力コマンドが
データ処理要求であるか制御、監視要求であるかを監視
する判定手段とを備え、前記入力コマンドが制御動作を
指示するものである場合はこの処理動作をサブＣＰＵで
行なわせてメインＣＰＵを停止状態にし、入力コマンド
がデータ処理動作を指示するものである場合はこの処理
動作をメインＣＰＵで行なわせるようにした情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074962A JP3049804B2 (ja) | 1991-04-08 | 1991-04-08 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074962A JP3049804B2 (ja) | 1991-04-08 | 1991-04-08 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04309110A JPH04309110A (ja) | 1992-10-30 |
| JP3049804B2 true JP3049804B2 (ja) | 2000-06-05 |
Family
ID=13562448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074962A Expired - Fee Related JP3049804B2 (ja) | 1991-04-08 | 1991-04-08 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049804B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550190B1 (ko) | 1997-06-03 | 2006-04-21 | 소니 가부시끼 가이샤 | 휴대용정보처리장치의제어방법,및휴대용정보처리장치 |
| JP2005025309A (ja) | 2003-06-30 | 2005-01-27 | Canon Inc | 情報処理装置 |
| WO2006013857A1 (ja) | 2004-08-05 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置 |
| JP2006079013A (ja) * | 2004-09-13 | 2006-03-23 | Nec Corp | 液晶表示部制御装置、方法及び液晶表示部制御装置を用いた携帯電話機 |
| JP4820848B2 (ja) * | 2008-07-14 | 2011-11-24 | パナソニック株式会社 | 適応アンテナ無線通信装置及び適応アンテナ無線通信方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759997B2 (ja) * | 1988-12-29 | 1998-05-28 | トッパン・フォームズ株式会社 | 節電回路及び端末装置 |
-
1991
- 1991-04-08 JP JP3074962A patent/JP3049804B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04309110A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675364A (en) | Display wakeup control | |
| US8176339B2 (en) | Method and system for managing peripheral connection wakeup in a processing system supporting multiple virtual machines | |
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| CN1003961B (zh) | 中止系统时钟信号的装置和方法 | |
| JPH08314587A (ja) | 省電力電源回路 | |
| JPH07101386B2 (ja) | 電池で作動するコンピュータおよびその初期設定方法 | |
| US5220671A (en) | Low-power consuming information processing apparatus | |
| JP3049804B2 (ja) | 情報処理装置 | |
| JPH0623942B2 (ja) | 情報処理装置 | |
| JPH10240367A (ja) | コンピュータシステムおよびそのサスペンド制御方法 | |
| US5931930A (en) | Processor that indicates system bus ownership in an upgradable multiprocessor computer system | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JP2508038B2 (ja) | プログラマブル・コントロ−ラ | |
| JP2000039983A (ja) | コンピュータシステムおよび表示装置切り替え制御方法 | |
| JPH05273950A (ja) | 画像表示装置 | |
| JPH0476716A (ja) | 電子機器 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
| JPH04153810A (ja) | 異常処理方式 | |
| JPH0786792B2 (ja) | 情報処理装置 | |
| JPH0652012A (ja) | 装置周辺部の診断機能を持つ情報処理装置 | |
| JP2503318B2 (ja) | 文字入出力制御方式 | |
| CN117909042A (zh) | 一种基于Cortex-R核的系统中断及任务切换管理方法及系统 | |
| JPH09237235A (ja) | 自動通信機能を有する端末装置 | |
| JPH04127211A (ja) | 時計機能付き電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |