JP3044105B2 - 強誘電体キャパシタの製造方法 - Google Patents

強誘電体キャパシタの製造方法

Info

Publication number
JP3044105B2
JP3044105B2 JP3284760A JP28476091A JP3044105B2 JP 3044105 B2 JP3044105 B2 JP 3044105B2 JP 3284760 A JP3284760 A JP 3284760A JP 28476091 A JP28476091 A JP 28476091A JP 3044105 B2 JP3044105 B2 JP 3044105B2
Authority
JP
Japan
Prior art keywords
ferroelectric
film
forming
polarization
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3284760A
Other languages
English (en)
Other versions
JPH05119074A (ja
Inventor
克己 ▲鮫▼島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3284760A priority Critical patent/JP3044105B2/ja
Priority to US07/958,684 priority patent/US5325050A/en
Publication of JPH05119074A publication Critical patent/JPH05119074A/ja
Application granted granted Critical
Publication of JP3044105B2 publication Critical patent/JP3044105B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は強誘電体キャパシタの製
造方法、特に多数の強誘電体キャパシタを直列乃至並列
に接続するに好適な強誘電体キャパシタの製造方法に関
する。
【0002】
【従来の技術】光センサや熱センサ、圧力センサや風力
センサ等は測定すべき光や熱あるいは圧力の量に応じた
電位を発生させるが、これらの電位が所定値以上になっ
たか否かをモニタするためには、例えば図9に示される
ようなコンパレータ10が用いられる。コンパレータ1
0は通常カレントミラー回路10a及び差動回路10b
を含んで構成され、非反転入力端子と反転入力端子との
差に応じた電圧が出力として取り出される。そして、非
反転入力端子に光センサや熱センサ等の電位を発生する
装置を接続し、反転入力端子に基準電圧を印加すること
により、光センサや熱センサ等の外部電圧が基準電圧以
上になったか否かがモニタされる。
【0003】しかしながら、従来のコンパレータ等の電
圧測定装置は、外部から電源10cが供給されないと動
作できない問題があり、また常時最大電圧をモニタする
ためには、コンパレータの出力に更に外部メモリを接続
しなければならず装置構成が複雑化してしまう問題があ
った。
【0004】そこで、コンパレータを用いず、不揮発の
強誘電体キャパシタを用いて電圧を測定することが提案
されている。周知の如く、強誘電体は永久双極子モーメ
ントに基づく自発分極を有する誘電体のうち、電界を加
えることにより分極方向の反転可能なものであり、強磁
性体のB−H曲線と極めて類似した特性を示すことが知
られている(強誘電体のP−Eヒステリシスループ)。
【0005】そして、強誘電体の厚さが異なる場合、自
発分極を反転させるために必要な抗電界の値は厚さに比
例して増大することが知られている。
【0006】そこで、強誘電体のこのような性質を利用
し、厚さの異なる複数の強誘電体素子に外部電圧を印加
して反転分極が生じたか否かを測定することにより、無
電源で最大電圧を測定することが可能となる。
【0007】
【発明が解決しようとする課題】このように、強誘電体
キャパシタを用いた電圧測定装置では、無電源かつ不揮
発で最大電圧を測定することができるが、厚さの異なる
複数の強誘電体キャパシタを形成することは困難であ
り、特に強誘電体として優れた物性を有するPZT(ジ
ルコン酸チタン酸鉛)を用いる場合には、その加工が困
難であり、ひいては装置コストの増大につながる問題が
あった。
【0008】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的は、強誘電体キャパシタ
を複数個製造する際に強誘電体の加工工程を最小限にお
さえ、歩留まりやコスト低下を図ることが可能な強誘電
体キャパシタの製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る強誘電体キャパシタの製造方法は、半
導体基板上に第1の絶縁膜を形成する第1絶縁膜形成ス
テップと、前記第1の絶縁膜上に第1の金属膜を形成す
る第1金属膜形成ステップと、前記第1の金属膜をエッ
チングして下部電極を形成する下部電極形成ステップ
と、前記下部電極上に層間絶縁膜を形成する第2絶縁膜
形成ステップと、前記層間絶縁膜をエッチングして前記
下部電極とのコンタクトホールを形成するコンタクトホ
ール形成ステップと、前記層間絶縁膜上に強誘電体膜を
形成する強誘電体膜形成ステップと、前記強誘電体膜を
エッチングし、前記コンタクトホール内の前記強誘電体
膜を互いに分離させる強誘電体膜加工ステップと、前記
加工された強誘電体膜上に第2の金属膜を形成する第2
金属膜形成ステップと、前記第2の金属膜をエッチング
して前記コンタクトホール上に上部電極を形成する上部
電極形成ステップと、を有することを特徴とする。
【0010】
【作用】前述したように、例えば強誘電体キャパシタを
用いて最大電圧を測定する場合には、厚さの異なる複数
の強誘電体キャパシタを用いる必要があるが、ほぼ同一
の厚さを有する強誘電体キャパシタを直列接続し、この
直列接続する強誘電体キャパシタの個数を変化させるこ
とによっても実質的に膜厚を変化することが可能であ
る。本発明はこのことに着目し、ほぼ同一な厚さを有す
る多数の強誘電体キャパシタを半導体基板上に形成する
ものである。
【0011】すなわち、強誘電体キャパシタは2つの金
属膜及びその金属膜間に配置された強誘電体により構成
されるが、本発明では半導体基板上にまず下部電極を形
成し、その下部電極上に層間絶縁膜を形成する。そし
て、この層間絶縁膜にコンタクトホールを形成し、この
コンタクトホール内に強誘電体膜を形成する。
【0012】そして、このコンタクトホール上に上部電
極を形成することにより上部電極と下部電極に挟まれた
コンタクトホール内の強誘電体膜で構成される強誘電体
キャパシタを多数形成することができる。
【0013】そして、これら多数の強誘電体キャパシタ
を直列乃至並列に接続する場合には、上部電極あるいは
下部電極を必要に応じ隣接する強誘電体キャパシタと接
続するだけでよい。
【0014】
【実施例】以下、図面を用いながら本発明に係る強誘電
体キャパシタの製造方法の一実施例を説明する。
【0015】図1には本実施例の製造方法の説明図が示
されている。まず、図1(A)に示されるように、シリ
コン基板100上に第1の絶縁膜としてシリコン酸化膜
102を熱酸化により形成する。そして、このシリコン
酸化膜102上にスパッタ法を用いて第1の金属膜とし
てPt金属膜を形成し、不要な部分をエッチング除去し
て下部電極104を形成する。
【0016】次に、図1(B)に示されるように層間絶
縁膜としてシリコン酸化膜106をCVD法等により成
膜し、前述した下部電極104上にコンタクトホール1
06aをエッチング形成する。このとき、コンタクトホ
ールの大きさは強誘電体キャパシタが必要とする残留分
極が得られる程度の開口面積に設定する。
【0017】そして、図1(C)に示されるようにシリ
コン酸化膜106上に強誘電体膜としてPZT膜108
を形成する。本実施例において、このPZT膜108を
形成する方法としてsol−gel法を用いた。すなわ
ち、PZTのsol溶液をスピンコートによりシリコン
酸化膜106上に塗布形成し、所定温度(70℃)で3
0分程及び400℃で30分程ベイキングを行ってPZ
Tの溶剤を蒸発させる。その後、温度を600℃程度に
上昇させてPZTを結晶化させ、最終的にPZT膜10
8をシリコン酸化膜106上に形成する。
【0018】更に、図1(D)に示されるようにPZT
膜108をエッチングし、コンタクトホール106a内
に形成されたPZT膜108が互いに分離されるまでP
ZT膜108を一様に除去する。なお、このときコンタ
クトホール外にPZT膜108が残留してもかまわな
い。
【0019】最後に、図1(E)に示されるように、第
2の金属膜としてPt膜をスパッタ法等により形成し、
不要部分をエッチング除去してコンタクトホール106
a上に上部電極110を形成する。すると、コンタクト
ホール106aが形成された領域では、PZT膜108
が上部電極110と下部電極104とに挟まれた構成と
なり、従ってこの部分が強誘電体キャパシタとして機能
することになる。なお、この強誘電体キャパシタの容量
は前述したようにPZT膜の誘電率及びコンタクトホー
ル106aの開口面積によって決定される。そして、図
1(E)に示されるように、隣接する強誘電体キャパシ
タが共通の上部電極110を有するか、あるいは共通の
下部電極104を有するように上部電極110乃至下部
電極104を形成することにより、各強誘電体キャパシ
タを直列接続することが可能となる(本実施例において
は、4つの強誘電体キャパシタが直列接続されてい
る)。
【0020】そして、このようにほぼ同一の厚さ(コン
タクトホール106aの高さによって決定される)を有
する強誘電体キャパシタを複数個シリコン基板100上
に形成し、更にこれら強誘電体キャパシタを所望個数だ
け直列接続することにより、実質的に強誘電体の厚さを
変えることができ、後述する最大電圧測定装置を容易に
製造することが可能となる。
【0021】なお、本実施例においては、PZT膜10
8をsol−gel法で形成する場合を示したが、例え
ばシリコン酸化膜106上にPZTを何らかの方法で製
膜した後、レジストまたはSOGで表面を平坦化し、そ
の後表面を一様にエッチングすることによってコンタク
トホール内にPZT膜108を形成することもできる。
【0022】図2には、本実施例の製造方法を用いて製
造される強誘電体キャパシタの一応用例が最大電圧測定
装置を例にとり示されている。
【0023】前述の製造方法で製造された複数の強誘電
体素子列(図2では3個の強誘電体素子列)が互いに並
列に接続されて強誘電体ユニット20を構成している。
ここで、第1の強誘電体素子列は個々の強誘電体素子F
1 で構成され、第2の強誘電体素子列は2個の強誘電体
素子F1 ,F2が直列に接続されて構成されている。ま
た、第3の強誘電体素子列は3個の強誘電体素子列
1 ,F2 ,F3 が直列に接続されて構成されている。
そして、各強誘電体素子列には直列にスイッチS1〜S
3 が接続されている。
【0024】また、この強誘電体ユニット20を自発分
極させるためのリセット回路22が設けられており、こ
のリセット回路22の直流電源22aにより強誘電体素
子F1 〜F3 のPt電極を介してPZT強誘電体に直流
電圧を印加して、最大自発分極Prを生じさせる。ここ
で、第1の強誘電体素子列は1個の強誘電体素子F1
ら構成されているので、その強誘電体の膜厚は強誘電体
素子F1 のPZT強誘電体の膜厚に等しくなる。一方、
第2の強誘電体素子列は2個の強誘電体素子F1 ,F2
から構成されているため、強誘電体の合計膜厚は強誘電
体素子F1 のPZT強誘電体の2倍の膜厚となる。更
に、第3の強誘電体素子列は3個の強誘電体素子F1
2 ,F3 から構成されているため、その強誘電体の膜
厚はPZT強誘電体の膜厚の3倍となる。
【0025】図5には各強誘電体素子列のP−Eヒステ
リシスループが示されている。図において、第1、第2
及び第3強誘電体素子列の最大自発分極Prの値はほと
んど同じ値であるが、強誘電体の合計膜厚が増大するほ
ど分極を反転させるに必要な電界、すなわち抗電界の値
が増大することがわかる。従って、リセット回路22の
直流電源22aにより最大自発分極Prを生じさせる場
合には最も膜厚が大きい第3の強誘電体素子列に最大自
発分極を生じさせるに十分な電界を印加する必要があ
る。
【0026】このように、リセット回路22により強誘
電体ユニット20内の全ての強誘電体素子に最大自発分
極Prを生じさせた後、測定すべき外部電圧をこの強誘
電体ユニット20に逆極性となるように接続し、外部電
圧の最大値を測定する。以下、この最大電圧値算出プロ
セスを風力センサからの電圧を測定する場合を例にとり
説明する。
【0027】図3には本実施例の測定プロセスのフロー
チャートが示されている。まず、S101にて前述した
リセット回路22を用いて強誘電体ユニット20内の各
強誘電体素子F1 〜F3 に最大自発分極Prを生じさせ
る。次に、風力センサから出力された電圧をリセット回
路22の極性と逆極性になるように強誘電体ユニット2
0に接続する。このとき、各強誘電体素子列に直列に接
続されたスイッチS1 〜S3 は全てONとする。図4に
は風力センサからの出力電圧特性の一例が示されてお
り、横軸は時間、縦軸は出力電圧を表している。本実施
例における風力センサからの出力電圧は時間t1
2 ,t3 でそれぞれピーク値d,e,fを出力する。
このような特性を有する外部電圧が強誘電体ユニット2
0内の各強誘電体素子F1 〜F3 に印加されると、各強
誘電体素子はそのP−Eヒステリシスループに沿って自
発分極が変化してゆく。
【0028】ここで、図6に示されるように、PZT強
誘電体の膜厚が増加するに従い反転分極が生じる抗電界
も膜厚にほぼ比例して増大していくため、風力センサか
らの出力電圧が最大値fとなったときにこのfに相当す
る電界が抗電界以上であるときには反転分極が生じるこ
ととなる。本実施例においては、前述したように第1の
強誘電体素子列の膜厚が最も小さく、第3の強誘電体素
子列の最も膜厚が大きいため、出力電圧fの値に応じて
以下の3態様が出現することになる。
【0029】(1)第1、第2、第3各強誘電体素子列
いずれも反転分極を生じない。
【0030】(2)第1、第2、第3各強誘電体素子列
のうちいずれか(第1、第2、第3強誘電体素子列の順
に分極反転しにくくなる)が分極反転する。
【0031】(3)第1、第2、第3各強誘電体素子列
全てが分極反転する。
【0032】そこで、次に強誘電体ユニットの出力端を
分極測定回路24に接続し、スイッチS1 〜S3 を順次
ONさせていき、分極が反転しているか否かを調べるこ
とにより風力センサの最大出力電圧値を検出することが
できる。
【0033】図7には本実施例における分極測定回路2
4の回路図及び分極測定原理説明図が示されている。分
極測定回路24は強誘電体素子に最大自発分極を生じさ
せる直流電源24a及び抵抗24bから構成され、BC
間の電圧ないし電流をモニタすることにより残留分極が
検出される。
【0034】すなわち、強誘電体素子を最大自発分極さ
せるべくAB間に電圧を印加し、その時のBC間の電圧
変動を測定すると、強誘電体素子が分極反転してすでに
最大自発分極Prを有している場合には図7(B)にお
いてイのような変化となるが、強誘電体素子の残留分極
が完全に分極反転していない場合にはロのような変化を
示すことになる。これは強誘電体素子がすでに最大自発
分極を有している場合にはP−Eヒステリシスループ上
で変化を示し、そうでない場合にはP−Eヒステリシス
ループに沿わずに変化するからである。
【0035】従って、最大自発分極以外の残留分極が生
じている場合にはロのような電圧(あるいは電流)変化
を示すので、AB間に2回所定の電圧を印加し、その2
回の電圧(あるいは電流)変化の差(図中斜線部分)を
求めることにより、残留分極の値を測定することができ
る(すでに最大自発分極Prのときは差は0となり、そ
うでない場合は残留分極に応じた差を示すことにな
る)。
【0036】なお、前述したように各強誘電体素子列に
最大自発分極を生じさせるための直流電源24aは強誘
電体の膜厚に応じて変化させる必要があり、従って本実
施例の分極測定回路24の直流電源24aの電圧はリセ
ット回路22の直流電源22aと同様の電圧でよいが、
例えば図8に示すように第2の強誘電体素子列及び第3
の強誘電体素子列にそれぞれスイッチT1 ,T2 を設
け、第1の強誘電体素子列の反転分極を測定する場合に
はS1 を閉じて強誘電体素子F1 に直流電圧を印加し、
第2の強誘電体素子列の反転分極を測定する場合にはス
イッチS2 及びT1 をONとして強誘電体素子F1 のみ
の反転分極を測定する。また、第3の強誘電体素子列の
反転分極を測定する場合には、スイッチS3 及びT2
ONとして強誘電体素子F1 のみの反転分極を測定す
る。
【0037】このように、各強誘電体素子列の反転分極
を測定する際に、強誘電体素子列の全ての強誘電体素子
に直流電圧を印加するのではなく、全ての強誘電体素子
列に共通する強誘電体素子F1 のみに着目して反転分極
を測定することにより、分極測定回路24の直流電源2
4aは低電圧ですむことになり、測定の容易化を図るこ
とができる。
【0038】なお、前述の実施例では強誘電体素子列が
3個の場合を示したが、必要に応じ列数を適宜増大して
もよく、また直列接続される強誘電体素子の数も適宜増
大してもよいことはいうまでもない。
【0039】
【発明の効果】以上説明したように、本発明に係る強誘
電体キャパシタの製造方法によれば、直列あるいは並列
接続された複数の強誘電体キャパシタを半導体基板上に
容易に形成することができ、歩留まりの向上、コスト低
下を図ることができる。
【0040】また、本発明の製造方法により形成された
強誘電体キャパシタを用いて無電源かつ不揮発で最大電
圧を測定することも可能となる。強誘電体表面も平坦化
されており電界の均一性なども加えられる。
【図面の簡単な説明】
【図1】本発明の製造方法の説明図である。
【図2】本発明の強誘電体キャパシタを用いた最大電圧
測定装置の全体構成図である。
【図3】同実施例の測定フロチャートである。
【図4】同実施例の風力センサの出力特性図である。
【図5】同実施例の各強誘電体素子列のP−Eヒステリ
シスループ図である。
【図6】同実施例の強誘電体の厚さと抗電界との関係を
示すグラフ図である。
【図7】同実施例の残留分極測定の説明図である。
【図8】本発明の他の実施例の構成図である。
【図9】従来装置の回路図である。
【符号の説明】
100 シリコン基板 102 シリコン酸化膜 104 下部電極 106 シリコン酸化膜 108 PZT膜 110 上部電極

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に第1の絶縁膜を形成する
    第1絶縁膜形成ステップと、 前記第1の絶縁膜上に第1の金属膜を形成する第1金属
    膜形成ステップと、 前記第1の金属膜をエッチングして下部電極を形成する
    下部電極形成ステップと、 前記下部電極上に層間絶縁膜を形成する第2絶縁膜形成
    ステップと、 前記層間絶縁膜をエッチングして前記下部電極とのコン
    タクトホールを形成するコンタクトホール形成ステップ
    と、 前記層間絶縁膜上に強誘電体膜を形成する強誘電体膜形
    成ステップと、 前記強誘電体膜をエッチングし、前記コンタクトホール
    内の前記強誘電体膜を互いに分離させる強誘電体膜加工
    ステップと、 前記加工された強誘電体膜上に第2の金属膜を形成する
    第2金属膜形成ステップと、 前記第2の金属膜をエッチングして前記コンタクトホー
    ル上に上部電極を形成する上部電極形成ステップと、 を有することを特徴とする強誘電体キャパシタの製造方
    法。
JP3284760A 1991-10-30 1991-10-30 強誘電体キャパシタの製造方法 Expired - Fee Related JP3044105B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3284760A JP3044105B2 (ja) 1991-10-30 1991-10-30 強誘電体キャパシタの製造方法
US07/958,684 US5325050A (en) 1991-10-30 1992-10-09 Maximum voltage detecting apparatus using ferroelectric capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3284760A JP3044105B2 (ja) 1991-10-30 1991-10-30 強誘電体キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JPH05119074A JPH05119074A (ja) 1993-05-14
JP3044105B2 true JP3044105B2 (ja) 2000-05-22

Family

ID=17682656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3284760A Expired - Fee Related JP3044105B2 (ja) 1991-10-30 1991-10-30 強誘電体キャパシタの製造方法

Country Status (1)

Country Link
JP (1) JP3044105B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101614752B (zh) * 2008-06-25 2010-12-01 中国科学院电子学研究所 一种微型电容式风速传感器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326239B1 (ko) * 1998-12-30 2002-05-09 박종섭 반도체소자의캐패시터제조방법
JP6269556B2 (ja) * 2015-04-08 2018-01-31 富士電機株式会社 センサ及び部分放電検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101614752B (zh) * 2008-06-25 2010-12-01 中国科学院电子学研究所 一种微型电容式风速传感器

Also Published As

Publication number Publication date
JPH05119074A (ja) 1993-05-14

Similar Documents

Publication Publication Date Title
US5777839A (en) Capacitor using dielectric film
US5578845A (en) Dielectric thin film device with lead erbium zirconate titanate
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
US9939314B2 (en) Shock recording device
JP3044105B2 (ja) 強誘電体キャパシタの製造方法
JP3159561B2 (ja) 結晶性薄膜用電極
JPH05129156A (ja) 強誘電体キヤパシタ及びその製造方法
JPH02154389A (ja) 強誘電体メモリ
JP2006500785A (ja) 温度補償された強誘電キャパシタ装置およびその製造方法
JP3138303B2 (ja) 最大電圧測定装置及び強誘電体素子
US5325050A (en) Maximum voltage detecting apparatus using ferroelectric capacitors
US5614438A (en) Method for making LSCO stack electrode
JP3138299B2 (ja) 最大電圧測定装置
JPH07202138A (ja) 強誘電体記憶素子
JPH1056140A (ja) 強誘電体メモリ素子及びその製造方法
JP2004311512A (ja) 多値情報記憶素子、その使用方法およびその製造方法
JP3138297B2 (ja) 最大電圧測定装置
JP3138302B2 (ja) 最大電圧測定装置
JP3162127B2 (ja) 最大電圧測定装置
KR100449072B1 (ko) 강유전체 소자 및 그 제조 방법
JP4124010B2 (ja) 強誘電体メモリおよびその製造方法
JPH0784281A (ja) アクティブ素子
JP4100958B2 (ja) 強誘電体メモリ素子とその製造方法
JPH08306865A (ja) ビスマス系層状強誘電体を用いたキャパシタとその製造方法
KR100197564B1 (ko) 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees