JP3042388B2 - 受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＳＫ変調された
信号を受信する受信装置に関するものである。

【０００２】

【従来の技術】ディジタル変調方式であるＰＳＫ等を用
いる伝送方式の場合、その受信装置では復調された信号
をディジタルデータに変換する必要がある。例えば、Ｑ
ＰＳＫ（Quadrature Phase Shift Keying ）変調された
信号を受信する受信装置では、受信信号が復調器によっ
てＩＱ信号に復調され、復調されたＩＱ信号がＡ／Ｄ
（Analog to Digital）変換器によってディジタルデー
タに変換されてディジタル信号処理回路に入力される。

【０００３】このような受信装置では、Ａ／Ｄ変換器の
前段に信号のレベルを調整する調整回路が設けられ、Ａ
／Ｄ変換器に適正な入力レベルに変換される。この処理
はディジタル信号処理回路で処理を実行する際に、不要
なデータまで入力されるのを防止するために行われてい
る。入力レベルの調整回路には、例えば増幅器の増幅率
を手動で調整する回路や、増幅器の入力レベルあるいは
出力レベルを検出して、信号レベルに応じて増幅器の増
幅率を自動的に調整する回路などが用いられている。

【０００４】図３は従来の受信装置の構成を示すブロッ
ク図であり、Ａ／Ｄ変換器の入力レベルを手動調整する
例である。また、図４は従来の受信装置の構成を示すブ
ロック図であり、Ａ／Ｄ変換器の入力レベルを自動調整
する例である。図５は従来の受信装置の構成を示すブロ
ック図であり、Ａ／Ｄ変換器の入力レベルを自動調整す
る他の例である。

【０００５】図３において、ＩＱ復調器１２によって復
調されたＩＱ信号は可変増幅器１９に入力される。可変
増幅器１９の増幅率は可変抵抗器１４によって変更さ
れ、その出力レベルがＡ／Ｄ変換器１３の適正入力レベ
ルに調整される。可変増幅器１９により適正入力レベル
に調整された信号はＡ／Ｄ変換器１３によってディジタ
ル信号に変換され、ディジタル信号処理回路１８で符号
（「１」、「０」）の誤り訂正などの所定の処理が実行
される。

【０００６】図４において、ＩＱ復調器２２によって復
調されたＩＱ信号は可変増幅器２９と信号レベル検出回
路２４（通常、尖頭値検波回路）とに入力される。可変
増幅器２９の増幅率は信号レベル検出回路２４の検出レ
ベルに応じて増幅率調整回路２５によって自動的に変更
され、可変増幅器２９からの出力レベルがＡ／Ｄ変換器
２３の適正入力レベルに調整される。適正入力レベルに
調整された信号はＡ／Ｄ変換器２３によってディジタル
信号に変換され、ＤＳＰ２８へ入力されて誤り訂正など
の所定の処理が実行される。

【０００７】また、自動でＡ／Ｄ変換器の入力レベルを
調整する他の構成として、図５に示すように、可変増幅
器３９の出力を信号レベル検出回路３５の入力とし、可
変増幅器３９の増幅率を信号レベル検出回路３５の検出
レベルに応じて増幅率調整回路３４によって変更し、Ａ
／Ｄ変換器３３に入力される信号を適正なレベルに保つ
回路構成もある。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の受信装置では、Ａ／Ｄ変換器の入力レベル
を手動で調整する場合、調整に必要な設備を準備した
り、調整のための時間が必要であった。

【０００９】また、自動でＡ／Ｄ変換器の入力レベルを
調整する場合でも、複数の復調器から１つのＡ／Ｄ変換
器に信号が入力されるときなどでは、それぞれの復調器
の出力に個別に可変増幅器や信号レベル検出回路を設け
る必要があり、回路の実装面積が増加したり、コストの
増大を招いていた。

【００１０】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、信号レ
ベルの調整を不要とし、複数の回路からの入力に対して
も対応可能な利得調整回路を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明の受信装置は、ディジタル変調された信号を復調
する復調器と、復調された信号をディジタル信号に変換
するＡ／Ｄ変換器と、ディジタル信号に変換されたデー
タで所定の処理を行うディジタル信号処理回路とを有す
る受信装置であって、前記Ａ／Ｄ変換器で変換されたデ
ータのうち、所定の時間毎に現れる前記復調された信号
のうちの変動しない振幅値に対応するデータを検出し、
前記Ａ／Ｄ変換器で変換されたデータから、該検出した
データに等しい値を除いた残りのビットデータのみを取
り出す適合化ブロックを有する構成である。

【００１２】このとき、前記適合化ブロックは、前記Ａ
／Ｄ変換器によってディジタル信号に変換されたデータ
を一時的に保持するデータ保持部と、前記データ保持部
に保持されたデータのうち、所定の時間毎に現れる復調
信号のうちの変動しない振幅値に対応するデータを検出
する動作ビット検出部と、前記データ保持部に保持され
たデータから、前記動作ビット検出部で検出されたデー
タに等しい値を除いた残りのビットデータのみを出力す
る選択部と、前記選択部の出力を前記ディジタル信号処
理回路に対応したビット数に変換する送出ビット適合化
部と、を有していてもよい。

【００１３】上記のように構成された受信装置は、適合
化ブロックによって、ディジタルデータのうち、所定の
時間毎に現れる復調信号のうちの変動しない振幅値に対
応するデータが検出され、検出されたデータに等しい値
が除かれて残りのビットデータが取り出される。したが
ってディジタル信号処理回路の処理に必要なデータのみ
を得ることができるため、Ａ／Ｄ変換器の入力レベルを
手動や自動で調整する必要がなくなる。また、適合化ブ
ロックはＡ／Ｄ変換器の出力側に設けられため、１つの
Ａ／Ｄ変換器に対して複数の復調器から入力がある場合
でも、それぞれの復調器の出力に可変増幅器や信号レベ
ル検出回路を設ける必要がなくなる。

【００１４】

【発明の実施の形態】次に本発明について図面を参照し
て説明する。

【００１５】図１は本発明の受信装置の構成を示すブロ
ック図である。図２は図１に示した受信装置の動作の様
子を示す図であり、同図（ａ）はＩＱ信号の信号波形
図、同図（ｂ）はＡ／Ｄ変換器の出力信号波形図、同図
（ｃ）は動作ビット検出部の出力信号波形図、同図
（ｄ）は送出ビット適合化部の出力信号波形図である。

【００１６】図１において、本発明の受信装置はＱＰＳ
Ｋ信号をＩＱ信号へ復調するＩＱ復調器２と、ＩＱ信号
をディジタル信号に変換するＡ／Ｄ変換器３と、ディジ
タル変換された信号を処理するディジタル信号処理回路
８とにより構成される従来の受信装置に、Ａ／Ｄ変換さ
れたデータを一時的に保持するデータ保持部４と、Ａ／
Ｄ変換器３から出力されたデータのうち、レベルの変動
があるデータを検出し、これを後述する選択部５に指示
する動作ビット検出部６と、データ保持部４から受け取
ったディジタルデータから動作ビット検出部６の指定す
るビットのみを取り出し、有効データのみを選択する選
択部５と、選択部５から出力される有効データのみとな
ったデータを次段のディジタル信号処理回路８が要求す
る既知のビット数へ変換する送出ビット適合化部７とに
よって構成される適合化ブロック１が追加された構成で
ある。

【００１７】なお、Ａ／Ｄ変換器３は従来の受信装置で
用いられていたものに比較して広範囲な電圧を高精度に
分割する性能を持ったものが選択されている。

【００１８】このような構成において、ＩＱ復調器２よ
り出力されたＩＱ信号（図２（ａ）参照）は広範囲の電
圧を高精度に分割することが可能なＡ／Ｄ変換器３へ入
力され、ディジタル信号に変換される。Ａ／Ｄ変換器３
で変換されるデータを棒グラフ状に表わしたのが図２
（ｂ）である。（図２（ｃ）、（ｄ）についても同様に
棒グラフ状に表わしている）このデータがそれぞれディ
ジタルデータに変換され、データ保持部４に一時的に保
持される。

【００１９】ディジタル変調方式の信号を処理する場
合、その復調信号は基本的に「１」と「０」の情報を持
った信号であるため、その振幅のうち例えば「０」に相
当するデータはある定められた値で出力される。したが
って、振幅値が変動しない一定の値を持ったデータに相
当するビットは処理を行う際に必ずしも必要としないた
め、必要な範囲のみのデータ（有効データ）を取り出し
て処理を行うことができる。

【００２０】動作ビット検出部６はこの変動のない一定
の値を検出し、不要な値に相当するビット（図２（ｃ）
参照）を除いたビットデータを有効データとして定義
し、選択部５に対して指示を行う。

【００２１】選択部５では動作ビット検出部６の指示に
従って有効と判定された範囲のビットのみを取り出し、
これを送出ビット適合化部７へと出力する。送出ビット
適合化部７では選択部５から得たビットデータを、次の
ディジタル信号処理回路８で処理するのに必要なビット
数のデータ（図２（ｄ）参照）に変換して出力する。デ
ィジタル信号処理回路８では従来と同様に誤り訂正など
の所定の処理が実行される。

【００２２】よって、Ａ／Ｄ変換器３の出力側に設けた
適合化ブロック１で復調した信号の振幅値を適正な値に
変換して処理することが可能になるため、Ａ／Ｄ変換器
３の入力レベルを手動や自動で調整する必要がなくな
る。また、１つのＡ／Ｄ変換器３に対して複数の復調器
から入力がある場合でも、それぞれの復調器の出力に可
変増幅器や信号レベル検出回路を設ける必要がなくな
り、回路の増加やコストの増大が防止される。

【００２３】なお、本実施例の受信装置の適合化ブロッ
ク１は、ＣＰＵ、メモリなどからなるディジタル信号処
理手段によって実現することも可能であるが、処理速度
を優先する場合にはＤＳＰ（Digital Signal Processo
r）などのカスタムＩＣを使用して処理を実行してもよ
い。

【００２４】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。

【００２５】Ａ／Ｄ変換器の出力側に設けた適合化ブロ
ックで復調した信号の振幅値を適正な値に変換して処理
することが可能になるため、Ａ／Ｄ変換器の入力レベル
を手動や自動で調整する必要がなくなる。また、１つの
Ａ／Ｄ変換器に対して複数の復調器から入力がある場合
でも、それぞれの復調器の出力に可変増幅器や信号レベ
ル検出回路を設ける必要がなくなり、回路の増加やコス
トの増大が防止される。

【図面の簡単な説明】

【図１】本発明の受信装置の構成を示すブロック図であ
る。

【図２】図１に示した受信装置の動作の様子を示す図で
あり、同図（ａ）はＩＱ信号の信号波形図、同図（ｂ）
はＡ／Ｄ変換器の出力信号波形図、同図（ｃ）は動作ビ
ット検出部の出力信号波形図、同図（ｄ）は送出ビット
適合化部の出力信号波形図である。

【図３】従来の受信装置の構成を示すブロック図であ
り、Ａ／Ｄ変換器の入力レベルを手動調整する例であ
る。

【図４】従来の受信装置の構成を示すブロック図であ
り、Ａ／Ｄ変換器の入力レベルを自動調整する例であ
る。

【図５】従来の受信装置の構成を示すブロック図であ
り、Ａ／Ｄ変換器の入力レベルを自動調整する他の例で
ある。

【符号の説明】 １ 適合化ブロック ２ ＩＱ復調器 ３ Ａ／Ｄ変換器 ４ データ保持部 ５ 選択部 ６ 動作ビット検出部 ７ 送出ビット適合化部 ８ ディジタル信号処理回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ディジタル変調された信号を復調する復
   調器と、復調された信号をディジタル信号に変換するＡ
   ／Ｄ変換器と、ディジタル信号に変換されたデータで所
   定の処理を行うディジタル信号処理回路とを有する受信
   装置であって、 前記Ａ／Ｄ変換器で変換されたデータのうち、所定の時
   間毎に現れる前記復調された信号のうちの変動しない振
   幅値に対応するデータを検出し、前記Ａ／Ｄ変換器で変換されたデータから、 該検出した
   データに等しい値を除いた残りのビットデータのみを取
   り出す適合化ブロックを有する受信装置。
2. 【請求項２】 前記適合化ブロックは、 前記Ａ／Ｄ変換器によってディジタル信号に変換された
   データを一時的に保持するデータ保持部と、 前記データ保持部に保持されたデータのうち、所定の時
   間毎に現れる復調信号のうちの変動しない振幅値に対応
   するデータを検出する動作ビット検出部と、 前記データ保持部に保持されたデータから、前記動作ビ
   ット検出部で検出されたデータに等しい値を除いた残り
   のビットデータのみを出力する選択部と、 前記選択部の出力を前記ディジタル信号処理回路に対応
   したビット数に変換する送出ビット適合化部と、 を有する請求項１記載の 受信装置。