JP3042374B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP3042374B2 JP3042374B2 JP7164266A JP16426695A JP3042374B2 JP 3042374 B2 JP3042374 B2 JP 3042374B2 JP 7164266 A JP7164266 A JP 7164266A JP 16426695 A JP16426695 A JP 16426695A JP 3042374 B2 JP3042374 B2 JP 3042374B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- division ratio
- ratio data
- signal
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザに関
し、特にセル方式ＴＤＭＡ（時分割多重アクセス）無線
電話機（以下ディジタルセルラー電話機）に使用される
周波数シンセサイザに関する。
し、特にセル方式ＴＤＭＡ（時分割多重アクセス）無線
電話機（以下ディジタルセルラー電話機）に使用される
周波数シンセサイザに関する。
【０００２】
【従来の技術】従来、一般的なディジタルセルラー電話
機の送受信周波数生成用のこの種の周波数シンセサイザ
は、プログラマブルデバイダの分周比データを格納する
レジスタを備え、周波数変更の都度外部から上記分周デ
ータを再設定し所定の周波数に切替えていた。
機の送受信周波数生成用のこの種の周波数シンセサイザ
は、プログラマブルデバイダの分周比データを格納する
レジスタを備え、周波数変更の都度外部から上記分周デ
ータを再設定し所定の周波数に切替えていた。
【０００３】従来の周波数シンセサイザをブロックで示
す図３を参照すると、この従来の周波数シンセサイザ
は、発振信号ＶＯの周波数ｆｘを設定分周比で分周した
分周信号ｆｄと基準周波数ｆｒとを位相比較して位相差
信号ＰＣを出力するシンセサイザ部１００と、位相差信
号ＰＣを平滑して制御信号ＤＣを出力するループフィル
タ２００と、制御信号ＤＣの制御に応答して周波数ｆｘ
が制御される発振信号ＶＯを出力する電圧制御発振器３
００とを備える。
す図３を参照すると、この従来の周波数シンセサイザ
は、発振信号ＶＯの周波数ｆｘを設定分周比で分周した
分周信号ｆｄと基準周波数ｆｒとを位相比較して位相差
信号ＰＣを出力するシンセサイザ部１００と、位相差信
号ＰＣを平滑して制御信号ＤＣを出力するループフィル
タ２００と、制御信号ＤＣの制御に応答して周波数ｆｘ
が制御される発振信号ＶＯを出力する電圧制御発振器３
００とを備える。
【０００４】シンセサイザ部１００は、発振信号ＶＯの
周波数ｆｘを設定分周比Ｎで分周して周波数ｆｄ（＝ｆ
ｘ／Ｎ）の分周信号Ｆｄ（＝ｆｘ／Ｎ）を出力する分周
比可変のプログラマブルデバイダ１と、基準周波数ｆｒ
と分周周波数ｆｄとの位相を比較し位相差信号ＰＣを出
力する位相比較器２と、外部からの分周比データＤＮの
指定に対応する分周比Ｎを設定したレジスタ３１を含む
分周比データ保持機構３とを備える。
周波数ｆｘを設定分周比Ｎで分周して周波数ｆｄ（＝ｆ
ｘ／Ｎ）の分周信号Ｆｄ（＝ｆｘ／Ｎ）を出力する分周
比可変のプログラマブルデバイダ１と、基準周波数ｆｒ
と分周周波数ｆｄとの位相を比較し位相差信号ＰＣを出
力する位相比較器２と、外部からの分周比データＤＮの
指定に対応する分周比Ｎを設定したレジスタ３１を含む
分周比データ保持機構３とを備える。
【０００５】次に、図３を参照して、従来の周波数シン
セサイザの動作について説明すると、まず、ライトパル
スＷの供給に応答して分周比データＤＮがレジスタ３１
に設定されると、レジスタ３１はこの分周比設定データ
ＤＮをプログラマブルデバイダ１に供給する。プログラ
マブルデバイダ１はデータＤＮ対応の分周比Ｎに設定さ
れ、入力の発振信号ＶＯの周波数ｆｘをＮ分周し、周波
数ｆｘ／Ｎの分周信号Ｆｄを位相比較器２に供給する。
位相比較器２は、分周信号Ｆｄと基準周波数ｆｒとを位
相比較して位相差信号ＰＣを出力し、ループフィルタ２
００に供給する。ループフィルタ２００は位相差信号Ｐ
Ｃの高域成分を除去・平滑し、制御信号ＤＣを電圧制御
発振器３００に供給する。電圧制御発振器３００は制御
信号ＤＣの電圧に応答して周波数ｆｘが制御される発振
信号ＶＯを出力する。
セサイザの動作について説明すると、まず、ライトパル
スＷの供給に応答して分周比データＤＮがレジスタ３１
に設定されると、レジスタ３１はこの分周比設定データ
ＤＮをプログラマブルデバイダ１に供給する。プログラ
マブルデバイダ１はデータＤＮ対応の分周比Ｎに設定さ
れ、入力の発振信号ＶＯの周波数ｆｘをＮ分周し、周波
数ｆｘ／Ｎの分周信号Ｆｄを位相比較器２に供給する。
位相比較器２は、分周信号Ｆｄと基準周波数ｆｒとを位
相比較して位相差信号ＰＣを出力し、ループフィルタ２
００に供給する。ループフィルタ２００は位相差信号Ｐ
Ｃの高域成分を除去・平滑し、制御信号ＤＣを電圧制御
発振器３００に供給する。電圧制御発振器３００は制御
信号ＤＣの電圧に応答して周波数ｆｘが制御される発振
信号ＶＯを出力する。
【０００６】ディジタルセルラー電話機では、通話チャ
ネルの送信および受信の各周波数（以下送受信周波数）
が異なり、特定の通話リンクに割当てられる送受信周波
数の差は一定値に設定されている。またＴＤＭＡ方式の
ため送受信周波数はフレームを１単位とし、その時間内
を複数のタイムスロットに分割して、同一の周波数を複
数の利用者が使用できるように構成されている。
ネルの送信および受信の各周波数（以下送受信周波数）
が異なり、特定の通話リンクに割当てられる送受信周波
数の差は一定値に設定されている。またＴＤＭＡ方式の
ため送受信周波数はフレームを１単位とし、その時間内
を複数のタイムスロットに分割して、同一の周波数を複
数の利用者が使用できるように構成されている。
【０００７】またディジタルセルラー電話機は、通話者
が移動しながらでも通話リンクを維持するため、通話中
においても隣接セルの特定周波数を通話フレーム毎に受
信しその電界強度を測定するモニタ機能を有し、使用中
の通話チャネルの受信信号の電界強度（受信強度）が低
下し、モニタ対象の隣接セルの周波数の受信強度が高く
なると、通話中の送受信周波数を隣接セル側に切替え
る。
が移動しながらでも通話リンクを維持するため、通話中
においても隣接セルの特定周波数を通話フレーム毎に受
信しその電界強度を測定するモニタ機能を有し、使用中
の通話チャネルの受信信号の電界強度（受信強度）が低
下し、モニタ対象の隣接セルの周波数の受信強度が高く
なると、通話中の送受信周波数を隣接セル側に切替え
る。
【０００８】上記モニタ機能及び切替動作を説明したタ
イムチャートを示す図４を参照すると、横軸は時間を表
し、受信周波数ｆＲ０対応の送信周波数はｆＸ０，受信
周波数ｆＲ１対応の送信周波数はｆＸ１，受信周波数ｆ
Ｒ２対応の送信周波数はｆＸ２…であり、それらの周波
数差は一定周波数となっている。この図においてｆＲ
０，ｆＲ１，ｆＸ０，ｆＸ１，ｆＭ０は特定のサービス
セル、他のｆＲ２，ｆＲ３，ｆＸ２，ｆＸ３，ｆＭ１は
別のセルに属する周波数とする。
イムチャートを示す図４を参照すると、横軸は時間を表
し、受信周波数ｆＲ０対応の送信周波数はｆＸ０，受信
周波数ｆＲ１対応の送信周波数はｆＸ１，受信周波数ｆ
Ｒ２対応の送信周波数はｆＸ２…であり、それらの周波
数差は一定周波数となっている。この図においてｆＲ
０，ｆＲ１，ｆＸ０，ｆＸ１，ｆＭ０は特定のサービス
セル、他のｆＲ２，ｆＲ３，ｆＸ２，ｆＸ３，ｆＭ１は
別のセルに属する周波数とする。
【０００９】また、初期の受信周波数をｆＲ０，送信周
波数をｆＸ０，送受信タイムスロット３を使用する。隣
接セルの周波数情報ｆＲ２，ｆＲ３，ｆＸ３，ｆＭ１等
は、予め通信リンクを経由して指定されており、周波数
ｆＭ１のモニタ処理の結果、その強度が増し隣接セルへ
の到達と判断すれば送受信周波数を隣接セル側周波数に
切替え、ｆＲ２での受信、ｆＸ２での送信、ｆＭ０での
モニタをそれぞれ開始する。
波数をｆＸ０，送受信タイムスロット３を使用する。隣
接セルの周波数情報ｆＲ２，ｆＲ３，ｆＸ３，ｆＭ１等
は、予め通信リンクを経由して指定されており、周波数
ｆＭ１のモニタ処理の結果、その強度が増し隣接セルへ
の到達と判断すれば送受信周波数を隣接セル側周波数に
切替え、ｆＲ２での受信、ｆＸ２での送信、ｆＭ０での
モニタをそれぞれ開始する。
【００１０】すわなちディジタルセルラー電話機では、
前述のように通話中の１フレーム期間中に第１に通話チ
ャネルの受信周波数における「受信」動作、第２に通話
チャネルの送信周波数における「送信」動作、第３に隣
接セルの特定周波数のモニタのための受信すなわち「モ
ニタ受信」動作を繰返す構成となっており、これら３種
類の動作対応の３種類の周波数設定のため送受信周波数
設定用の周波数シンセサイザのプログラマブルデバイダ
１に対する分周比設定を３回行わなければならない。
前述のように通話中の１フレーム期間中に第１に通話チ
ャネルの受信周波数における「受信」動作、第２に通話
チャネルの送信周波数における「送信」動作、第３に隣
接セルの特定周波数のモニタのための受信すなわち「モ
ニタ受信」動作を繰返す構成となっており、これら３種
類の動作対応の３種類の周波数設定のため送受信周波数
設定用の周波数シンセサイザのプログラマブルデバイダ
１に対する分周比設定を３回行わなければならない。
【００１１】例えば１ＴＤＭＡ送受信フレーム時間間隔
が５ｍｓ、送受信タイムスロットが各８であるチャネル
構成のシステムにおいて、通話時間が２分間とするとセ
ル移動に伴う送受信周波数の切替えが無い場合において
も、１フレーム期間中において３回の送受信周波数切替
えを行うため、上記通話期間中には７２０００回のプロ
グラマブルデバイダ１の分周比切替えが必要となる。
が５ｍｓ、送受信タイムスロットが各８であるチャネル
構成のシステムにおいて、通話時間が２分間とするとセ
ル移動に伴う送受信周波数の切替えが無い場合において
も、１フレーム期間中において３回の送受信周波数切替
えを行うため、上記通話期間中には７２０００回のプロ
グラマブルデバイダ１の分周比切替えが必要となる。
【００１２】
【発明が解決しようとする課題】上述した従来の周波数
シンセサイザは、ディジタルセルラー電話機へ応用する
場合には、各フレーム毎に受信，送信，モニタ受信を反
復するのでこれら３種類の動作対応の３種類の分周比デ
ータを周波数シンセサイザに繰返し設定する必要が有
り、この周波数シンセサイザに対して上記分周比データ
の設定処理を行うマイクロコンピュータなど外部制御回
路の処理負荷が極めて重くなるという欠点があった。
シンセサイザは、ディジタルセルラー電話機へ応用する
場合には、各フレーム毎に受信，送信，モニタ受信を反
復するのでこれら３種類の動作対応の３種類の分周比デ
ータを周波数シンセサイザに繰返し設定する必要が有
り、この周波数シンセサイザに対して上記分周比データ
の設定処理を行うマイクロコンピュータなど外部制御回
路の処理負荷が極めて重くなるという欠点があった。
【００１３】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、入力された発振信号を設定分周比で分周し分周
信号を発生するプログラマブルデバイダとこの分周信号
と基準信号とを位相比較して位相差信号を出力する位相
比較回路とを含むシンセサイザ回路と、前記位相差信号
を平滑して制御信号を出力するループフィルタと、前記
制御信号の制御に応答して周波数が制御される前記発振
信号を出力する電圧制御発振器とを備える周波数シンセ
サイザにおいて、前記シンセサイザ回路が、予め定めた
第１，第２，第３の分周比対応の第１，第２，第３の分
周比データをそれぞれ格納する分周比データ保持手段
と、クロックの供給に応答してスロット番号指定信号の
指定するスロット時刻で受信，送信，モニタ受信の各々
に対応する第１〜第３のフレームパルスを発生する転送
パルス発生回路と、前記第１〜第３のフレームパルスの
供給にそれぞれ応答して前記第１〜第３の分周比データ
の１つを選択的に出力するマルチプレクサとを有し、前
記クロックの供給に応答して前記スロット時刻で前記第
１〜第３の分周比データを前記分周比データ保持手段か
ら前記プログラマブルデバイダへ反復転送するデータ転
送手段とを備えて構成されている。
イザは、入力された発振信号を設定分周比で分周し分周
信号を発生するプログラマブルデバイダとこの分周信号
と基準信号とを位相比較して位相差信号を出力する位相
比較回路とを含むシンセサイザ回路と、前記位相差信号
を平滑して制御信号を出力するループフィルタと、前記
制御信号の制御に応答して周波数が制御される前記発振
信号を出力する電圧制御発振器とを備える周波数シンセ
サイザにおいて、前記シンセサイザ回路が、予め定めた
第１，第２，第３の分周比対応の第１，第２，第３の分
周比データをそれぞれ格納する分周比データ保持手段
と、クロックの供給に応答してスロット番号指定信号の
指定するスロット時刻で受信，送信，モニタ受信の各々
に対応する第１〜第３のフレームパルスを発生する転送
パルス発生回路と、前記第１〜第３のフレームパルスの
供給にそれぞれ応答して前記第１〜第３の分周比データ
の１つを選択的に出力するマルチプレクサとを有し、前
記クロックの供給に応答して前記スロット時刻で前記第
１〜第３の分周比データを前記分周比データ保持手段か
ら前記プログラマブルデバイダへ反復転送するデータ転
送手段とを備えて構成されている。
【００１４】
【実施例】次に、本発明の実施例を図３と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の周波数
シンセサイザは、従来と共通のループフィルタ２００
と、電圧制御発振器３００とに加えて、シンセサイザ部
１００の代りに受信，送信，モニタ受信対応の３組の分
周比に対応する複数のレジスタを含む分周比データ保持
機構３ＡとクロックＣＫの供給に応答してスロット番号
指定信号ＳＳの指定対応のスロット時刻で上記３組の分
周比データを分周比データ保持機構３Ａからプログラマ
ブルデバイダ１へ反復転送するデータ転送機構４とを備
えるシンセサイザ部１００Ａを備える。
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の周波数
シンセサイザは、従来と共通のループフィルタ２００
と、電圧制御発振器３００とに加えて、シンセサイザ部
１００の代りに受信，送信，モニタ受信対応の３組の分
周比に対応する複数のレジスタを含む分周比データ保持
機構３ＡとクロックＣＫの供給に応答してスロット番号
指定信号ＳＳの指定対応のスロット時刻で上記３組の分
周比データを分周比データ保持機構３Ａからプログラマ
ブルデバイダ１へ反復転送するデータ転送機構４とを備
えるシンセサイザ部１００Ａを備える。
【００１５】シンセサイザ部１００Ａは、従来と共通の
プログラマブルデバイダ１と、位相比較器２とに加え
て、外部から設定される受信，送信，モニタ受信の各々
に対応する分周比データＤＮＡ，ＤＮＢ，ＤＮＣをそれ
ぞれ格納するレジスタ３１〜３３を備える分周比データ
保持機構３Ａと、クロックＣＫの供給に応答して送受信
のスロット番号指定信号で指定した１ＴＤＭＡフレーム
内のスロット時刻で受信，送信，モニタ受信の各々に対
応するフレームパルスＦＲ，ＦＴ，ＦＭを発生する転送
パルス発生器４１とフレームパルスＦＲ，ＦＴ，ＦＭの
各々の供給にそれぞれ応答して分周比データＤＮＡ，Ｄ
ＮＢ，ＤＮＣの１つをを選択的に出力するマルチプレク
サ４２とを備えるデータ転送機構４とを備える。
プログラマブルデバイダ１と、位相比較器２とに加え
て、外部から設定される受信，送信，モニタ受信の各々
に対応する分周比データＤＮＡ，ＤＮＢ，ＤＮＣをそれ
ぞれ格納するレジスタ３１〜３３を備える分周比データ
保持機構３Ａと、クロックＣＫの供給に応答して送受信
のスロット番号指定信号で指定した１ＴＤＭＡフレーム
内のスロット時刻で受信，送信，モニタ受信の各々に対
応するフレームパルスＦＲ，ＦＴ，ＦＭを発生する転送
パルス発生器４１とフレームパルスＦＲ，ＦＴ，ＦＭの
各々の供給にそれぞれ応答して分周比データＤＮＡ，Ｄ
ＮＢ，ＤＮＣの１つをを選択的に出力するマルチプレク
サ４２とを備えるデータ転送機構４とを備える。
【００１６】次に、図１を参照して本実施例の動作につ
いて説明すると、まず、分周比データ保持機構３Ａのレ
ジスタ３１〜３３の各々に対する３組の分周比データＤ
ＮＡ，ＤＮＢ，ＤＮＣのデータ書込みにより設定を行
う。この書込みは、転送パルス発生器４１が生成する書
込許可信号ＥＷの有効性をマイクロコンピュータ等の外
部制御回路が判断し、有効な時点でレジスタ３１，３
２，３３の各々に対しライトパルスＷＡ，ＷＢ，ＷＣの
各々にそれぞれ同期して行う。設定データＤＮＡ，ＤＮ
Ｂ，ＤＮＣは上書きされない限り保持される。転送パル
ス発生器４１は、スロット番号指定信号ＳＳによって予
め指定された１ＴＤＭＡフレーム内のスロット時刻で、
受信フレームパルスＦＲ，送信フレームパルスＦＴ，モ
ニタフレームパルスＦＭの各々を発生し、これら各パル
スＦＲ，ＦＴ，ＦＭに同期してレジスタ３１〜３３の格
納データＤＮＡ，ＤＮＢ，ＤＮＣをマルチプレクサ４２
を経由してプログラマブルデバイダ１に転送する。
いて説明すると、まず、分周比データ保持機構３Ａのレ
ジスタ３１〜３３の各々に対する３組の分周比データＤ
ＮＡ，ＤＮＢ，ＤＮＣのデータ書込みにより設定を行
う。この書込みは、転送パルス発生器４１が生成する書
込許可信号ＥＷの有効性をマイクロコンピュータ等の外
部制御回路が判断し、有効な時点でレジスタ３１，３
２，３３の各々に対しライトパルスＷＡ，ＷＢ，ＷＣの
各々にそれぞれ同期して行う。設定データＤＮＡ，ＤＮ
Ｂ，ＤＮＣは上書きされない限り保持される。転送パル
ス発生器４１は、スロット番号指定信号ＳＳによって予
め指定された１ＴＤＭＡフレーム内のスロット時刻で、
受信フレームパルスＦＲ，送信フレームパルスＦＴ，モ
ニタフレームパルスＦＭの各々を発生し、これら各パル
スＦＲ，ＦＴ，ＦＭに同期してレジスタ３１〜３３の格
納データＤＮＡ，ＤＮＢ，ＤＮＣをマルチプレクサ４２
を経由してプログラマブルデバイダ１に転送する。
【００１７】従来と同様に１ＴＤＭＡフレームを第０〜
第７の８タイムスロットで構成し、送受信フレーム間隔
を３，モニタフレーム位置を送受信スロットの中間位置
とするシステムにおいて、送受信スロット番号指定信号
ＳＳにより受信スロット位置を０に設定した場合の上記
データ転送動作をタイムチャートで示す図２を併せて参
照すると、転送パルス発生器４１は、まず、システムク
ロックＣＫで示す第０スロットで受信フレームパルスＦ
Ｒを発生しそのパルスＦＲの後縁でそれまで設定してい
た受信対応の分周比データＤＮＡを送信対応のデータＤ
ＮＢに切替る。次に、第３スロットで送信フレームパル
スＦＴを発生しそのパルスＦＴの後縁でそれまで設定し
ていた送信対応の分周比データＤＮＢをモニタ受信対応
のデータＤＮＣに切替る。次に、第５スロットでモニタ
フレームパルスＦＭを発生しそのパルスＦＭの後縁でそ
れまで設定していたモニタ受信対応の分周比データＤＮ
Ｃを受信対応のデータＤＮＡに切替る。
第７の８タイムスロットで構成し、送受信フレーム間隔
を３，モニタフレーム位置を送受信スロットの中間位置
とするシステムにおいて、送受信スロット番号指定信号
ＳＳにより受信スロット位置を０に設定した場合の上記
データ転送動作をタイムチャートで示す図２を併せて参
照すると、転送パルス発生器４１は、まず、システムク
ロックＣＫで示す第０スロットで受信フレームパルスＦ
Ｒを発生しそのパルスＦＲの後縁でそれまで設定してい
た受信対応の分周比データＤＮＡを送信対応のデータＤ
ＮＢに切替る。次に、第３スロットで送信フレームパル
スＦＴを発生しそのパルスＦＴの後縁でそれまで設定し
ていた送信対応の分周比データＤＮＢをモニタ受信対応
のデータＤＮＣに切替る。次に、第５スロットでモニタ
フレームパルスＦＭを発生しそのパルスＦＭの後縁でそ
れまで設定していたモニタ受信対応の分周比データＤＮ
Ｃを受信対応のデータＤＮＡに切替る。
【００１８】これにより、外部制御回路は、分周比保持
機構３Ａのレジスタ３１〜３３に対する受信，送信，モ
ニタ受信の各々の周波数に相当する３個の分周比データ
ＤＮＡ，ＤＮＢ，ＤＮＣを設定し、これらデータＤＮ
Ａ，ＤＮＢ，ＤＮＣはシステムクロックＣＫに同期して
シーケンシャルにプログラマブルデバイダ１に反復転送
され、さらにこれらデータＤＮＡ，ＤＮＢ，ＤＮＣが更
新されない限りもとの格納データを使用する。
機構３Ａのレジスタ３１〜３３に対する受信，送信，モ
ニタ受信の各々の周波数に相当する３個の分周比データ
ＤＮＡ，ＤＮＢ，ＤＮＣを設定し、これらデータＤＮ
Ａ，ＤＮＢ，ＤＮＣはシステムクロックＣＫに同期して
シーケンシャルにプログラマブルデバイダ１に反復転送
され、さらにこれらデータＤＮＡ，ＤＮＢ，ＤＮＣが更
新されない限りもとの格納データを使用する。
【００１９】
【発明の効果】以上説明したように、本発明の周波数シ
ンセサイザは、３組の分周比データをそれぞれ格納する
分周比データ保持手段と、指定スロット時刻で各分周比
データを上記分周比データ保持手段からプログラマブル
デバイダへ反復転送するデータ転送手段とを備えている
ので、同一送受信周波数，同一モニタ周波数の使用中は
１ＴＤＭＡフレーム内での受信，送信，モニタ受信各周
波数にそれぞれ相当する分周比データを新たに設定する
必要が無く、また通話時間中、同一のセル内に留まるな
どの送受信周波数の切替えが不要な場合は通話時間と無
関係に分周比データの設定は不要となり、この分周比デ
ータの設定処理を行う外部制御回路の処理負荷が大幅に
軽減されるという効果がある。
ンセサイザは、３組の分周比データをそれぞれ格納する
分周比データ保持手段と、指定スロット時刻で各分周比
データを上記分周比データ保持手段からプログラマブル
デバイダへ反復転送するデータ転送手段とを備えている
ので、同一送受信周波数，同一モニタ周波数の使用中は
１ＴＤＭＡフレーム内での受信，送信，モニタ受信各周
波数にそれぞれ相当する分周比データを新たに設定する
必要が無く、また通話時間中、同一のセル内に留まるな
どの送受信周波数の切替えが不要な場合は通話時間と無
関係に分周比データの設定は不要となり、この分周比デ
ータの設定処理を行う外部制御回路の処理負荷が大幅に
軽減されるという効果がある。
【図１】本発明の周波数シンセサイザの一実施例を示す
ブロック図である。
ブロック図である。
【図２】本実施例の周波数シンセサイザにおける動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図３】従来の周波数シンセサイザの一例を示すブロッ
ク図である。
ク図である。
【図４】ディジタルセルラー電話機の送受信およびモニ
タ受信の周波数および動作を示すタイムチャートであ
る。
タ受信の周波数および動作を示すタイムチャートであ
る。
１ プログラマブルデバイダ ２ 位相比較器 ３，３Ａ 分周比データ保持機構 ４ データ転送機構 ３１〜３３ レジスタ ４１ 転送パルス発生器 ４２ マルチプレクサ
Claims (3)
- 【請求項１】 入力された発振信号を設定分周比で分周
し分周信号を発生するプログラマブルデバイダとこの分
周信号と基準信号とを位相比較して位相差信号を出力す
る位相比較回路とを含むシンセサイザ回路と、前記位相
差信号を平滑して制御信号を出力するループフィルタ
と、前記制御信号の制御に応答して周波数が制御される
前記発振信号を出力する電圧制御発振器とを備える周波
数シンセサイザにおいて、 前記シンセサイザ回路が、予め定めた第１，第２，第３
の分周比対応の第１，第２，第３の分周比データをそれ
ぞれ格納する分周比データ保持手段と、 クロックの供給に応答してスロット番号指定信号の指定
するスロット時刻で受信，送信，モニタ受信の各々に対
応する第１〜第３のフレームパルスを発生する転送パル
ス発生回路と、前記第１〜第３のフレームパルスの供給
にそれぞれ応答して前記第１〜第３の分周比データの１
つを選択的に出力するマルチプレクサとを有し、前記ク
ロックの供給に応答して前記スロット時刻で前記第１〜
第３の分周比データを前記分周比データ保持手段から前
記プログラマブルデバイダへ反復転送するデータ転送手
段とを備えることを特徴とする周波数シンセサイザ。 - 【請求項２】 前記分周比データ保持手段が、前記第１
〜第３の分周比データをそれぞれ格納する第１〜第３の
レジスタを備えることを特徴とする請求項１記載の周波
数シンセサイザ。 - 【請求項３】 前記転送パルス発生回路が、前記第１〜
第３のフレームパルスの発生していない期間に前記第１
〜第３の分周比データの書込許可を行う書込許可信号を
発生することを特徴とする請求項１記載の周波数シンセ
サイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7164266A JP3042374B2 (ja) | 1995-06-29 | 1995-06-29 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7164266A JP3042374B2 (ja) | 1995-06-29 | 1995-06-29 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918337A JPH0918337A (ja) | 1997-01-17 |
| JP3042374B2 true JP3042374B2 (ja) | 2000-05-15 |
Family
ID=15789825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7164266A Expired - Fee Related JP3042374B2 (ja) | 1995-06-29 | 1995-06-29 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042374B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0101954D0 (en) * | 2001-01-25 | 2001-03-14 | Qualcomm Uk Ltd | Phase-locked loop |
| JP5385888B2 (ja) * | 2010-11-17 | 2014-01-08 | 旭化成エレクトロニクス株式会社 | Ｐｌｌ回路 |
| JP2016052107A (ja) * | 2014-09-02 | 2016-04-11 | ラピスセミコンダクタ株式会社 | 半導体装置及び信号供給方法 |
| JP5947934B2 (ja) * | 2015-02-19 | 2016-07-06 | ラピスセミコンダクタ株式会社 | 無線通信装置 |
-
1995
- 1995-06-29 JP JP7164266A patent/JP3042374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918337A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270669A (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| EP0202072B1 (en) | Frequency synthesizer | |
| EP0453280B1 (en) | PLL frequency synthesizer | |
| US5379002A (en) | Frequency synthesizer using intermittently controlled phase locked loop | |
| US6650721B1 (en) | Phase locked loop with numerically controlled oscillator divider in feedback loop | |
| AU657280B2 (en) | Radio transceiver having PLL synthesizer | |
| US6490329B2 (en) | Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock | |
| CA2061194C (en) | Phase-locked loop synthesizer for use in tdm communications system | |
| EP0984648B1 (en) | Mobile assisted handoff for CDMA and wideband CDMA networks | |
| CA1183621A (en) | Tuning apparatus of phase-locked loop type | |
| KR100396926B1 (ko) | 위상동기루프의피드백분할비결정방법및장치와피드백분할기용제수결정방법 | |
| JP3042374B2 (ja) | 周波数シンセサイザ | |
| US6035182A (en) | Single counter dual modulus frequency division apparatus | |
| US7289542B2 (en) | Method for operating a PLL frequency synthesis circuit | |
| US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
| EP1354407B1 (en) | A phase-locked loop | |
| US5867545A (en) | Phase-locked loop circuit | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| EP0346623A2 (en) | A circuit for high-efficiency tuning video frequencies | |
| EP0618682B1 (en) | Frequency synthesizer | |
| JPH0697822A (ja) | Ｐｌｌパラメータの調整方法 | |
| US6084442A (en) | Digital oscillator for generating two fixed pulse signals from one clock | |
| JP3229664B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| KR101543379B1 (ko) | 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러 | |
| JPH08265148A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000208 |
|
| LAPS | Cancellation because of no payment of annual fees |