JP3042113B2 - パルス再生回路 - Google Patents
パルス再生回路Info
- Publication number
- JP3042113B2 JP3042113B2 JP3333025A JP33302591A JP3042113B2 JP 3042113 B2 JP3042113 B2 JP 3042113B2 JP 3333025 A JP3333025 A JP 3333025A JP 33302591 A JP33302591 A JP 33302591A JP 3042113 B2 JP3042113 B2 JP 3042113B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- pulse signal
- power supply
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、通信システムに適用さ
れるパルス再生回路に関するものであり、特に、電源の
内部インピーダンスにより電位変動を受けない回路に関
するものである。
れるパルス再生回路に関するものであり、特に、電源の
内部インピーダンスにより電位変動を受けない回路に関
するものである。
【０００２】
【従来の技術】伝送され波形歪を生じたパルス信号を再
生するに際し、従来、例えば、受信された一連のパルス
列からクロック信号を抽出し、クロック信号と受信信号
との和がしきい値を越える点でパルスを再生させる方法
がとられていた。
生するに際し、従来、例えば、受信された一連のパルス
列からクロック信号を抽出し、クロック信号と受信信号
との和がしきい値を越える点でパルスを再生させる方法
がとられていた。
【０００３】
【発明が解決しようとする課題】ところで、前記再生回
路に使用される電源には受信信号成分が流れ、これが内
部抵抗を通して電圧変動の原因となっていた。その結
果、しきい値が変動し、リタイミング誤差を起こすた
め、この雑音を除去する点で限界があった。
路に使用される電源には受信信号成分が流れ、これが内
部抵抗を通して電圧変動の原因となっていた。その結
果、しきい値が変動し、リタイミング誤差を起こすた
め、この雑音を除去する点で限界があった。
【０００４】
【課題を解決するための手段】本発明は、前記問題点を
解消するためのパルス再生回路であり、その特徴とする
ところは、伝送されたパルス信号及びこれと位相が１８
０゜反転した２つの信号とによりパルス信号を再生する
回路において、一方の正相ライン（ＰＯ）は、To時間の
遅延回路を挿入した後の点Ｂに終端器を接続し、他方の
逆相ライン（ＮＯ）は、点Ｂ’の後にTo時間の遅延回路
と終端器を接続し、続いて、前記２つのラインに共通に
電源を接続し、さらに前記点Ｂと点Ｂ’間には排他的論
理和をとるゲート回路を接続して形成され、前記終端抵
抗に流れる電流の和をパルス信号に係わりなく一定と
し、電源の内部インピーダンスにより電位変動を受けな
い回路である。
解消するためのパルス再生回路であり、その特徴とする
ところは、伝送されたパルス信号及びこれと位相が１８
０゜反転した２つの信号とによりパルス信号を再生する
回路において、一方の正相ライン（ＰＯ）は、To時間の
遅延回路を挿入した後の点Ｂに終端器を接続し、他方の
逆相ライン（ＮＯ）は、点Ｂ’の後にTo時間の遅延回路
と終端器を接続し、続いて、前記２つのラインに共通に
電源を接続し、さらに前記点Ｂと点Ｂ’間には排他的論
理和をとるゲート回路を接続して形成され、前記終端抵
抗に流れる電流の和をパルス信号に係わりなく一定と
し、電源の内部インピーダンスにより電位変動を受けな
い回路である。
【０００５】
【作用】本発明は図１に示す如く、伝送されたパルス信
号及びこれと位相が１８０゜反転した信号とを夫々ライ
ンＰＯとＮＯに供給する。次に、遅延回路Ｉによってさ
らにTo時間の位相差を付加し、リタイミング信号を形成
するためのＣＩ2回路に供給する。一方、前記両信号の
位相差を遅延回路ＩＩにより、再び１８０゜に戻した
後、両ラインを一体にして電源４にと接続される。従っ
て、パルス信号が受信されても、電源の内部インピーダ
ンスＺ3においては位相が１８０゜反転した２つの信号
の和として印加されるのでその影響は受けず、一定の電
位を回路へ供給することができる。
号及びこれと位相が１８０゜反転した信号とを夫々ライ
ンＰＯとＮＯに供給する。次に、遅延回路Ｉによってさ
らにTo時間の位相差を付加し、リタイミング信号を形成
するためのＣＩ2回路に供給する。一方、前記両信号の
位相差を遅延回路ＩＩにより、再び１８０゜に戻した
後、両ラインを一体にして電源４にと接続される。従っ
て、パルス信号が受信されても、電源の内部インピーダ
ンスＺ3においては位相が１８０゜反転した２つの信号
の和として印加されるのでその影響は受けず、一定の電
位を回路へ供給することができる。
【０００６】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例にすぎ
ず、本発明の技術的範囲を限定するものではない。
に説明するが、以下の開示は本発明の一実施例にすぎ
ず、本発明の技術的範囲を限定するものではない。
【０００７】
【実施例】図１は、本発明に従うパルス再生回路の構成
を示す図である。伝送されたパルス信号及びこれと位相
が１８０゜反転した２つの信号を正相ライン（ＰＯ）と
逆相ライン（ＮＯ）に供給する。この２つの信号は、一
旦、波形整形器ＩＣ1に入力される。ＩＣ1の出力端Ａ及
びＡ’において、正相ラインの端ＡにTo時間の遅延回路
Ｉが接続され、その端Ｂに抵抗等からなる終端器Ｚ2が
接続される。他方、逆相ラインは端Ｂ’の後にTo時間の
遅延回路ＩＩと終端器Ｚ1が接続され、続いて前記２つ
のラインに並列に電源４が接続される。さらに、前記端
Ｂと端Ｂ’間には排他的論理和をとるゲート回路ＣＩ2
が接続される。
を示す図である。伝送されたパルス信号及びこれと位相
が１８０゜反転した２つの信号を正相ライン（ＰＯ）と
逆相ライン（ＮＯ）に供給する。この２つの信号は、一
旦、波形整形器ＩＣ1に入力される。ＩＣ1の出力端Ａ及
びＡ’において、正相ラインの端ＡにTo時間の遅延回路
Ｉが接続され、その端Ｂに抵抗等からなる終端器Ｚ2が
接続される。他方、逆相ラインは端Ｂ’の後にTo時間の
遅延回路ＩＩと終端器Ｚ1が接続され、続いて前記２つ
のラインに並列に電源４が接続される。さらに、前記端
Ｂと端Ｂ’間には排他的論理和をとるゲート回路ＣＩ2
が接続される。
【０００８】図２は、前記２つのライン間のパルスの位
相関係を示す図である。ＩＣ1の出力端Ａ，Ａ’におい
て、波形整形された周期Ｔのパルスは１８０゜の位相差
がある（図２(イ)）。端Ｂ，Ｂ’においては正相ライン
にTo時間の遅延回路を挿入したので、端ＡよりTo遅れる
（図２(ロ)）。端Ｃ，Ｃ’においては逆相ラインにTo時
間の遅延回路を挿入したので、端Ｂ’よりTo遅れ、両ラ
インのパルスは再び１８０゜の位相差となる（図２
(ハ)）。従って、終端器Ｚ1，Ｚ2に流れる電流の位相は
常に反転しており、電源４の内部インビーダンスＺ3を
流れる電流は、パルス信号の如何に係わらず一定とな
る。即ち、本発明は、入力信号の変化、有無に係わらず
再生回路へ供電する電位変動を受けることのない安定な
動作をすることができる。
相関係を示す図である。ＩＣ1の出力端Ａ，Ａ’におい
て、波形整形された周期Ｔのパルスは１８０゜の位相差
がある（図２(イ)）。端Ｂ，Ｂ’においては正相ライン
にTo時間の遅延回路を挿入したので、端ＡよりTo遅れる
（図２(ロ)）。端Ｃ，Ｃ’においては逆相ラインにTo時
間の遅延回路を挿入したので、端Ｂ’よりTo遅れ、両ラ
インのパルスは再び１８０゜の位相差となる（図２
(ハ)）。従って、終端器Ｚ1，Ｚ2に流れる電流の位相は
常に反転しており、電源４の内部インビーダンスＺ3を
流れる電流は、パルス信号の如何に係わらず一定とな
る。即ち、本発明は、入力信号の変化、有無に係わらず
再生回路へ供電する電位変動を受けることのない安定な
動作をすることができる。
【０００９】一方、端Ｂ，Ｂ’には電源４と並列に排他
的論理和をとるゲート回路ＩＣ2が接続され、端Ｂ，
Ｂ’の信号が入力される。端Ｂ，Ｂ’では、前記図２
(ロ)で説明した如く、両パルスの間には１８０゜±Toの
位相差があるのでＣＩ2は、両パルスのうち何れか一方
のみが発生している０，１又は１，０の期間、即ち、To
の期間のみパルスを発生する。この出力パルスは、一周
期の間に２回発生するのでＰＣＭ信号の２倍の周期を基
本成分とするものである。従って、この信号を図示して
いないパルス再生回路に入力することによって、リタイ
ミングされたパルスを再生することができる。
的論理和をとるゲート回路ＩＣ2が接続され、端Ｂ，
Ｂ’の信号が入力される。端Ｂ，Ｂ’では、前記図２
(ロ)で説明した如く、両パルスの間には１８０゜±Toの
位相差があるのでＣＩ2は、両パルスのうち何れか一方
のみが発生している０，１又は１，０の期間、即ち、To
の期間のみパルスを発生する。この出力パルスは、一周
期の間に２回発生するのでＰＣＭ信号の２倍の周期を基
本成分とするものである。従って、この信号を図示して
いないパルス再生回路に入力することによって、リタイ
ミングされたパルスを再生することができる。
【００１０】
【発明の効果】以上説明した如く、本発明に係るパルス
再生回路は、伝送されたパルスに左右されない直流電圧
を供給することができ、パルス信号によるリタイミング
誤差を除去することができる。
再生回路は、伝送されたパルスに左右されない直流電圧
を供給することができ、パルス信号によるリタイミング
誤差を除去することができる。
【図１】本発明に従うパルス再生回路の実施例を示す図
である。
である。
【図２】本発明に従うパルス再生回路の位相関係を示す
図である。
図である。
１：波形整形器 ２：排他的論理和をとるゲート回路 ３，３’：遅延回路 ４：電源
Claims (1)
- 【請求項１】 伝送されたパルス信号及びこれと位相が
１８０゜反転した２つの信号とによりパルス信号を再生
する回路において、一方の正相ラインは、To時間の遅延
回路を挿入した後の点Ｂに終端器を接続し、他方の逆相
ラインは、点Ｂ’の後にTo時間の遅延回路と終端器を接
続し、続いて、前記２つのラインに共通に電源を接続
し、さらに前記点Ｂと点Ｂ’間には排他的論理和をとる
ゲート回路を接続して形成され、前記終端抵抗に流れる
電流の和をパルス信号に係わりなく一定とし、電源の内
部インピーダンスにより電位変動を受けないことを特徴
とするパルス再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333025A JP3042113B2 (ja) | 1991-12-17 | 1991-12-17 | パルス再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333025A JP3042113B2 (ja) | 1991-12-17 | 1991-12-17 | パルス再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167626A JPH05167626A (ja) | 1993-07-02 |
| JP3042113B2 true JP3042113B2 (ja) | 2000-05-15 |
Family
ID=18261436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3333025A Expired - Fee Related JP3042113B2 (ja) | 1991-12-17 | 1991-12-17 | パルス再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042113B2 (ja) |
-
1991
- 1991-12-17 JP JP3333025A patent/JP3042113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167626A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1434347B1 (en) | Low voltage differential signaling (LVDS) driver with pre-emphasis | |
| US7072415B2 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| US7787526B2 (en) | Circuits and methods for a multi-differential embedded-clock channel | |
| EP1911232B1 (en) | Pre- and De-emphasis circuit. | |
| EP0610203A1 (en) | Differential driver/receiver circuit | |
| GB2403083A (en) | A voltage-mode differential line driver with current-mode pre-emphasis | |
| WO2007033305A2 (en) | Serializer and deserializer | |
| JP2002368600A (ja) | プリエンファシス回路 | |
| JPH04219605A (ja) | 高速磁気記録装置のタイミング補正回路及び補正方法 | |
| US6044489A (en) | Data signal baseline error detector | |
| EP1332593B1 (en) | Pre-emphasis scheme | |
| US6140857A (en) | Method and apparatus for reducing baseline wander | |
| JPS59114947A (ja) | Ｃｍｉ−デコ−ダ | |
| JP3042113B2 (ja) | パルス再生回路 | |
| US7155006B2 (en) | Method and apparatus for outbound wave subtraction using a variable offset amplifier | |
| JP3512715B2 (ja) | バス終端調整装置及びバス終端調整方法 | |
| JP3237829B2 (ja) | クロック識別再生回路 | |
| JP4030207B2 (ja) | ドライバ回路、レシーバ回路、信号伝送システムおよび信号伝送方法 | |
| JP3643421B2 (ja) | 出力回路 | |
| JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
| JP3441040B2 (ja) | １ビット信号のエラー検知方法および補完方法ならびに装置 | |
| JPH0328862B2 (ja) | ||
| JPH0519348B2 (ja) | ||
| JPS6056343B2 (ja) | 廻り込み補償回路を付加したインピ−ダンス整合形二線伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |