JP3040893B2

JP3040893B2 - 音再生装置のための適応形雑音減少回路

Info

Publication number: JP3040893B2
Application number: JP5040303A
Authority: JP
Inventors: エンゲブレットソンエイ．メイナード; ピー．オコーネルマイクル
Original assignee: ケイ／エスヒムプ
Priority date: 1992-02-27
Filing date: 1993-03-01
Publication date: 2000-05-15
Anticipated expiration: 2015-05-15
Also published as: CA2090297C; DK0558312T3; KR930019059A; CA2090297A1; DE69325529T2; KR100253539B1; EP0558312A1; US5412735A; AU3304693A; MY131305A; DE69325529D1; AU658476B2; EP0558312B1; JPH077786A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音再生装置のための雑
音減少回路に関し、特に補聴器のための適応形雑音減少
回路に関する。

【０００２】

【従来の技術】補聴器使用者の通常の不満は、騒々しい
環境内では言葉を理解しえないことである。従来におい
ては、補聴器使用者が騒々しい環境内で聞くための方策
は、音量制御による全体的利得の調節、周波数応答の調
節、または補聴器の単なる取外し、に限られていた。さ
らに最近の補聴器は、例えば、雑音に応答しての低周波
利得の修正に基づく、雑音減少技術を用いている。しか
し、通常は、これらの方策および技術は、可聴領域の音
から雑音成分を所望されるように完全には除去しえな
い。

【０００３】雑音を効果的に減少させるほかに、実際の
耳用補聴器の設計は、現在の商業補聴器の設計上課せら
れる、電力、寸法、およびマイクロホン設置に関する制
約に適応しなくてはならない。強力なディジタル信号処
理技術は利用可能ではあるが、それはかなりのスペース
と電力とを必要とするので、ほとんど補聴器に用いるの
には適さない。従って、ほどほどの計算上のリソースを
必要とし、単一のマイクロホン入力のみを使用し、さま
ざまな雑音入力に対する広い領域の応答を有し、特定の
使用者の選択に従って雑音減少を個別的に行ないうる、
雑音減少回路が必要とされている。

【０００４】

【発明が解決しようとする課題】本発明の主な目的をい
くつかあげると、入力信号内の雑音成分を評価してこれ
を減少させる雑音減少回路の提供、補聴器内に使用する
ため寸法が小さく、かつ必要とする電力が小さい、その
ような回路の提供、使用者の選択に従って調節可能な周
波数応答を有するそのような回路の提供、使用者の選択
に従って調節可能な利得を有するそのような回路の提
供、存在する雑音環境に応じて調節可能な利得を有する
そのような回路の提供、および雑音を減少せしめられた
出力信号を発生するそのような回路の提供、である。

【０００５】

【課題を解決するための手段】一般に、本発明は１形式
において、雑音成分を含む音に応答して入力信号を発生
するマイクロホンを有する音再生装置のための雑音減少
回路を提供する。この回路は、前記入力信号に応答して
雑音評価信号を発生する可変フィルタを有し、さらに前
記入力信号と該雑音評価信号とに応答して合成信号を発
生する第１合成手段を有する、適応フィルタを含む。前
記可変フィルタのパラメータは、前記合成信号に応答し
て変動し、それによってその動作特性を変化せしめる。
この回路はさらに、前記雑音評価信号に応答して修正雑
音評価信号を発生する第２フィルタを含み、さらに前記
入力信号を遅延させて遅延信号を発生する手段をも含
む。この回路はさらに前記遅延信号と前記修正雑音評価
信号とに応答して雑音減少出力信号を発生する第２合成
手段をも含む。前記可変フィルタは、所定の時間間隔内
に前記入力信号を継続的にサンプリングして前記雑音評
価信号を発生する手段を含みうる。前記回路は、ディジ
タル入力信号に使用可能であり、整数のサンプル数Ｎだ
け入力信号を遅延させて前記遅延信号を発生する遅延手
段を含み、かつ２Ｎ＋１サンプルのタップ長を有する対
称ＦＩＲフィルタから構成される第２フィルタを含みう
る。この回路はさらに、前記修正雑音評価信号の振幅を
調節する手段をも含みうる。

【０００６】本発明のもう１つの形式は、雑音を含む音
に応答して入力信号を発生するマイクロホンと、該入力
信号に応答して雑音評価信号を発生する可変フィルタ
と、を有する音再生装置である。この装置は、前記入力
信号と該雑音評価信号とに応答して合成信号を発生する
第１合成手段を有する。前記可変フィルタのパラメータ
は、該合成信号に応答して変動し、それによってその動
作特性を変化せしめる。この装置はさらに、前記雑音評
価信号に応答して修正雑音評価信号を発生する第２フィ
ルタを含み、さらに前記入力信号を遅延させて遅延信号
を発生する手段をも含む。この装置はさらに、該遅延信
号と前記修正雑音評価信号とに応答して雑音減少出力信
号を発生する第２合成手段を含み、また該雑音減少出力
信号の関数として、減少せしめられた雑音成分のレベル
を有する音を発生するトランスジューサをも含む。前記
可変フィルタは、所定の時間間隔内に前記入力信号を継
続的にサンプリングして前記雑音評価信号を発生する手
段を含みうる。前記装置は、ディジタル入力信号に使用
可能であり、整数のサンプル数Ｎだけ前記入力信号を遅
延させて前記遅延信号を発生する遅延手段を含み、かつ
２Ｎ＋１サンプルのタップ長を有する対称ＦＩＲフィル
タから構成される第２フィルタを含みうる。この装置は
さらに、前記修正雑音評価信号の振幅を調節する手段を
も含みうる。

【０００７】本発明のもう１つの形式は、可聴周波数領
域内の入力信号内に存在する雑音成分を減少させる方法
であり、この方法は、該入力信号を可変フィルタによっ
てフィルタして雑音評価信号を発生せしめるステップ
と、前記入力信号と該雑音評価信号とを合成して合成信
号を発生せしめるステップと、を含む。この方法はさら
に、該合成信号に応答して前記可変フィルタのパラメー
タを変動せしめるステップと、所定のパラメータに従っ
て前記雑音評価信号をフィルタすることにより修正雑音
評価信号を発生せしめるステップと、を含む。この方法
はさらに、前記入力信号を遅延させて遅延信号を発生せ
しめるステップと、該遅延信号と前記修正雑音評価信号
とを合成して雑音減少出力信号を発生せしめるステップ
と、を含む。この方法は、前記入力信号を継続的にサン
プリングし、所定の時間間隔内に前記可変フィルタのパ
ラメータを変動せしめるステップから構成される、フィ
ルタパラメータ変動ステップを含みうる。この方法は、
ディジタル入力信号に使用可能であり、整数のサンプル
数Ｎだけ前記入力信号を遅延させて前記遅延信号を発生
せしめるステップから構成される遅延ステップを含み、
かつ２Ｎ＋１サンプルのタップ長を有する対称ＦＩＲフ
ィルタにより前記雑音評価信号をフィルタするステップ
から構成される雑音評価信号フィルタリングステップを
含みうる。この方法はさらに、前記修正雑音評価信号の
振幅を選択的に調節するステップを含みうる。他の諸目
的および諸特徴は、以下において一部が明らかにされ、
また一部が指摘される。

【０００８】

【実施例】図１には、補聴器内において実用される本発
明の雑音減少回路が、全体的に参照番号１０によって示
されている。回路１０は入力１２を有するが、この入力
は、マイクロホン、信号プロセッサ、など、任意の通常
の入力信号源でありうる。入力１２はまた、線１４上へ
送られる信号をディジタル信号にするための、アナログ
入力に対するアナログディジタル変換器（図示されてい
ない）を含む。線１４上の入力信号は、入力信号を整数
のサンプル数Ｎだけ遅延させるＮサンプル遅延回路１６
と、破線１８内の適応フィルタと、遅延回路２０と、信
号レベル調節器３６と、により受取られる。

【０００９】適応フィルタ１８は、信号合成器２２と、
可変フィルタ２４とを含む。遅延回路２０は、線１４か
ら入力信号を受け、線２６上へ、所定サンプル数だけ遅
延している以外は入力信号と同様の信号を出力する。実
際には、遅延回路２０によって導入される遅延の長さ
は、使用者の選択に従って、または予想される雑音環境
を見越してセットされうることがわかった。線２６上の
遅延信号は、可変フィルタ２４によって受けられる。可
変フィルタ２４は、遅延せしめられた入力信号内のそれ
ぞれのデータビットを継続的にサンプリングして、線２
８上へ、線１４上の入力信号内に存在する雑音成分の評
価である雑音評価信号を発生する。あるいは、回路１０
の信号処理要求を減少させることが所望される場合に
は、可変フィルタ２４は、遅延入力信号内のある百分率
のサンプルのみをサンプリングするようにもセットされ
うる。信号合成器２２は、線１４から入力信号を受け、
また線２８から雑音評価信号を受ける。信号合成器２２
は、これらの２信号を合成して、線３０によって搬送さ
れる誤差信号を発生する。信号合成器２２は、好ましく
は２信号間の差を取る。

【００１０】可変フィルタ２４は、線３０上の誤差信号
を受ける。可変フィルタ２４は、誤差信号に応答して、
あるアルゴリズムによりフィルタパラメータを変動せし
める。もし誤差と遅延サンプルとの積が正ならば、遅延
サンプルに対応するフィルタパラメータは増加せしめら
れる。もしこの積が負ならば、フィルタパラメータは減
少せしめられる。これは、それぞれのパラメータに対し
て行なわれる。可変フィルタ２４は好ましくは、誤差信
号に応答してのフィルタパラメータの調節のために、Ｌ
ＭＳフィルタアルゴリズムのバージョンを用いる。ＬＭ
Ｓフィルタアルゴリズムは、本技術分野に習熟した者が
通常理解しているものであって、Ｐｒｏｃｅｅｄｉｎｇ
ｓｏｆｔｈｅＩＥＥＥ、６３（１２）、１６９２
−１７１６（１９７５）に所載のＷｉｄｕｏｗ，Ｇｌｏ
ｖｅｒ，ＭｃＣｏｏｌ，Ｋａｕｎｉｔｚ，Ｗｉｌｌｉａ
ｍｓ，Ｈｅａｒｎ，Ｚｉｅｄｌｅｒ，Ｄｏｎｇ，および
Goodlin 著「ＡｄａｐｔｉｖｅＮｏｉｓｅＣａｎｃ
ｅｌｌｉｎｇ：ＰｒｉｎｃｉｐｌｅｓａｎｄＡｐｐ
ｌｉｃａｔｉｏｎｓ」に詳述されており、これはここで
参照されて、その内容が本願に取込まれる。本技術分野
に習熟している者ならば認識しうるように、本発明の範
囲内において他の適応フィルタおよびアルゴリズムを用
いることもできる。本発明は、好ましくはＬＭＳアルゴ
リズムの２進バージョンを用いる。この２進バージョン
は、フィルタパラメータを更新するのに誤差信号の値の
代わりに誤差信号の符号を用いている点を除外すれば、
伝統的なＬＭＳアルゴリズムと同様のものである。動作
において、可変フィルタ２４は、好ましくは数秒程度の
適応時定数を有する。この時定数は、可変フィルタ２４
の出力を、線１４上の入力信号内に存在する持続的な、
すなわち定常的な雑音成分の評価とするために用いられ
る。この時定数は、装置が、１時定数の期間内に多数回
変化する入来過渡信号および音声エネルギーを適応させ
て相殺しないようにする。この時定数は、パラメータの
更新速度およびパラメータの更新値によって決定され
る。

【００１１】フィルタ３２は、可変フィルタ２４からの
雑音評価信号を受け、修正雑音評価信号を発生する。フ
ィルタ３２は、使用者の聴力障害の関数として、または
予想される雑音環境の関数としてセットされうる、あら
かじめ選択されたフィルタパラメータを有する。フィル
タ３２は、回路１０が雑音減少動作を行なう周波数範囲
を選択するために使用される。例えば、もし上方へ広が
るマスキングによって損われている聴力に対して低周波
が障害を与えているものとすれば、フィルタ３２は、雑
音評価信号の低周波成分のみを通過せしめる。これによ
り、回路１０は、信号合成器４２によって低周波の雑音
成分を除去しうるようになる。同様にして、もし使用者
が高周波による障害を受けていれば、フィルタ３２は、
雑音評価信号の高周波成分のみを通過せしめ、これは、
信号合成器４２によってその出力を減少せしめる。実際
には、絶対的規則はわずかしか存在しないこと、および
フィルタ３２におけるパラメータの最終的セッティング
は使用者の選択に基づいて決定されるべきであること、
がわかった。

【００１２】回路１０が補聴器内に使用される時は、フ
ィルタ３２のパラメータは、その補聴器の調整作業中
に、使用者の選択に従って決定される。補聴器は、好ま
しくは、調整作業中にフィルタ３２のパラメータをセッ
トするための、米国特許第４，５４８，０８２号の図２
に示されているような、コネクタおよびデータリンクを
含む。調整作業は、好ましくは米国特許第４，５４８，
０８２号に詳述されているようにして行なわれる。この
特許は、ここで参照されてその開示が本願に取込まれ
る。

【００１３】フィルタ３２は、線３４上へ修正雑音評価
信号を出力し、これは信号レベル調節器３６によって受
けられる。信号レベル調節器３６は、修正雑音評価信号
の振幅を調節して、振幅調節済み信号を線３８上へ発生
する。もし調節器３６が手動操作される場合は、使用者
は、回路１０の必要度が低い静かな時には、修正雑音評
価信号の振幅を減少させることができる。同様にして、
騒々しい時には、使用者は、全修正雑音評価信号を通過
せしめうる。信号レベル調節器３６の自動制御を行なう
こともまた、本発明の範囲内にある。これは、信号レベ
ル調節器３６が、線１４を経て入力１２から受ける信号
の最小スレショルドレベルを感知するようにして行なわ
れる。最小スレショルドレベルが大きい時は、それは、
修正雑音評価信号の全出力を示唆する騒々しい環境を示
す。最小スレショルドレベルが小さい時は、それは、修
正雑音評価信号が減少せしめられるべきことを示唆する
静かな環境を示す。中間的な状態においては、信号レベ
ル調節器３６に対し、中間的調節がセットされる。

【００１４】Ｎサンプル遅延回路１６は、入力１２から
入力信号を受け、線４０上へＮサンプルだけ遅延した信
号を出力する。信号合成器４２は、線４０上の遅延信号
を、線３８上の振幅調節済み信号と合成して、雑音減少
出力信号を線４３を経て出力４４に発生する。信号合成
器４２は、好ましくは２信号間の差を取る。信号合成器
４２のこの動作は、Ｎサンプル遅延信号と、線３８上の
フィルタされた信号との双方内に存在する信号成分を相
殺する。Ｎサンプル遅延回路１６におけるＮの数値は、
Ｎサンプルの遅延を有する対称ＦＩＲフィルタであるフ
ィルタ３２のタップ長によって決定される。与えられた
タップ長Ｌに対して、Ｌ＝２Ｎ＋１となる。この方程式
を用いれば、Ｎサンプル遅延回路１６の出力と、フィル
タ３２の出力との間に、適正なタイミングが保証され
る。

【００１５】補聴器内に用いられる時、雑音減少回路１
０は、通常見受けられるフィルタ、増幅器、および信号
プロセッサと直列に接続されうる。図２は、図１の回路
１０を、補聴器１００内の第１信号処理段として用いる
ためのブロック図を示している。これらの図において
は、適切である場合には共通の参照番号が用いられてい
る。図２には、補聴器１００に対して外部的な音に応答
して通常の手段により入力信号を発生するために配置さ
れたマイクロホン５０が示されている。アナログディジ
タル変換器５２は、入力信号を受けてそれをディジタル
信号に変換する。雑音減少回路１０は、このディジタル
信号を受け、その中の雑音成分を、図１および関連する
本文中に詳述されているようにして減少せしめる。信号
プロセッサ５４は、回路１０から雑音減少出力信号を受
ける。信号プロセッサ５４は、補聴器内においてディジ
タル信号を処理しうる、任意の１つまたはそれ以上の通
常入手しうる信号処理回路でありうる。例えば、信号プ
ロセッサ５４は、米国特許第４，５４８，０８２号に開
示されているフィルタ−リミット−フィルタ構造を含み
うる。信号プロセッサ５４はまた、補聴器内に使用しう
る他の通常見受けられる増幅器またはフィルタ段の任意
の組合せをも含みうる。ディジタル信号が信号処理の最
終段を通過した後、ディジタルアナログ変換器５６はこ
の信号を、音を雑音減少信号の関数として発生せしめる
際にトランスジューサー５８によって用いられるアナロ
グ信号に変換する。

【００１６】伝統的な補聴器に用いられるほかに、本発
明は、信号から定常的な雑音成分を除去しなくてはなら
ない他の応用にも用いられうる。例えば、工場内の作業
環境は、ファンまたはモータの騒音のようなバックグラ
ウンド雑音を含む。図３は、ファンまたはモータの騒音
を減少させるために作業者の耳の上に、または作業者の
ヘルメット内に、着用されるべきヘッドセット１１０内
に設置される図１の回路１０を示す。ヘッドセット１１
０は、作業場内の音を検出するためのマイクロホン５０
を含む。マイクロホン５０は、導線（図示されていな
い）により回路１１２に接続されている。回路１１２
は、図２のアナログディジタル変換器５２、雑音減少回
路１０、およびディジタルアナログ変換器５６を含む。
回路１１２はそれによって、マイクロホン５０が発生し
た信号内に存在する雑音成分を減少せしめる。本技術分
野に習熟した者ならば、回路１１２がさらに、図２の信
号プロセッサ５４内で行なわれるような他の信号処理を
も含みうることを認識できるはずである。ヘッドセット
１１０はさらに、回路１１２が発生した雑音減少信号の
関数として音を発生するためのトランスジューサー５８
を含む。

【００１７】図４は、本発明の実施例を具体化したハー
ドウェア１２０を示し、特にそれは、図２のブロック図
の具体化を示しているが、信号プロセッサ５４の省略に
より利得１の機能へ簡単化されている。ハードウェア１
２０は、ＴＭＳ３２０４０の１４ビットアナログディジ
タルおよびディジタルアナログ変換器１２６と、ＴＭＳ
３２０１０のディジタル信号プロセッサ１２８と、ＥＰ
ＲＯＭおよびＲＡＭメモリ１３０と、から構成され、１
２．５kHz のサンプリング速度でリアルタイムで動作す
るディジタル信号処理ボード１２２を含む。成分１２６
は図２の変換器５２および５６の機能を兼ね備えてお
り、一方１２８はＥＰＲＯＭプログラムメモリ１３０内
のプログラムを実行して雑音減少回路１０の雑音減少機
能を実現するディジタル信号プロセッサである。ハード
ウェア１２０は、音響信号を入力および出力するための
イアモジュール１２３を含む。イアモジュール１２３
は、好ましくは、典型的な耳の後部用の補聴器ケース内
に収容された、ＫｎｏｗｌｅｓＥＫ３０２４のマイク
ロホンおよびプリアンプ１２４と、ＫｎｏｗｌｅｓＥＤ
１９３２の受話器１３４と、を含む。このようにし
て、マイクロホンおよびプリアンプ１２４と受話器１３
４とは、図２のマイクロホン５０とトランスジューサー
５８との機能を与える。

【００１８】回路１３０は、後述の付録Ａに記載され、
ここで参照されてその内容が取込まれるコンピュータプ
ログラム「ＮＲＤＥＦ．３２０」により、図１の雑音減
少回路１０を実現するためのＥＰＲＯＭプログラムメモ
リを含む。ＮＲＤＥＦ．３２０プログラムは、好ましく
は、入力信号の処理において線形演算および線形適応係
数量子化を用いる。処理の制御は、プログラム内に備え
られている直列ポート通信ルーチンを用いて行なわれ
る。

【００１９】動作に際しては、ＮＲＥＦ．３２０プログ
ラムが、図１の雑音減少回路１０をソフトウェア内に実
現する。図１のブロックを、そのブロックを実現するＮ
ＲＤＥＦ．３２０プログラム内の対応するソフトウェア
ルーチンと相関させるために、図１内に用いられている
参照符号は、以下の図４の説明においても繰返して用い
られる。従って、ＮＲＤＥＦ．３２０プログラムは、６
タップ可変フィルタ２４を、この可変フィルタの径路内
の単一遅延回路２０と共に実現する。可変フィルタ２４
は、入力信号からこの可変フィルタの出力を減算するこ
とにより発生せしめられた誤差信号によって駆動され
る。この誤差信号と、対応するデータ値との符号に基づ
いて、更新されるべき可変フィルタ２４の係数は、単一
の最下位ビットだけ増加または減少せしめられる。誤差
信号は、可変フィルタ２４の係数の更新のためにのみ用
いられ、他の処理においては用いられない。可変フィル
タ２４からの雑音評価出力は、１１タップ線形位相フィ
ルタ３２によって低域フィルタされる。この低域フィル
タされた雑音評価信号は、次に乗算器（デフォルト＝
１）によってスケーリングされ、５サンプル遅延せしめ
られた入力信号から減算されて、雑音減少出力信号を発
生する。

【００２０】図５は、伝統的なアナログ補聴器への本発
明の適用を示す。図５は、アナログディジタル変換器５
２と、音響雑音減少回路１０と、ディジタルアナログ変
換器５６と、を含むが、これらは全て上述されている。
回路１０と、変換器５２および５６とは、好ましくは、
補聴器内においてマイクロホン５０と増幅器５７との間
に接続されるように、通常の手段によって集積回路チッ
プセット内に取付けられる。

【００２１】以上を考慮すると、本発明のいくつかの目
的は達成され、他の有利な結果も得られていることがわ
かる。上述の構成に対しては、本発明の範囲から逸脱す
ることなく、さまざまな変更を行なうことができるの
で、以上の説明に含まれる、または添付図面に示されて
いる全ての事項は、例示的なものであって、限定的な意
味のものではない。

【００２２】付録Ａ > * プログラム ′nrdf. 320' * Michael P. O'Connell * 著作権１９８８年 * Central Institute for the Deaf * 818 S. Euclid * Saint Louis, Missouri 63110 * * * このプログラムは、５０タップ適応フィルタプログラム'nr に基づく。この * プログラムにおいては、雑音評価は、Ｘタップ線形位相低域フィルタによって * 低域フィルタされ、スケーリングされ、適切に遅延せしめられた入力信号を相 * 殺するために使用される。適応フィルタの更新に用いられる誤差項は、同じま * ま存続する。係数の更新は、 * w(k,n+1)=w(k,n)*[1-leak]+delta * となる漏れ係数形式を用いる。ただし、ここでleakおよびdelta およびプログ * ラム可能である。 * このプログラムはまた、直列通信ポートを経てのプログラムパラメータの調 * 節を可能ならしめる、直列ポート通信プロトコルを含む。 * * 入力からの直流オフセットは、オフセットを入力から減算してゼロ平均入力 * 流を発生せしめる適応ゼロ化を用いて除去される。５０タップ適応フィルタは * 、符号更新法を用いる。 * * このプログラムは、符号ビット更新法を用いる５０タップ（またはそれより * 少ない）適応フィルタを実現する。このプログラムは、Ａ／ＤおよびＤ／Ａの * 双方として働くＡＩＣを有する３２０１０ＤＳＰボードを使用するように設 * 計されている。 * * 実現される適応構造は、次の通りである。 ************************************************************************ * このプログラムに対するデフォルト条件(defalt conditions) は次の通りであ * る。 * −６タップ適応フィルタ(6 tap adaptive filter) * −漏れのない係数(non-leaking coefficients) * −適応係数の１ＬＳＢの更新(1 LSB update of adaptive coefficients) * −１である感度項（３２７６８が１となる場合は３２７６７）(unity sensiti * vity term(32767 where 32768 is unity)) ************************************************************************ *データ領域（DATA AREAS) *ページ（page 0） *０−５０入力サンプル（input samples ） *５１−１００適応フィルタ係数（adaptine filter coefficients） *ページ１（page 1） *０−１１雑音評価係数（noise estimate samples） ************************************************************************

【００２３】 * ページ０のデータ位置（page 0 data locations ） d0 equ 0 入力データx(n) (input data x(n)) d5 equ 5 入力データx(n-5) (input data x(n-5)) d49 equ 49 入力データx(n-49) (input data x(n-49)) d50 equ 50 入力データx(n-50) (input data x(n-50)) * w0 equ 51 適応FIR 係数w(0) (adaptive FIR coefficient w(0)) w49 equ 100 適応FIR 係数w(49) (adaptive FIR coefficient w(49)) * y equ 101 適応フィルタ出力（評価） (adaptive filter output (estimate)) err equ 102 評価誤差[err=x(n)-y(n)] (estimate error [err=x(n)-y(n)]) * temp equ 103 一時的作業位置 (temporary working location) delta equ 104 係数更新絶対値／２ (coefficient update magnitude/2) * lpest equ 105 低域フイルタされた雑音評価 (low pass filtered noise estimate) sens equ 106 雑音減少感度項 (noise reduction sensitivity term) * dcoff equ 107 適応直流オフセットゼロ化項 (adaptive dc offset nulling term) * taps equ 108 適応フィルタタップ数−１ (number of adaptive filter taps-1) * leak equ 109 漏れ係数乗数 (leaky coefficient multiplier)

【００２４】 * * 直列通信位置(serial communicationlocations) * serin equ 118 uartからの直列入力データ (serial input data from uart) serout equ 119 uartへの直列出力データ (serial output data to uart) value equ 120 有効な入力の１６進値 (hex value of valid input) cadd equ 121 直列ポート通信からのアドレス (address from serial port communication) cdata equ 122 直列ポート通信からのデータ (data from serial port communication) word equ 123 ワードの構築に用いられる作業位置 (working location used in building a wor) * one equ 124 １を含有するデータメモリアドレス (data memory address containing 1) mask equ 125 14上位ビットマスクのデータメモリアドレス (data memory address of 14 high order bit mask) din equ 126 a/d 入力サンプル (a/d input sample) dout equ 127 d/a 出力サンプル (d/a output sample) * ページ１のデータ位置（page 1 data locations) y0 equ 0 現在の雑音評価y(n) (current noise estimate y(n)) y10 equ 10 雑音評価y(n-10) (noise estimate y(n-10)) * * * AORG 0 b start ハードリセットベクトル (Start hard reset vector) * * * AIC 割込みルーチン（AIC interrupt routine) * sint in din,0 a/d 入力サンプルを読取る (read a/d input sample) out dout,0 d/a サンプルを出力する (output d/a sample) pop 復帰アドレスをアキュムレータ内にロードする (load return address into accumulator) add one,1 復帰アドレスにオフセットを加算する (add offset to return address) push 新しい復帰アドレスを記憶する (store new return address) eint 割込みを可能にしintfをクリアする (enable interrupts and clear intf) ret 割込み呼出しから復帰する (return from interrupt call) * * bmask data >fffc 出力ビットマスク (output bit mask) fsrta data >0c18 12.25kHzのサンプリングに対するra/ta データ (ra/ta data for 12.25 kHz sampling) fsrtb data >448a 12.25kHzのサンプリングに対するrb/tb データ (rb/tb data for 12.25 kHz sampling) ksens data 32767 デフォルト雑音減少感度 (default noise reduction sensitivity)

【００２５】 * * * プログラムの初期化（program initialization) * start dint AIC からの割込みを不能にする (disable interrupts from AIC) ldpk 0 ページ０へのデータページポインタをロードする (load data page pointer to page 0) sovm オーバフロークリッピングモードをセットする (set overflow clipping mode) lack ksens デフォルト雑音減少感度をセットする (default noise reduction sensitivity) tblr sens 雑音減少感度を読取る (read noise reduction sensitivity) lack 2 係数delta の値をロードする (load coefficient delta value) sacl delta 係数delta の値を記憶する (store coefficient delta value) lack 5 タップ数−１をロードする (load number of taps -1) sacl taps 所望のタップ数−１を記憶する (store the desired number of taps -1) lack >0 デフォルト係数leak項[1-leak/2-16] をセットする (default coefficient leak term [1-leak/2＾16]) sacl leak デフォルトleak項を記憶する (store default leak term) *係数およびデータ領域をクリアする *（cldat から開始して、モデルパラメータをリセットすることなくフィルタタ *ップをクリアする） *(clear coefficients and data areas *(start at cldat to clear filter taps without resetting model parameters *)) cldat larp 0 補助レジスタ０を用いる (use aux reg. 0) lark 0,100 ワードカウンタを１００にセットする (set word counter to 100) zac アキュムレータをクリアする (clear accumulator) cld sacl * 下位の１００データ位置をクリアする (clear lower 100 data locations) banz cld 全位置がクリアされるまでブランチする (branch until all locations clear) * lark 0,50 AR0 を５０に初期化する (initialize AR0 to 50) lark 1,0 AR1 を０に初期化する (initialize AR1 to 0)

【００２６】 * * パラメータをリセットするためのスタートポイント * （これはdelta, 符号，またはタップ数をセットしない） * （フィルタタップをクリアしない） * start point for resetting parameters * (this does not set delta, sens, or the number of taps) * (does not clear filter taps) startl dint AIC からの割込みを不能にする (disable interrupts from AIC) ldpk 0 ページ０へのデータページポイントをロードする (load data page pointer to page 0) sovm オーバフロークリッピングモードをセットする (set overflow clipping mode) lack bmask ビットマスクを出力する (output bit mask) tblr mask ビットマスクを読取る (read bit mask) lack 1 １をアキュムレータにロードする (load one (1) in accumulator) sacl one １つの中に１の値を記憶する (store value of 1 in one) * このコードは、サンプリング速度および * AIC の構成をセットするのに用いられる。 * (This code is used to set the sampling rate and AIC configuratic) zac アキュムレータをクリアする (clear accumulator) sacl dout AIC への出力データをゼロにする (zero output data to AIC) out dout,0 AIC の直列レジスタをクリアする (clear AIC serial register) out dout,7 AIC をリセットする (reset AIC) out dout,7 AIC をリセットする (reset AIC) out dout,0 AIC の直列レジスタをクリアする (clear AIC serial register) eint 割込みを可能にする (enable interrupts) * hl b hl 第１割込みを無視する (ignore first interrupt) * lack 3 ２次通信を開始するためのデータ (data to initiate secondary communication) sacl dout データを割込み領域内に記憶する (store data in interrupt region) c0 b c0 割込みを待機する (wait for interrupt) lack fsrta ta/ra をセッティング (ta/ra settings) tblr dout ta/ra セッティングを読取る (read ta/ra settings) c1 b c1 割込みを待機する (wait for interrupt) lack 3 ２次通信を開始するためのデータ (data to initiate secondary communication) sacl dout データを割込み領域内に記憶する (store data in interrupt region) c2 b c2 割込みを待機する (wait for interrupt) lack fsrtb tb/rb をセッティング (tb/rb settings) tblr dout tb/rb セッティングを読取る (read tb/rb settings) c3 b c3 割込みを待機する (wait for interrupt) lack 3 ２次通信を開始するためのデータ (data to initiate secondary communication) sacl dout データを割込み領域内に記憶する (store data in interrupt region) c4 b c4 割込みを待機する (wait for interrupt) lack >63 aa/3V FS/int 入力がない場合のAIC データ (AIC data for no aa/3V FS/in+input) sacl dout AIC セッティングを記憶する (store AIC settings) c5 b c5 割込みを待機する (wait for interrupt) zac アキュムレータをクリアする (clear accumulator) sacl dout ０の出力サンプルを記憶する (store output sample of 0) c6 b c6 割込みを待機する (wait for interrupt)

【００２７】 * これは、主プログラムのサンプリングループが実行される領域である。 * (This is the region in which the main program sampling loop is execute * d.) * 入力の直流オフセットをゼロ化する * (null the input do offset) loop lac din,12 新しい入力サンプルをロードする (load new input sample) sub dcoff,3 直流オフセットを減算する (subtract dc offset) sacn din,4 直流項がゼロ化された入力を記憶する (store input with dc term nulled) bgn incoff もしオフセット入力信号が正ならばブランチする (branch if offset input signal positive) * lac dcoff 適応直流オフセット項をロードする (load adaptive dc offset term) sub one オフセット項を減少せしめる (reduce offset term) sacl dcoff 新しいオフセットを記憶する (store new offset) b filter 適応フィルタコードへブランチする (barch to adaptive filter code) * incoff lac dcoff 適応直流オフセット項をロードする (load adaptive dc offset term) add one オフセット項を増加させる (increase offset term) sacl dcoff 新しいオフセットを記憶する (store new offset)

【００２８】 * 適応フィルタの出力を計算する * (calculate the adaptive filter output) filter zac アキュムレータをクリアする (clear accumulator) lt d49 x(n-49) をＴレジスタ内にロードする (load x(n-49) into T register) mpy w49 Ｐレジスタ＝x(n-49)*w(49) (P reg. = x(n-49)*w(49)) ltd 48 x(n-48) をＴレジスタにロードし、Ｚ**−１をアキュムレートする (load x(n-48) in T reg.,accumulate, Z**-1) mpy 99 Ｐレジスタ＝x(n-48)*w(48) (P reg. =x(n-48)*w(48)) ltd 47 mpy 98 ltd 46 mpy 97 ltd 45 mpy 96 ltd 44 mpy 95 ltd 43 mpy 94 ltd 42 mpy 93 ltd 41 mpy 92 ltd 40 mpy 91 ltd 39 mpy 90 ltd 38 mpy 89 ltd 37 mpy 88 ltd 36 mpy 87 ltd 35 mpy 86 ltd 34 mpy 85 ltd 33 mpy 84 ltd 32 mpy 83 ltd 31 mpy 82

【００２９】 ltd 30 mpy 81 ltd 29 mpy 80 ltd 28 mpy 79 ltd 27 mpy 78 ltd 26 mpy 77 ltd 25 mpy 76 ltd 24 mpy 75 ltd 23 mpy 74 ltd 22 mpy 73 ltd 21 mpy 72 ltd 20 mpy 71 ltd 19 mpy 70 ltd 18 mpy 69 ltd 17 mpy 68 ltd 16 mpy 67 ltd 15 mpy 66 ltd 14 mpy 65 ltd 13 mpy 64 ltd 12 mpy 63 ltd 11 mpy 62 ltd 10 mpy 61 ltd 9 mpy 60 ltd 8 mpy 59 ltd 7 mpy 58 ltd 6 mpy 57 ltd 5 mpy 56 ltd 4 mpy 55 ltd 3 mpy 54 ltd 2 mpy 53 ltd 1 mpy 52 ltd d0 x(n)をt レジスタにロードし、Z**-1 をアキュムレートする (load t reg. x(n), accumulate, Z**-1) mpy w0 P レジスタ＝x(n)*w(n) (P reg. = x(n)*w(n)) apac 最終積をアキュムレートする (accumulate final product) sach y,1 評価y(n)を記憶する (store estimate y(n)) add y,15 6 dBの利得をえるため結果を加算する (add result for gain of 6 dB) add one,14 結果を丸める (round result) sach y,1 評価＋6dB を記憶する（フィルタにおけるオーバフローを阻止する） (store estimate + 6dB (prevent overflow in filt)

【００３０】 * 評価誤差を計算する（１の遅延を仮定する） * (calculate estimate error(assume delay of one)) lac din 電流入力x(n+1)をロードする (load current input x(n+1)) sacl d0 新しい入力サンプルをアレイ内に記憶する (store new input sample in array) sub y 評価を減算する。err=x(n+1)-y(n) (subtract estimate err = x(n+1)-y(n)) sacl err 誤差を記憶する (store error) * 符号ビット法を用いて単一フィルタ係数を更新する * −AR0 は５０から１までをカウントし、更新されるべきw(k)はアドレス<AR0> * ＋５０を有し、適用可能データx(n-k)はアドレス<AR0> を有する * (update a single filter coefficient using the sign bit method * -AR0 counts from 50 to 1, w(k) to be updated has addres * <AR0> +50, applicable date x(n-k) has address <AR0>) sar 0,temp x(n-k)ポインタを位置tempに記憶する (store x(n-k) pointer in location temp) lack 50 w(k)オフセットをアキュムレータにロードする (laod w(k) offset in accmulator) add temp 係数ポインタ値を加算する (add coefficient pointer value) sacl temp w(k)係数アドレスをtemp内に記憶する (store w(k) coefficient address in temp) lar 1,temp w(k)アドレスをAR1 内にロードする (load w(k) address in AR1) * lt *,1 x(n-k)をT レジスタ内にロードし、ARP=1 にセットする (load x(n-k) in to T register, set ARP=1) mpy err err*x(n-k)をP レジスタ内にロードする (err* x(n-k) in P reg.) pac 積をアキュムレータにロードする (load accumulator with product) blz nprd もしerr*x(n-k)が負ならばブランチする (branch if err * x(n-k) is negative) * delta をw(k)に加算する(add delta to w(k)) lac delta,15 係数delta をアキュムレータにロードする (coefficient delta in accumulator) b updat 更新コードへブランチする (branch to update code) * delta をw(k)から減算する(subtract delta from w(k)) nprd zac アキュムレータをクリアする (clear accumlator) sub delta,15 負の係数delta をアキュムレータにロードする (negative coefficient delta in accumulat)

【００３１】 * AR1 内に記憶されているアドレスを用いてw(k)を更新する（update w(k) usin * g address stored in AR1 ） updat add *,15 w(k)を現在のdelta に加算する (add w(k) to current delta) add *,15 オーバフロー処理を利用するために再びw(k)を加算する (add w(k) again to make use of overflow processi) lt * w(k)をT レジスタにleak項用としてロードする (load w(k) in T reg. for leak term) mpy leak leak項を乗算する (multiply by leak term) spac leakのためにスケーリングされたw(k)を減算する (subtract scaled w(k) for leak) sach *,0,0 更新されたw(k)を記憶し、ARP=0 にセットする (store updated w(k), set ARP=0) * 係数ポインタAR0 を更新する(update the coefficient pointer AR0) mar *-,0 カウント（49-0) をオフセットするためにAR0 から１を減算する (subtract one from AR0 to offset count (49 -0)) banz cntok 係数カウンタがもし０でなければブランチする (branch if coefficient counter not zero) lar 0,taps 係数カウンタをリセットする (reset coefficient counter) cntok mar *+,0 再びアドレスポインタとして用いるためにAR0 に１を加算する (add one to AR0 to use again as address po inter) * 雑音評価を低域フィルタし、かつスケーリングする * (low pass filter and scale the noise estimate) lac y 現在の雑音評価をアキュムレータにロードする (load current noise estimate in accumlator ) ldpk l データページ１に変更する (change to data page 1) sacl y0 現在の雑音評価をページ１内に記憶する (store current noise estimate in page 1) * 低域フィルタする（１kHz のBW，３kHz において−４０dB) * (lowpass filter (1 kHz BW, -40 dB at 3kHz)) zac アキュムレータをクリアする (clear accumulator) lt y10 y(n-10) をT レジスタにロードする (load y(n-10) in T register) mpyk -59 h(10) を乗算する (multiply by h(10)) ltd 9 y(n-9)をT レジスタにロードし、Z**-1 をアキュムレートする (load y(n-9) in T register, accumulate, Z**-1) mpyk -68 h(9)を乗算する (multiply by h(9))

【００３２】 ltd 8 mpyk 113 ltd 7 mpyk 545 ltd 6 mpyk 1036 ltd 5 mpyk 1255 ltd 4 mpyk 1036 ltd 3 mpyk 545 ltd 2 mpyk 113 ltd 1 mpyk -68 ltd y0 y(n)をT レジスタにロードし、Z**-1 をアキュムレートする (load y(n) in T register, accumulate, Z**- 1) mpyk -59 h(0)を乗算する (multiply by h(0)) apac 最後の積をアキュムレートする (accumulate last product) ldpk 0 データページ０に復帰する (return to data page 0 ) * sach lpest,4 雑音の低域評価を記憶する (store lowpass estimate of noise) lt lpest 低域雑音評価をT レジスタにロードする (lowpass noise estimate in T register) mpy sens 雑音減少感度を乗算する (multiply by noise reduction sensitivity) pac 結果をアキュムレートする (accumulate result) sach lpest,1 フィルタされ、スケーリングされた雑音評価を記憶する (store filtered, scaled, noise estimate) * 所望のデータを出力する(output desired data) dac lac d5 x(n-5)を下位のアキュムレータにロードする (load x(n-5) into lower accumulator) sub 1pest 低域フィルタされ、スケーリングされた雑音評価を減算する (subtract lowpass, scaled noise estimate) and mask 14上位ビットをマスクオフする (mask off 14 high order bits) sacl dout 出力データを記憶する (store output data) * * wait b wait 割込みを待機する (wait for interrupt) bioz loop もし直列入力が存在しなければ、ループを継続する (continue loop if no serial input present)

【００３３】 * プログラムgencom. 320 (program gencom. 320) * このプログラムは、RS232 線およびTMS 32010 ボードを経ての通信のための * ルーチンを含む。それは、データおよびプログラムメモリに対する読取りおよ * び書込みのためのルーチンを含み、３２０１０コードの実行を与えられた位置 * において開始する。 * (This program contains routines for communication via an RS232 line * and the TMS 32010 board. It contains routines to read and write to the * data and program memory, and begin execution of the 32010 coda at a * given location.) * コマンドフォーマットは以下の通りである。 * (The command formats are as follows:) * /0xxxx アドレスxxxxにおいて実行を開始する * (start execution at address xxxx) * /1xxxxddddcccc... アドレスxxxxから開始してプログラムメモリに * データを書込む * (write data to program memory starting at * address xxxx) * /2xxxx(XXXX returned) * プログラムメモリのアドレスxxxxからデータを * 読取る * (read data from program memory address * x) * /3xxxxddddcccc... アドレスxxxxから開始してデータメモリにデー * タを書込む * (write data to date memory starting at add * ress xxxx) * /4xxxx(XXXX returned) * データメモリのアドレスxxxxからデータを読取 * る * (read data from data memory address xxxx) * /5xxxx データxxxxをWDHAインタフェースに書込む * (write data xxxx to WDHA interface) * /6 (XXXX returned) * データxxxxをWDHAインタフェースから読取る * (read data XXXX from WDEA interface) * /7 (XXXX returned) * WDHA直列出力線を読取る。もし低ならば0000、 * 高ならば0001 * (read WDHA serial output line, 0000 if low * ,0001 if high) * * ログDHA 評価システムのための通信ルーチン * (communication routines for the log DHA evaluation system) * この段階においては、直列割込みプログラムの実行により、キャラクタが受取 * られている。直列ポートにサービスするために用いられるサブルーチンが呼出 * される。もしプログラム制御が'getch' からこれへ復帰すれば、'/' 以外のキ * ャラクタが受取られている。それ以上のプログラムの実行は、有効なキャラク * タが受取られるまで停止される。 * (At this point a character has been received through the serial * interrupting program execution. The subroutine used to service serial * port will be called. If program control returns to this from 'getch' a * character other than '/' has been received. Further program execution * will halt until a valid character has been recived) charin dint AIC 割込みを不能にする (disable AIC interrupts) call getch キャラクタ入力ルーチンを呼出す (call character input routine) b cnarin 有効な'/' キャラクタを待機する (wait for valid '/' character)

【００３４】 * この部分は、プログラムのコマンド解釈部分を開始する。プログラム制御は、 * '/'キャラクタが受取られた時にはこの段階まで進む。 * (This portion begins the command interpretation portion of the program * . Program control passes to this point whenever an '/' character recei * ved.) comman call getch コマンドキャラクタを得る (get command character) lac value 受取ったコマンド値をロードする (load received command value) bz exec 実行ルーチンへブランチする (branch to execute routine) sub one 1 コマンドをチェックする (check for 1 command) bz lpm プログラムメモリにロードするためブランチする (branch to load program memory) sub one 2 コマンドをチェックする (check for 2 command) bz rpm プログラムメモリを読取るためブランチする (branch to read program memory) sub one 3 コマンドをチェックする (check for 3 command) bz ldm データメモリへのロードルーチンへブランチする (branch to load data memory routine) sub one 4 コマンドをチェックする (check for 4 command) bz rdm データメモリの読取りルーチンへブランチする (branch to read data memory routine) sub one 5 コマンドをチェックする (check for 5 command) bz wwdha wdhaへの書込みルーチンへブランチする (branch to write wdha routine) sub one ６コマンドをチェックする (check for 6 command) bz rwdha wdhaの読取りルーチンへブランチする (branch to read wdha routine) sub one ７コマンドをチェックする (check for 7 command） bz cwdha wdhaの直列出力ビットをチェックするためブランチする (branch to check wdha serial output bit) b charin 有効な制御シーケンスを得るためブランチする (branch to get valid control sequence) * ルーチンを実行する（execute routine) exec call gword アドレスを得るためにワード入力ルーチンを呼出す (call word input routine to get address) lac word 開始アドレスをロードする (load starting address) cala 所望の開始位置へジャンプする (jump to desired starting location)

【００３５】 * プログラムメモリへのロードルーチン(load program memory routine) lpm call gword アドレスを得るためにワード入力ルーチンを呼出す (call word input routine to get address) lac word 新しいワードをロードする (load new word) sacl cadd コマンドアドレスを記憶する (store command address) lpml call gword データを得るためにワード入力を呼出す (call word input to get data) lac word 新しいワードをロードする (load new word) sacl cdata コマンドデータを記憶する (store command data) lac cadd 書込みアドレスをロードする (load write address) tblw cdata データを書込む (write data) add one アドレスを増加させる (increment address) sacl cadd 新しいアドレスを記憶する (store new address) b lpml 新しいワードのためにブランチする (branch for new word) * プログラムメモリの読取りルーチン（read program memory routine) rpm call gword アドレスを得るためにワード入力ルーチンを呼出す (call word input routine to get address) lac word アドレスをアキュムレータにロードする (load address in accumulator) tblr word メモリ内容を読取る (read memory contents) call sword ワードをホストへ送る (send word to host) b charin 次のコマンドを読取る (read next command) * データメモリへのロードルーチン（road data memory routine) ldm call gword アドレスを得るためにワード入力ルーチンを呼出す (call word input routine to get address) lac word アドレスをアキュムレータにロードする (load address in accumulator) sacl cadd メモリに書込むための開始アドレスを記憶する (store starting address for write to memor y) 1dml call gword データを得るためにワード入力を呼出す (call word input to get data) lac word データをアキュムレータにロードする (load data into accumulator) larp 1 補助レジスタ１を選択する (select aux register 1) lar 1,cadd プログラムメモリのアドレスを補助レジスタにロードする (load program memory address in aux reg.) sacl *+ 新しいデータの増分を記憶し、アドレスを増加させる (store new data increment, increment add) sar 1,cadd 更新されたアドレスをcadd内に記憶する (store updated address in cadd) larp 0 補助レジスタ０を選択する (select aux register 0) b ldml 次のデータ入力のためにブランチする (branch for next data input)

【００３６】 * データメモリの読取りルーチン（read data memory routine) rdm call gword アドレスを得るためにワード入力ルーチンを呼出す (call word input routine to get address) lar 1,word アドレスを補助レジスタ１にロードする (load address in aux. reg. 1) larp l 補助レジスタ１を選択する (select aux reg. 1) lac * データメモリの位置を読取る (read data memory location) sacl word メモリ位置からのデータを記憶する (store data from memory location) larp 0 補助レジスタ０を選択する (select aux reg. 0) call sword ワード送出ルーチンを呼出す (call send word routine) b charin 次のコマンドを読取る (read next command) * wdhaへの書込みルーチン（write to wdha routine) wwdha call gword wdhaのためのデータを得るためにワード入力ルーチンを呼出す (word input routine to get data for wdha) lac one,15 wdhaのデータ入力を先行１のために高レベルにセットする (set wdha datain high for leading 1) sacl cadd 作業位置としてcaddを用いる (use cadd for working location) out cadd,6 wdhaのクロックを０にクリアする (clear wdha clocks to 0) lac one,15 wdhaのデータ入力を先行１のために高レベルにセットする (set wdha datain high for leading 1) add one,14 wdhaのクロック入力を高レベルにセットする (set wdha clkin high) sacl cadd wdhaの出力信号を記憶する (store wdha output signals) out cadd,6 先行１をクロック入力する (clock in leading 1) zac アキュムレータをクリアする (clear accumulator) sacl cadd 低レベルのクロック信号 (low clock signals) out cadd,6 低レベルのクロック信号を出力する (output low clock signals) larp 1 補助レジスタ０を選択する (select aux reg 0) lark 1,15 ビットシフトカウンタを記憶する (store bit shift counter)

【００３７】 wr0 lac one,15 データビットのためのマスクをする (mask for data bit) and word 上位ビットをマスクオフする (mask off high order bit) sacl cdata 出力データビットを記憶する (store output data bit) out cdata,6 データビットをwdhaへ出力し、クロック入力は低レベルにする (output data bit to wdha, clkin low) lac one,14 クロック入力を高レベルにセットする (set clkin high) or cdata データビットを加算する (add data bit) sacl cdata データビットを記憶し、クロック入力は高レベルにする (store data bit, clkin high) out cdata,6 データをwdhaへクロック入力する (clock in data to wdha) lac word,1 データワードをシフトする (shift data word) sacl word シフトされた出力ワードを記憶する (store shifted output word) banz wr0 次のビット出力のためにブランチする (branch for next bit output) larp 0 補助レジスタ０を選択する (select aux. register 0) b charin 次のコマンドのためにブランチする (branch for next command) * wdhaのワード読取りルーチン（wdha read word routine) rwdha zac アキュムレータをクリアする (clear accumulator) sacl word 入力データワードをクリアする (clear input data word) out word,6 クロック出力を低レベルにする (set clkout low) larp 1 補助レジスタを選択する (select aux reg 0) lark 1,15 ビットシフトカウンタを記憶する (store bit shift counter) r0 lac word,1 ビルディング入力ワードをシフトする (shift building input word) sacl word シフトされたワードを記憶する (store shifted word) in cdata,6 データ出力ビットを読取る (read dataout bit) lac cdata,1 データを１だけ左方へシフトする (shift data by 1 left) sach cdata 新しいビットを記憶する (store new bit) lac one 下位ビットをセットする (set low order bit) and cdata 新しいビットをマスクオフする (mask off new bit) or word ワードの下位ビットにビットを加算する (add bit to low order bit of word) sacl word ワードを記憶する (store word) lac one,13 クロック出力ビットをセットする (set clkout bit) sacl cdata クロック出力ビットを記憶する (store clkout bit) out cdata,6 クロック出力を高レベルにセットし、リーディングエッジを発生する (set clkout high, generate leading edge) zac アキュムレータをクリアする (clear accumulator) sacl cdata クロック出力ビットをクリアする (clear clkout bit) out cdata,6 クロック出力を低レベルにセットする (set clkout low) banz r0 全ビットが読取られるまでブランチする (branch until all bits read) larp 0 補助レジスタ０を選択する (select aux reg. 0) call sword ワード送出ルーチンを呼出す (call word send routine) b charin 次のコマンドを待機する (wait for next command)

【００３８】 * wdhaの直列出力ビットをチェックする(check wdha serial output bit) cwdha in cdata,6 wdhaの直列出力ビットを読取る (read wdha serial output bit) lac one,15 wdhaの直列ビットのためのマスクをする (mask for wdha serial bit) and cdata 直列入力ビットをチェックする (check serial input bit) bz bitlow ビットが低レベルならばブランチする (branch if bit low) lac one １をアキュムレータにロードする (load one in accumulator) sacl word 出力ワード内の0001を記憶する (store 0001 in output word) b cw0 ワードを送り出すためにブランチする (branch to send word out) bitlow zac アキュムレータをクリアする (clear accumulator) sacl word 出力ワード内の0000を記憶する (store 0000 in output word) cw0 call sword ワード送出ルーチンを呼出す (call word send routine) b charin 次のコマンドを待機する (wait for next command) * ワード送出ルーチン（出力ワードはwordへ渡される） * (word send routine (output word passed in word)) sword lac word,4 第１ニブルを上位アキュムレータ内へシフトする (shift first nibble into upper accumulator ) sach cdata ニブルを記憶する (store nibble) lack 15 ４下位ビットマスク (4 low order bit mask) and cdata ニブルをマスクする (mask nibble) sacl cdata 出力されるべきニブルを記憶する (store nibble to be output) call sendch キャラクタ送出ルーチンを呼出す。 (call send character routing) lac word 8 第２ニブルを上位アキュムレータ内へシフトする (shift second nibble into upper accumlator ) sach cdata ニブルを記憶する (store nibble) lack 15 ４下位ビットマスク (4 low order bit mask) and cdata ニブルをマスクする (mask nibble) sacl cdata 出力されるべきニブルを記憶する (store nibble to be output) call sendch キャラクタ送出ルーチンを呼出す (call send character routine) lac word,12 第３ニブルを上位アキュムレータ内へシフトする (shift third nibble into upper accumulator ) sach cdata ニブルを記憶する (store nibble) lack 15 ４下位ビットマスク (4 low order bit mask) and cdata ニブルをマスクする (mask nibble) sacl cdata 出力されるべきニブルを記憶する (store nibble to be output) call sendch キャラクタ送出ルーチンを呼出す (call send character routine) lack 15 ４下位ビットマスク (4 low order bit mask) and word 下位ニブルをマスクする (mask low order nibble) sacl cdata 出力されるべきニブルを記憶する (store nibble to be output) call sendch キャラクタ送出ルーチンを呼出す (call send character routine) ret sword から復帰する (return from sword)

【００３９】 * キャラクタ送出ルーチン（ラブルをcdata 内へ出力する） * (send character routine (output nibble in cdata) sendch larp 1 遅延のための１への補助ポインタをロードする (load auxiliary pointer to 1 for delay) lack 9 ９をアキュムレータにロードする (load 9 in accumulator) sub cdata chars 0-9 をチェックする (check for chars 0-9) blz saf もし値A-F ならばブランチする (branch if value A-F) lack 48 0-9 に対するベースアスキーオフセット (base ascii offset for 0-9) add cdata アスキーキャラクタを準備する (prepare ascii character) sacl cdata 0-9 に対するアスキーコードを記憶する (store ascii code for 0-9) b sc0 直列出力処理へブランチする (branch to serial output processing) saf lack 55 A-F に対するベースアスキーオフセット (base ascii offset for A-F) add cdata アスキーキャラクタを準備する (prepare ascii character) sacl cdata A-F に対するアスキーコードを記憶する (store ascii code for A-F) b sc0 直列出力処理へブランチする (branch to serial output processing) delay lark 1,40 トランスバッファに対するカウンタを空に遅延させる (delay counter for trans buffer to empty) del0 banz de10 ループを遅延させる (delay loop) larp 0 補助レジスタ０を選択する (select aux reg. 0) sc0 bioz tbechk 未決定入力キャラクタをチェックする (check for pending input character) b charin 新しいコマンドをチェックする (check for new command) tbechk in serin,1 直列入力レジスタを読取る (read serial input register) lac one,10 the ビットに対するマスクをする (mask for the bit) and serin the ビットをチェックする (check the bit) bz delay もしバッファがいっぱいならば遅延へブランチする (if buffer full branch to delay) out cdata,1 キャラクタをUARTへ出力する (output character to UART) ret sendchから復帰する (return from sendch)

【００４０】 * ワード構成ルーチン（結果はword内へ戻される） * (word construct routine (results returned in word)) gword call getch ビット１５−１２を読取る (read bits 15-12) lac value 入力データ値をロードする (load input data value) biz charin もし無効なキャラクタが受け取られたならばブランチする (branch if invalid character received) lac value,12 １６進ニブルをキャラクタが受取られたならばブランチする (load hex nibble in bits 15-12) sacl word ビルディングワードを記憶する (store building word) call getch ビット１１−８を読取る (read bits 11-8) lac value 入力データ値をロヘドする (load input data value) blz charin もし無効なキャラクタが受取られたならばブランチする (branch-if invalid character received) lac value,8 １６進ニブルをビット１１−８内にロードする (load hex nibble in bits 11-8) or word ワードとのORをとる (or with word) sacl word ビルディングワードを記憶する (store buildeng word) call getch ビット７−４を読取る (read bits 7-4) lac value 入力データ値をロードする (load input data value) blz charin もし無効なキャラクタが受取られたならばブランチする (branch if invalid character received) lac value,4 １６進ニブルをビット７−４内にロードする (load hex nibble in bits 7-4) or word ワードとのORをとる (or with word) sacl word ビルディングワードを記憶する (store building word) call getch ビット３−０を読取る (read bits 3-0) lac value 入力データ値をロードする (load input data value) blz charin もし無効なキャラクタが受取られたならばブランチする (branch if invalid character received) lac value １６進ニブルをビット３−０内にロードする (load hex nibble in bits 3-0) or word ワードとのORをとる (or with word) sacl word ビルディングワードを記憶する (store building word) ret gword から復帰する (return from gword)

【００４１】 * 直列入力ルーチン（serial input routine) getch bioz getch 直列入力を待機する (wait for serial input) larp 1 補助レジスタ１を選択する (select aux reg 1) lark 1,10 遅延カウンタを記憶する (store delay counter) cwait banz cwait uartレジスタを待機する (wait for uart registers) larp 0 補助レジスタ０を選択する (select aux reg 0) * in serin,1 直列入力レジスタを読取る (read serial input register) * '/' ([ESC]) をチェックする（check for '/' ([ESC])) lack >ff ８ビットの下位マスクをロードする (load 8 bit low order mask) and serin 入力データをアキュムレータにロードする (load input data into accumulator) sacl serin データのみをロードする (store data only) sacl serout 入力データを記憶する（エコーの準備をする） (store input data (prepare for echo)) lack 47 '/' ([ESC]) コードをアキュムレータにロードする (load '/' ([ESC]) code in accumulator) sub serin 入力を比較する (compare input) bz escin もし'/' ([ESC]) がキャラクタを指令すればブランチする (branch if '/' ([ESC]) command character) * ０−９の１６進キャラクタをチェックする * (check for 0-9 hex character) lack 48 0 に対するアスキーコード (ascii code for 0) sacl temp アスキーオフセットを記憶する (store ascii offset) lac serin serin をアキュムレータ内にロードする (load serin in accumulator) sub temp アスキー０に対しオフセットを減算する (subtract offset for ascii 0) blz inerr 無効キャラクタルーチンへブランチする (<0>) (branch (<0) to invalid character routine) sacl serin シフトされたserin を記憶する (store shifted serin) lack 9 ９に対するオフセットされたアスキーコード (ascii code offset for 9) sacl temp アスキーオフセットを記憶する (store ascii offset) lac serin 入力データをロードする (load input data) sub temp ９を減算する (subtract 9) bgz not09 もしserin >9 ならばブランチする (branch if serin > 9) lac serin 値０−９をアキュムレータ内にロードする (load value 0-9 in accumulator) sacl value 入力キャラクタ値を記憶する (store input character value) b good キャラクタエコールーチンへブランチする (branch to character echo routine)

【００４２】 * A-F の１６進キャラクタをチェックする * (check for A-F hex character) not09 lack 17 A-F に対する追加のオフセット (additional offset for A-F) sacl temp オフセットを記憶する (store offset) lac serin 入力データをロードする (load input data) sub temp 新しいオフセットを減算する (subtract new offset) blz inerr 無効キャラクタルーチンへブランチする(<0) (branch (<0) to invalid character routine) sacl serin シフトされたserin を記憶する (store shifted serin) lack 5 アスキーコードのオフセット (ascii code offset) sacl temp アスキーオフセットを記憶する (store ascii offset) lac serin 入力データをロードする (load input data) sub temp ５を減算する (subtract 5) bgz inerr もしserin >5ならばブランチする (branch if serin > 5) lack 10 １６進A に対する値をロードする (load value for hex A) add serin 入力データを加算する (add input data) sacl value 入力キャラクタ値を記憶する (store input character value) b good キャラクタエコールーチンへブランチする (branch to character echo routine) * 有効キャラクタエコー（valid character echo) good out serout,1 有効なキャラクタを出力する (output valid character) ret キャラクタ入力から復帰する (return from character input) * 無効キャラクタエコー（invalid character echo) inerr lack 33 ！に対するアスキーコード (ascii coda for ！) sacl serout エコーされるべきキャラクタを記憶する (store character to be echoed) out serout,1 キャラクタを出力する (output character) zac アキュムレータをクリアする (clear accumulator) sub one アキュムレータ内の−１ (-1 in accumulator) sacl value −１をvalue 内に記憶する (store -1 in value) ret キャラクタ入力から復帰する (return from character input)

【００４３】 * '/' キャラクタエコー（'/' character echo) escin out serout,1 '/' キャラクタを出力する (output '/' character) pop 復帰アドレスをクリアする (clear return address) b comman コマンド解釈へブランチする (branch to command interpretation) * * bell larp 1 補助レジスタ１を選択する (select aux reg.1) lark 1,127 遅延カウンタを記憶する (store delay counter) waitb banz waitb uartレジスタを待機する (wait for uart registers) larp 0 補助レジスタ０を選択する (select aux reg. 0) * bioz bell2 もし未決定キャラクタがなければブランチする (branch if no pending character) b charin 直列入力ハンドラへブランチする (branch to serial input handler) bell2 in serin,1 直列入力レジスタを読取る (read serial input register) lac one,10 tbe ビットに対するマスクをする (mask for tbe bit) and serin tbe ビットをチェックする (check tbe bit) bz bell もしバッファがいっぱいならばbellへブランチする (if buffer full branch to bell) * lack 7 アキュムレータ内のアスキーベル (ascii bell in accumlator) sacl serout ベルキャラクタを記憶する (store bell character) out serout,1 ベルキャラクタを送る (send bell character) b bell もう１つのベルを送る (send another bell) * * end <

【００４４】１９８８年著作権をＣｅｎｔｒａｌＩｎ
ｓｔｉｔｕｔｅｆｏｒｔｈｅＤｅａｆが所有する。
この特許文書の一部は、著作権保護を受ける内容を含
む。著作権の所有者は、ＰａｔｅｎｔａｎｄＴｒａ
ｄｅｍａｒｋＯｆｆｉｃｅの特許ファイルまたは記録
内に見出される特許文書または特許開示の何人によるフ
ァクシミリ再生に対しても異議は唱えないが、その他に
関しては何であれ全ての著作権の権利を保持する。

【図面の簡単な説明】

【図１】本発明の雑音減少回路のブロック図。

【図２】本発明の音再生装置のブロック図。

【図３】ヘッドセット内に具体化された本発明を示す。

【図４】図２のブロック図を具体化したハードウェアを
示す。

【図５】本発明が適用されたアナログ補聴器のブロック
図。

【符号の説明】

１０雑音減少回路１６Ｎサンプル遅延回路１８適応フィルタ２０遅延回路２２信号合成器２４可変フィルタ３２フィルタ３６信号レベル調節器４２信号合成器５０マイクロホン５８トランスジューサ１００補聴器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−113698（ＪＰ，Ａ) 米国特許4596902（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04R 3/04 H03H 21/00 H04R 25/00

Claims

(57)【特許請求の範囲】

【請求項１】雑音成分を含む音に応答して入力信号を
発生するマイクロホンを有する音再生装置のための雑音
減少回路であって、該回路が、前記入力信号に応答して雑音評価信号を発生する可変フ
ィルタを有し、さらに前記入力信号と前記雑音評価信号
とに応答して合成信号を発生する第１合成手段を有す
る、適応フィルタを含み、前記可変フィルタのパラメータが前記合成信号に応答し
て変動し、それによってその動作特性を変化せしめるよ
うになっており、前記回路がさらに、前記雑音評価信号に応答して修正雑
音評価信号を発生する第２フィルタと、前記入力信号を遅延させて遅延信号を発生する手段と、前記遅延信号と前記修正雑音評価信号とに応答して雑音
減少出力信号を発生する第２合成手段と、を含む、音再生装置のための雑音減少回路。
【請求項２】前記可変フィルタが、所定の時間間隔内
に前記入力信号を継続的にサンプリングして該時間間隔
内の前記雑音成分の関数である前記雑音評価信号を発生
する手段を含む、請求項１記載の回路。
【請求項３】前記入力信号がディジタル信号であり、
前記遅延手段が前記入力信号を整数のサンプル数Ｎだけ
遅延させて前記遅延信号を発生する手段を含み、前記第
２フィルタが２Ｎ＋１サンプルのタップ長を有する対称
ＦＩＲフィルタから構成される、請求項１または請求項
２記載の回路。
【請求項４】前記修正雑音評価信号の振幅を調節して
振幅調節済み信号を発生する手段をさらに含み、前記第
２合成手段が前記遅延せしめられた入力信号と該振幅調
節済み信号とに応答する、請求項１または請求項２記載
の回路。
【請求項５】前記入力信号がディジタル信号であり、
前記回路がさらに該入力信号を所定のサンプル数だけ遅
延させて所定遅延信号を発生する手段を含み、前記可変
フィルタが該所定遅延信号に応答して前記雑音評価信号
を発生する、請求項４記載の回路。
【請求項６】前記第２フィルタのフィルタパラメータ
が、聴力障害者によって使用されて該使用者の聴力障害
の関数として選択されるか、または予想される雑音環境
の関数として選択される、請求項１または請求項２記載
の回路。
【請求項７】可聴周波数領域内の入力信号内に存在す
る雑音成分を減少させる方法であって、該入力信号を可変フィルタによってフィルタして雑音評
価信号を発生せしめるステップと、前記入力信号と該雑音評価信号とを合成して合成信号を
発生せしめるステップと、該合成信号に応答して前記可変フィルタのパラメータを
変動せしめるステップと、所定のフィルタパラメータに従って前記雑音評価信号を
フィルタすることにより修正雑音評価信号を発生せしめ
るステップと、前記入力信号を遅延させて遅延信号を発生せしめるステ
ップと、該遅延信号と前記修正雑音評価信号とを合成して雑音減
少出力信号を発生せしめるステップと、を含む、入力信号内に存在する雑音成分を減少させる方
法。
【請求項８】前記入力信号のスレショルドレベルに応
答して前記修正雑音評価信号の振幅を選択的に調節して
振幅調節済み信号を発生せしめるステップをさらに含
み、かつ請求項７の２度目に述べた合成ステップが前記
遅延信号と該振幅調節済み信号とを合成するステップを
含む、請求項７記載の方法。
【請求項９】雑音成分を含む音に応答して入力信号を
発生するマイクロホンと、該入力信号に応答して雑音評価信号を発生する可変フィ
ルタと、前記入力信号と該雑音評価信号とに応答して合成信号を
発生する第１合成手段と、を含み、前記可変フィルタのパラメータが該合成信号に応答して
変動することにより、該可変フィルタの動作特性を変化
せしめるようになっており、さらに、前記雑音評価信号に応答して修正雑音評価信号を発生す
る第２フィルタと、前記入力信号を遅延させて遅延信号を発生する手段と、該遅延信号と前記修正雑音評価信号とに応答して雑音減
少出力信号を発生する第２合成手段と、該雑音減少出力信号の関数として減少せしめられた雑音
成分のレベルを有する音を発生するトランスジューサ
と、を含む、補聴器。
【請求項１０】前記可変フィルタが、所定の時間間隔
内に前記入力信号を継続的にサンプリングして該時間間
隔内の前記雑音成分の関数である前記雑音評価信号を発
生する手段を含む、請求項９記載の補聴器。