JP3034107B2 - 不揮発性逐次プログラム可能な装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、構成変更可能な回路、
特に電気的に構成および再構成変更可能な回路に関す
る。

【０００２】

【従来の技術】回路板および電子システム全体を含む多
数の電子回路は取付における製造の完了時または時には
使用した後にトリミングされ構成される。回路部品はし
ばしばエージングまたは環境ファクターによりドリフト
するので、適切な動作に調節する必要がある。他の回路
は回路の動作および機能を変更するために調節が必要で
ある。したがって、そのような回路動作および周波数、
抵抗、キャパシタパンス、スイッチ選択、およびデータ
ライン選択のようなパラメータを選択的に変化または調
節することが望ましい。そのような回路およびシステム
のトリミングおよび構成または再構成は機械的ＤＩＰス
イッチおよびポテンショメータの使用または時には回路
部品のレーザトリミングによって成遂げられる。これら
の方法は手間がかかる、或いは高価な装置を必要とす
る。機械的トリミングスイッチ、ポテンショメータおよ
びその類似物は高価で、構成し組立てるのに比較的困難
であり、装置へのアクセスを必要とし、電子部品よりも
本質的に信頼性が低い。レーザトリミング装置は高価
で、一般に回路の製造のみに利用でき、使用現場におい
て利用されることができない。

【０００３】

【発明が解決しようとする課題】回路はＥＥＰＲＯＭメ
モリの使用によってプログラムされているが、そのよう
な従来技術では複数の回路の構成を処理することが可能
であるが、複雑性および制御ラインの数が増加すること
が必要である。さらに、従来の装置は装置の実際の構成
のデジタル読取りを全く提供せず、また構成可能なポテ
ンショメータまたは抵抗のアレイにしか利用できない。

【０００４】回路板またはシステムがアクセスを困難に
させる環境またはパッケージにおいて動作する場合、或
いはそのような回路または装置が封入されている場合、
回路板およびシステムはトリミング、調節、またはその
他の現在利用できる機械的システムでは行うことができ
ない他の再構成を必要とする。

【０００５】したがって、本発明の目的は、上述の問題
を回避または最小限にする構成の変更が可能な回路を提
供することである。

【０００６】

【課題を解決するための手段】本発明の複数のプログラ
ム可能な装置は、調整可能な制御パラメータにより制御
可能な電気回路と、前記電気回路のみを識別する識別コ
ードを記憶する識別コードメモリと、調整されるべき電
気回路の制御パラメータを受けるように接続されている
不揮発性メモリ手段と、制御パラメータデータを記憶す
るデータセクションおよび質問コードデータを記憶する
質問コードセクションを有し、直列入力データを受ける
直列入力および直列データ出力を出力する出力を有する
シフトレジスタと、前記データセクションと前記不揮発
性メモリ手段との間でデータを転送する手段と、前記質
問コードセクション中の質問コードと前記識別メモリ中
の識別コードとを比較して比較されたコードが整合した
ときに整合信号を出力する手段と、第１および第２の入
力と、前記データセクションから前記不揮発性メモリ手
段に制御パラメータデータ転送を行なわせるために前記
不揮発性メモリ手段に接続された出力とを有し、前記整
合信号が前記第１の入力に供給されるプログラムゲート
とをそれぞれ備えている複数のプログラム可能な装置
と、プログラム命令信号を前記各装置の前記プログラム
ゲートの第２の入力に供給する手段と、直列クロック信
号を前記各装置の前記シフトレジスタに供給する手段
と、直列入力データを直列に接続された最初の装置のシ
フトレジスタの直列入力に供給する手段と、前記不揮発
性メモリ手段から前記シフトレジスタのデータセクショ
ンに情報の転送を行わせ、前記識別コードメモリから前
記シフトレジスタの前記質問コードセクションに情報の
転送を行わせるために、読取り信号を前記各装置の前記
シフトレジスタに供給する手段と、各装置のシフトレジ
スタの出力を、直列に接続された最後の装置のシフトレ
ジスタを除いて、隣接する次の装置のシフトレジスタの
直列入力に接続する手段とを具備し、最初と最後の装置
が直列である直列に接続されていることを特徴としてい
る。

【０００７】本発明の別の特徴によると、直列インター
フェイスはシステムレベルで回路の不揮発性メモリをア
クセスすることを許容し、多数の構成変更可能な回路を
縦続にすることを可能にする。

【０００８】

【実施例】図１ではＮ出力の構成変更可能な固体ＤＩＰ
スイッチ10（Ｎは１乃至32以上の任意の数である）およ
び構成可能なＤＩＰスイッチ回路10が電子的にプログラ
ムおよび再プログラムされ、遠隔的にその構成状態を読
取ることを可能にする直列インターフェイス12が示され
ている。

【０００９】電気的構成可能なスイッチ回路を１例とし
て示している構成変更可能な回路１０は０−１，０−
２，．．．０−Ｎと付された各出力ラインにおいてそれ
ぞれ異なる３個の出力を生成するＮ個のスイッチを有す
る実質上通常の回路である。各スイッチは機能的に１対
のスイッチＳＷ−１とＳＷ−１Ａ，ＳＷ−１とＳＷ−２
Ａ，．．．からなる。スイッチＳＷ−１，ＳＷ−
２，．．．ＳＷ−Ｎはそれぞれ２個の入力を有し、一方
の入力は＋Ｖライン１６であり、他方の入力は接地ライ
ン１８である。それらのスイッチＳＷ−１，ＳＷ−
２，．．．ＳＷ−Ｎはそれぞれライン２０−１，２０−
２，．．．２０−Ｎに出力し、出力は各スイッチの第２
の部分ＳＷ−１Ａ，ＳＷ−２Ａ，．．．ＳＷ−ＮＡに供
給される。共通ライン２２のエネーブル入力は入力２０
−１，２０−２，．．．２０−Ｎを出力０−１，０−
２，．．．０−Ｎにそれぞれ接続するために各第２のス
イッチＳＷ−１Ａ，ＳＷ−２Ａ，．．．ＳＷ−ＮＡを開
放または閉鎖する。各第１のスイッチはＳＷ−１，ＳＷ
−２，．．．ＳＷ−Ｎは構成制御インターフェイス１２
の１部分を形成する不揮発性メモリ３０から出力される
個々のスイッチ制御ラインＣ−１，Ｃ−２，．．．Ｃ−
Ｎからの制御入力をそれぞれ有する。高いまたは低いレ
ベル、すなわち論理１または０を有する制御ラインＣ−
１の状態に応じて、スイッチＳＷ−１は接地ライン１８
または正の電圧ライン１６のいずれかを出力２０−１に
接続する。外部回路（図示せず）から供給される信号に
よるエネーブルライン２２の状態に応じて、第２のスイ
ッチＳＷ−１Ａは出力ＯＵＴ１と入力ライン２０−１の
間の直列接続または開回路を設ける。ＤＩＰスイッチの
全スイッチは類似しているので、ＤＩＰスイッチ回路の
構成は制御ラインＣ−１，Ｃ−２，．．．Ｃ−Ｎの全て
の論理信号のレベルによって制御される。

【００１０】米国特許４，５７１−７０４号明細書（Ｆ
ｒａｎｋ Ｊ．Ｂｏｈａｃ，Ｊｒ．氏ｆｏｒ Ｎｏｎｖ
ｏｌａｔｉｌｅ Ｌａｔｃｈ）に開示された型式のメモ
リセルを使用するＥＥＰＲＯＭ（電子的に消去可能なプ
ログラム可能なメモリ）である不揮発性メモリ３０に加
えて、構成制御インターフェイス１２は記憶装置レジス
タまたは他の適切な不揮発性或いは永久メモリである識
別コード（ＩＤ）メモリ３４と、Ｎビットシフトレジス
タセクション３６および８ビットシフトレジスタセクシ
ョン３８を具備する２重または２つのセクションのシフ
トレジスタを含む。シフトレジスタ３８中の質問コード
と識別メモリ３４中の識別コードとを比較する８ビット
並列比較回路４０もまた構成制御インターフェイス１２
に含まれる。識別コードと質問コードの全８ビットが整
合したとき、比較回路４０は第２の入力として入力ライ
ン４６のプログラム命令信号を有するアンドまたはプロ
グラムゲート４４に１入力として供給される整合パルス
を出力ライン４２に出力する。ゲート４４の出力は不揮
発性メモリに接続され、Ｎビットシフトレジスタ３６に
記憶された形態データの不揮発性メモリ３０への並列転
送をトリガーするために動作可能である。

【００１１】ライン46のプログラム命令信号入力に加え
て、構成制御インターフェイス回路12はライン48による
読取り入力と、ライン50による直列データ入力と、ライ
ン52によるデータクロック入力を含む。ライン48による
読取り入力はライン52によるデータクロック入力と同様
にシフトレジスタの両セクション36，38に供給される。
８ビットの質問コードを含む第１のセクションとそれに
続くＮビットの形態データを含むセクションを有する一
連のビットを具備する直列ビット流は、Ｎビットのレジ
スタセクション36の入力に逐次シフトされる。このレジ
スタセクションから、第１の８ビットはライン51にシフ
トアウトされ、８ビットシフトレジスタセクション38に
シフトされる。直列に接続されたシフトレジスタセクシ
ョンは単一直列データ出力を８ビットレジスタセクショ
ン38からライン54に出力する。第１のシフトレジスタセ
クション36のＮビット長は不揮発性メモリ30中のビット
数に等しく、例えば１６ビットである。第２のシフトレ
ジスタセクション38のビット長はメモリ34の識別コード
長に等しく、説明のためにここに開示された実施例では
８ビットである。レジスタは異なる長さでよく、メモリ
30，34は必要または所望に応じて異なるビット数の形態
ビットおよび識別コードビットを記憶するために異なる
大きさを有することができる。識別メモリ34に永久的に
記憶された識別コードは特定の個々の構成可能なＤＩＰ
スイッチ回路10に特有であるので、そのような複数の回
路が以下特に説明されるように連鎖に接続されるとき、
この回路の識別および選択が可能である。

【００１２】不揮発性メモリ30は適切な論理レベルの電
気信号を出力ラインC-1,C-2,...,C-N に供給するので、
選択された形態の構成変更可能な回路10を維持すること
ができる。不揮発性メモリは多くの異なる型式からなる
が、上述の米国特許4,571,704 号明細書に記載された形
態に構成されるとき、このメモリ30は電力がメモリから
除去されるときでさえ最後にプログラムされた状態をラ
ッチし保持することに注目すべきである。メモリの正確
な状態は電力が再び供給されるときに自動的に再生され
る。

【００１３】上述の装置はＤＩＰスイッチ回路10の再構
成を与えるだけではなくＤＩＰスイッチの実際形成され
た状態の読取りを許容する。もちろん、この構成された
状態は不揮発性メモリ30の内容によって決定されるの
で、メモリ30の内容の読取りは構成変更可能な回路の状
態の読取りを与える。

【００１４】メモリ30の内容を読取り、メモリ34から識
別コードを自動的に読取るために、通常低いライン48の
読取り入力は高レベルにパルス駆動される。この読取り
パルスは不揮発性メモリ30からのデータをＮビットシフ
トレジスタセクションに並列に負荷を開始させ、またメ
モリ34からの識別コードを質問シフトレジスタ38に並列
に負荷させる。ここで使用される図面は不揮発性メモリ
30とシフトレジスタセクション36を接続するライン60の
ような２つの素子を接続する単一ラインを示す。Ｎのよ
うな番号記号と隣接する接続ライン60を横切る短い斜線
が示されている。これは図面に示された単一ラインが実
際にはＮ本の分離したラインであることを示す。したが
って、識別メモリ34を比較回路40に接続するデータライ
ン62および、シフトレジスタセクション38と比較回路40
およびシフトレジスタセクション38と識別メモリ34を接
続するデータライン64，66は、これらの素子間の８ビッ
トの同時並列転送を可能にする８本の別々のラインを具
備することを示している。

【００１５】読取りパルスの発生後、レジスタセクショ
ン38は読取られる特定の装置の識別コードを含み、レジ
スタセクション36はその不揮発性メモリからのデータを
含む。それから、ライン52のデータクロックパルスに応
答して２つのシフトレジスタセクションからデータを逐
次シフトするときに、第１の８ビットは直列データ出力
ライン54に現れ、シフトレジスタ38からの８ビットを構
成し、識別メモリ34から抽出された識別コードを集合的
に形成する。シフトレジスタセクション36からシフトレ
ジスタセクション38に逐次転送される直列出力ライン54
に現れる次のＮビットは出力ライン54にクロックアウト
され、不揮発性メモリの内容を識別する。 ＤＩＰスイ
ッチ回路10を初めに構成するか、或いは後に再構成する
ために、直列データビット流を直列データ入力ライン50
に供給するために必要であり、そのビット流は回路10の
所望の８ビット識別コードに続いて２つのシフトレジス
タセクションに逐次クロックされるＮビットの形態デー
タを具備する。不揮発性メモリ30は１６ビットのデータ
を含むと仮定すると、同じビット数がシフトレジスタの
データセクションに含まれ、さらに識別コードは８ビッ
トと仮定すると、全部で２４ビットがライン52のデータ
クロックパルスの制御下で入力ライン50およびシフトレ
ジスタ相互接続ライン51を介して直列にクロックされ
る。２４パルスのクロック後、シフトレジスタセクショ
ン38はＤＩＰ回路10を特有に選択するために選択された
８ビット質問コードを含み、シフトレジスタセクション
36は不揮発性メモリに入力されるべき形態データを含
む。比較回路40はメモリ34中の識別コードビットとレジ
スタ38中の質問コードビットとを比較し、もし２つのも
のの全８ビットが整合することが発見されるとき、整合
信号がゲート44をエネーブルするために出力ライン42に
出力される。比較が完了し、ゲート44がエネーブルされ
た後、正方向に変化するプログラムパルス70はシフトレ
ジスタセクション36から不揮発性メモリ30への形態デー
タの並列転送を始めるために第２の入力としてゲート44
に供給される。不揮発性メモリ30の個々のデータビット
記憶セルが変化するとき、出力ラインC-1,C-2,...C-Nの
論理レベルも同様に変化する。したがって、固体ＤＩＰ
スイッチ回路10を再構成することができる。

【００１６】必要または所望に応じて、不揮発性メモリ
は、前のデータ、すなわち不揮発性メモリに記憶された
前のデータがプログラミングパルスの開始端（正方向に
変化するプログラムパルス70の正方向の端）に有効にラ
ッチされ、プログラムパルスの後縁でのみ出力ラインC-
1,C-2,...C-Nの新しい値に変化するように構成されてい
る。これはセル状態が変化している間の短時間に不正確
な或いは変化するメモリセルの状態の移送を阻止する。

【００１７】図２では逐次プログラム可能な固体トリミ
ングキャパシタおよびその構成制御インターフェイスが
示されている。トリミングキャパシタは選択的に複数の
キャパシタ84,86,88を並列に接続することによって端子
80と82の間に可変キャパシタパンスを与え、各キャパシ
タは複数の２方向性固体スイッチ90,92,94によってそれ
ぞれ端子80と82の回路と接続或いは遮断され、各キャパ
シタに１つのスイッチが設けられている。１実施例にお
いて、端子80と82の間の全キャパシタパンスが多くの段
階において変化されることができるように、８個のキャ
パシタが設けられている。各キャパシタ制御スイッチ9
0,92,94自体は構成制御ライン98,100,102の論理レベル
１または０の信号によって制御され、このトリミングキ
ャパシタの例における８個のスイッチに対してそれぞれ
そのような１つのラインが設けられる。制御ライン98,1
00,102は構成制御インターフェイスの不揮発性メモリ30
から生成された論理信号を供給する。

【００１８】図２に示された構成可能な固体トリミング
キャパシタに用いられる構成制御インターフェイス12は
図１の構成可能な制御インターフェイスと同一であり、
同じ素子、同じ入力、および同じ出力、すなわち不揮発
性メモリ30、識別コードメモリ34、比較回路40、一致ゲ
ート44、および適切な入力および出力と共にシフトレジ
スタセクション36，38を含む。２つのものの間の差は固
定したメモリ34に記憶された特定の識別コードにあるだ
けである。トリミングキャパシタ用の識別コードはこの
回路に特有である。もちろん、不揮発性メモリの大きさ
は構成可能なトリミングキャパシタによって要求された
制御入力数にしたがって選定される。したがって、固体
トリミングキャパシタに８個のキャパシタが設けられる
と、不揮発性メモリは８ビットの形態データを記憶し、
構成変更可能な回路と不揮発性メモリとを相互接続する
８本の制御ラインを有する。同様に、シフトレジスタセ
クション36は不揮発性メモリ中のビット数に等しい長さ
を有する。

【００１９】さらに別の型式の不揮発性逐次プログラム
可能な回路が通常の構成可能な予めセット可能なカウン
タ回路の形態をとって図３に示されている。この回路は
リセット入力ライン122 、エネーブル入力ライン124 、
およびクロック入力126 を有し、また出力ライン128
と、出力の発生時にカウンタの再負荷を実行するフィー
ドバックまたは負荷ライン130 とを有する通常の予めセ
ット可能なカウンタ120を具備する。機能的に、予めセ
ット可能なカウンタはカウンタの（予めセットされた）
段数で割算する割算器としてしばしば使用される。予め
セット可能なカウンタであるならば、カウンタはその容
量内の任意の数で割算することができる、例えば１６段
カウンタに対して、カウンタは２乃至２¹⁶の範囲の任意
の数で割算する。カウンタが割算する特定の数はカウン
タに予め特定の数をセットすることで選択される。通
常、カウンタはエネーブルされるときクロックパルスを
最大または予めセットされたカウントからゼロになるま
でカウントし、出力パルスは出力ライン128 に出力さ
れ、予めセットされた値をカウンタに再負荷するために
ライン130 を介して使用される。カウンタの予めセット
された値は複数の予めセットされた入力ライン132,134,
136,138 によって設定され、カウンタの各段に対して１
つのそのような予めセットされたラインが設けられる。
したがって、１６段カウンタに対して、１６個の予めセ
ットされた入力ラインが設けられ、構成可能な制御イン
ターフェイス12の不揮発性メモリ30から論理信号を供給
するために接続される。再び、構成可能なカウンタのイ
ンターフェイス12は前述のインターフェイスと本質的に
一致しているが、識別コードメモリ34はこの予めセット
可能なカウンタ回路に特有であり、１６ビットの不揮発
性メモリは予めセット可能なカウンタが１６段を有する
ので使用できる点において異なる。シフトレジスタセク
ション36は形態データがシフトレジスタセクション36と
メモリ30の間のそのようなデータの転送のために１６ビ
ットの記憶装置をエネーブルするために拡大されること
を含む。

【００２０】この予めセット可能なカウンタの構成およ
び再構成は前述のＤＩＰスイッチおよびトリミングキャ
パシタ回路の構成および再構成と同じである。カウンタ
の予めセットされた状態または構成はシフトレジスタに
供給された読取りパルスによって読取られる。所望のデ
ータは読取りパルスが第２のシフトレジスタセクション
38からシフトアウトさせる直列ビット流出力に含まれ
る。この直列ビット流はカウンタ回路の８ビットの識別
コードに続いてシフトレジスタセクション36に含まれた
１６ビットの不揮発性メモリデータを含む。カウンタ12
0 を所定数に予めセットするか、或いは予めセットされ
たカウンタを変化するためのカウンタ120のプログラミ
ングはカウンタの識別コードと同じ質問コードを含む第
１のビットグループ、およびカウンタが形成されるべき
予めセットされた状態を限定する第２のビットグループ
を有するビット流をシフトレジスタ中にシフトすること
によって行われる。前述のように、シフトレジスタセク
ション38に導入された質問コードとメモリ34中の識別コ
ードとの比較が一致したのとき、整合パルスはプログラ
ムゲート44をエネーブルするので、プログラムパルスは
形態データをシフトレジスタセクション36から不揮発性
メモリ30に転送し、カウンタの予めセットされた値を制
御する。

【００２１】ここに記載された１個以上の不揮発性逐次
プログラム可能な装置は単一集積回路チップまたは回路
板上に構成され、構成可能なキャパシタ、カウンタ、ス
イッチングアレイまたはその類似物により制御或いは調
節されるべきシステムを支持する回路板上の付加的な回
路として設けられることができる。装置は通常のＣＭＯ
Ｓ技術を使用して構成されることが好ましく、非常に低
い所要電力であり、幅の広い電圧および温度範囲にわた
って動作する。冗長回路技術はＥＥＰＲＯＭメモリの信
頼性および寿命を改良するために使用されることがで
き、単一の正の電源のみが必要である。

【００２２】図４は多数の不揮発性逐次プログラム可能
な装置の連鎖状接続またはそのような装置の直列接続を
示す。図４に示された幾つかの装置は装置200 、装置20
2 、および装置204 として識別される。図において装置
の直列接続は１実施例として示されていることを理解す
べきである。しかし、任意の数のそのような装置が接続
されることができる。全ての連鎖状の装置は入力ライン
を共有する。これらの共通入力は読取り入力ライン206
、プログラム入力ライン208 、および直列クロック入
力ライン212を含み、全て入力として各連鎖装置に供給
される。直列データ入力は最初の装置200 のシフトレジ
スタのみに供給するライン210 を介して全装置に供給さ
れる。全装置は連鎖状の最後の装置204 の質問シフトレ
ジスタからの出力である単一直列出力ライン214 を使用
する。各装置の種々のシフトレジスタセクション対は有
効に縦続接続され、１つの装置のシフトレジスタの出力
は次の装置の第１のシフトレジスタセクションの直列入
力に接続される。直列データ入力は最初の装置のシフト
レジスタに供給される、すなわち入力データが最後の装
置のシフトレジスタに到着するまでこのシフトレジスタ
の出力から次の装置のシフトレジスタの入力に順番に供
給される。典型的に、最初の装置の直列入力および最後
の装置の直列出力はパーソナルコンピュータまたはマイ
クロプロセッサのような適切なプログラミング装置に接
続されることができる。グループの装置がこのように接
続されるとき、任意の数の装置は単に５つのインターフ
ェイスライン206,208,210,212,214 によってアクセスさ
れることが可能である。特別の適用に対して、各装置の
状態の読取りが可能である必要がなければ、読取りライ
ン206 は省略できる。そのような場合、インターフェイ
ス接続はわずか３本のライン、すなわち３本の入力ライ
ンだけに減少することが可能であり、出力ラインまたは
読取りラインは必要ない。

【００２３】図４に示された連鎖状に接続された幾つか
の装置はそれぞれ図１乃至図３に示された１つ以上のプ
ログラムおよび構成変更可能な回路のような回路を含
む。さらに、多くの他の形式の構成変更可能な回路は上
述のインターフェイスによって使用されることができ
る。データが制御入力にしたがって１方向または反対方
向に流れることが可能な複数の２方向性スイッチを有す
るクァド（ｑｕａｄ）アナログスイッチ、多くの入力か
らのデータが選択的に共通出力に並列に接続される或い
はデータ走査機能を与えることが可能な多重チャンネル
アナログデータ選択装置、全アレイ抵抗を変化するため
に個々に選択的に単一抵抗アレイに共に接続される抵抗
のアレイを具備する固体トリミングポテンショメータ、
周波数を決定する回路網における除算を制御するために
予めセット可能なカウンタを使用する正弦・余弦発生器
を無制限に含むことができる。プログラム可能な周波数
正弦・余弦発生器において、出力周波数は入力クロック
周波数のプログラム可能な関数である。そのような発生
器において、不揮発性メモリデータは入力クロック信号
を２^１６以下の数（１６段カウンタに対して）で除算す
る回路を構成する。これは上述の構成可能な制御インタ
ーフェイス装置によって遠隔的に構成されることができ
る非常に広範囲の回路の例示にしか過ぎない。任意の１
つ以上のそのような構成変更可能な回路は図４の連鎖状
に接続された装置２００，２０２，２０４の各々に使用
されることができる。各構成変更可能な回路のコースは
それ特有の識別コードを設けるので、任意の１つ以上の
構成変更可能な回路はその状態を読取るか或いは回路を
再構成するために不揮発性メモリをプログラムするため
に個々にアクセスされることができる。典型的な再構成
過程は初めに連鎖状に接続された全装置の状態を読取
り、１つ以上の装置を変更することである。図４に示さ
れた読取り入力ライン２０６に読取りパルスを供給し、
直列クロック入力２１２のクロックパルスを供給するこ
とによりシフトレジスタをクロックする（全シフトレジ
スタをクロックする）ことによって、リング中の装置の
数および不揮発性メモリの部分型式（識別コード）並び
に内容は全て決定されることができる。この情報の全て
は読取りパルスに応答して出力ライン２１４に現れる直
列ビット流出力に順次供給される。例えば、読取りパル
スが供給された後、第１の８個のクロックパルスは最後
の装置（装置２０４）の識別コードを最後の装置の質問
レジスタにシフトアウトする。各装置のデータビット数
は予め定められているので、装置の型式およびそこに流
れるデータビット数はこの識別コードから決定されるこ
とが可能である。最後の装置である装置２０４のデータ
ビット数は次の識別コードの位置を決定するので重要な
情報である。言換えると、最後の装置の不揮発性メモリ
中に８ビットおよび１６ビットの識別コードを仮定する
と、シフトレジスタをクロックアウトした後に直列出力
２１４に現れる初めの２４ビットは全て最後の装置に関
する。この直列ビット流に続く８ビットは最後の装置の
次の装置を識別し、その予め定められたデータビット数
はその直後に続く。したがって、各装置は識別コードを
読取り、そのような識別コードにより識別された装置に
適切なデータビット数をクロックアウトすることによっ
て連続して読取られることができる。最初の装置の位置
は読取り過程が開始するとき不法の識別コードをそのシ
フトレジスタにシフトインすることによって確認される
ことができる。したがって、違法コードはシフトアウト
されたビット流の後縁の直後に続く。データが読取られ
る最後の装置、すなわち装置２００のデータビットはシ
フトアウトされたビット流の終了である。

【００２４】新しい形態を図４に示された連鎖状の装置
の選択された１つにプログラムするために、プログラミ
ング装置（パーソナルコンピュータまたはその類似のコ
ンピュータのような）は単に正確な識別コードおよびデ
ータを適切な装置にシフトし、プログラム入力をパルス
駆動する。正確なデータを選択された装置にシフトする
ために、連鎖中の位置並びに連鎖入力と選択された装置
の間の各レジスタセクション中のビット数を知る必要が
ある。この知識に関して、選択された装置の識別コード
および形態データは入力データビットのシーケンスに適
切に位置つけられる、すなわち、選択された装置の識別
コードが選択された装置の質問レジスタに到着するま
で、データは複数のシフトレジスタを通ってクロックさ
れる。わずか１つの回路の形態が変化されるのであれ
ば、ライン２１０を介して供給されたビット流は選択さ
れた装置の識別コードとの比較のために質問パルスのグ
ループを含むように構成され、選択された装置の適当な
形態データビット数の直後に続く。前述のように、この
ビット流は選択された装置の識別コードまたは質問がそ
のような装置のシフトレジスタの第２のセクションすな
わち質問セクションに位置するまで装置の連鎖の縦続し
たシフトレジスタに逐次シフトされる。１つの装置だけ
が構成されるべきであるならば、全ての他の装置のプロ
グラミングを阻止することが重要である。このために、
全ての他の装置の質問コードシフトレジスタ（それらは
変化しない）中にあるビットのグループはそのような装
置の違法識別コードを供給するために故意に生じ、その
ような他の装置のプログラミングを阻止する。プログラ
ミング、すなわち、データ形態シフトレジスタから特定
の装置の不揮発性メモリへの新しい形態データのシフト
は特定の装置の識別コードとそのような装置の質問シフ
トレジスタセクションに配置された質問コードが一致す
るときのみ行われることができることを理解するであろ
う。したがって、適切なデータビットが幾つかの装置の
シフトレジスタにシフトされた後、全ての装置に供給さ
れたプログラミング信号は質問コードが識別コードと整
合する装置のみプログラミングを行う。全ての他の装置
のプログラミングは質問レジスタの違法識別コードによ
って阻止される。質問コードおよび選択された識別コー
ドとの比較を用いるこの装置はプログラミング過程にお
いて一度に１つの装置を変更するか或いは全ての装置を
一緒に変更することを可能にする。

【００２５】図４に示されたように、複数の装置直列イ
ンターフェイスは多くの不揮発性のプログラム可能な装
置を低い一般費用でシステム全体に位置付けることが可
能である。単一の５ピンコネクタだけが全装置をアクセ
スするのに必要である。例えば、自動車において、その
ような構成変更可能な回路および装置は計器クラスタま
たは本体またはエンジン区画に位置されることができ
る。車両の種々の回路は全センサが接続され組立てられ
た後に調節されることができる。さらに、センサおよび
他の装置は時間または環境条件と共に変化するので、全
ての或いは任意の１つ以上の回路は種々のモジュールお
よび装置を取外す必要がなく調整し直すことが可能であ
る。車両動作は複数の回路の形態を読取ることによって
診断されることが可能である。そのような特徴は設計に
おいてフレキシブル性を付加し、低い組立および維持コ
ストをもたらす。

【図面の簡単な説明】

【図１】構成変更可能な固体ＤＩＰスイッチおよびその
構成制御インターフェイスの回路図。

【図２】構成変更可能な固体トリミングキャパシタおよ
びその構成制御インターフェイスの回路図。

【図３】構成変更可能な予めセット可能なカウンタおよ
びその構成制御インターフェイスの回路図。

【図４】構成変更可能な回路およびその構成変更制御イ
ンターフェイスの回路図。

【符号の説明】

10…ＤＩＰスイッチ、12…インターフェイス、30…不揮
発性メモリ、34…識別メモリ、36,38 …シフトレジスタ
セクション、40…比較回路、84,86,88…キャパシタ、12
0 …カウンタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク・ジェイ・ボハク・ジュニア アメリカ合衆国、カリフォルニア州 92653、ラグナ・ヒルズ、アルタミラ・ ドライブ 24901 (56)参考文献 特開 平１−195564（ＪＰ，Ａ) 特開 昭59−60785（ＪＰ，Ａ) 特開 昭60−150283（ＪＰ，Ａ) 特開 昭61−8786（ＪＰ，Ａ) 実開 平１−126640（ＪＰ，Ｕ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 調整可能な制御パラメータにより制御可
   能な電気回路と、 前記電気回路のみを識別する識別コードを記憶する識別
   コードメモリと、 調整されるべき電気回路の制御パラメータを受けるよう
   に接続されている不揮発性メモリ手段と、 制御パラメータデータを記憶するデータセクションおよ
   び質問コードデータを記憶する質問コードセクションを
   有し、直列入力データを受ける直列入力および直列デー
   タ出力を出力する出力を有するシフトレジスタと、 前記データセクションと前記不揮発性メモリ手段との間
   でデータを転送する手段と、 前記質問コードセクション中の質問コードと前記識別メ
   モリ中の識別コードとを比較して比較されたコードが整
   合したときに整合信号を出力する手段と、 第１および第２の入力と、前記データセクションから前
   記不揮発性メモリ手段に制御パラメータデータ転送を行
   なわせるために前記不揮発性メモリ手段に接続された出
   力とを有し、前記整合信号が前記第１の入力に供給され
   るプログラムゲートとをそれぞれ備えている複数のプロ
   グラム可能な装置と、 プログラム命令信号を前記各装置の前記プログラムゲー
   トの第２の入力に供給する手段と、 直列クロック信号を前記各装置の前記シフトレジスタに
   供給する手段と、 直列入力データを直列に接続された最初の装置のシフト
   レジスタの直列入力に供給する手段と、 前記不揮発性メモリ手段から前記シフトレジスタのデー
   タセクションに情報の転送を行わせ、前記識別コードメ
   モリから前記シフトレジスタの前記質問コードセクショ
   ンに情報の転送を行わせるために、読取り信号を前記各
   装置の前記シフトレジスタに供給する手段と、 各装置のシフトレジスタの出力を、直列に接続された最
   後の装置のシフトレジスタを除いて、隣接する次の装置
   のシフトレジスタの直列入力に接続する手段とを具備
   し、 最初と最後の装置が直列である直列に接続されている複
   数のプログラム可能な装置。