JP3024214B2 - アレイ増幅器 - Google Patents
アレイ増幅器Info
- Publication number
- JP3024214B2 JP3024214B2 JP2331109A JP33110990A JP3024214B2 JP 3024214 B2 JP3024214 B2 JP 3024214B2 JP 2331109 A JP2331109 A JP 2331109A JP 33110990 A JP33110990 A JP 33110990A JP 3024214 B2 JP3024214 B2 JP 3024214B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- amplifiers
- test signal
- input pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Amplifiers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、例えば多チャンネルのセンサからのアナロ
グ信号を処理するのに用いられるアレイ増幅器に関す
る。
グ信号を処理するのに用いられるアレイ増幅器に関す
る。
＜従来の技術＞ 多チャンネルのセンサからの各信号を、それぞれ変換
・増幅するアレイ増幅器は、近年、アナログLSI技術を
用いて高密度に集積化されつつある。このようにLSI化
されたアレイ増幅器は、多チャンネルのセンサ数に相当
する入力パッドを備えており、各センサとの接続は、一
般にその各入力パッドにワイヤボンディングを施した
り、あるいははんだバンプを形成することによって行わ
れる。また、LSI化された各増幅器の良否判定も、各入
力パッドにプローバの針を接触させて、その入力パッド
からテスト信号を入力することによって行われるの一般
的である。
・増幅するアレイ増幅器は、近年、アナログLSI技術を
用いて高密度に集積化されつつある。このようにLSI化
されたアレイ増幅器は、多チャンネルのセンサ数に相当
する入力パッドを備えており、各センサとの接続は、一
般にその各入力パッドにワイヤボンディングを施した
り、あるいははんだバンプを形成することによって行わ
れる。また、LSI化された各増幅器の良否判定も、各入
力パッドにプローバの針を接触させて、その入力パッド
からテスト信号を入力することによって行われるの一般
的である。
＜発明が解決しようとする課題＞ ところで、LSI化された従来のアレイ増幅器において
は、配線基板にLSIを実装してしまうと、各チャンネル
ごとにテスト信号を入力することは困難であった。すな
わち、テスト信号用の入力パッドを各チャンネルごとに
設けると、入力端子数が大幅に増加し、LSI自体が大き
くなるばかりでなく、そのLSIおよび基板上の配線の引
き回しも非常に難しくなる。このため、現状ではテスト
信号用の入力パッドは全チャンネル共通のものを一つだ
け設けて、その共通の入力パッドからテスト信号を入力
する方式が採用されている。ところが、このような方式
によると、例えばクロストークの測定などのような各チ
ャンネルごとにテスト信号を個別に入力することを必要
とするテストを行うことは実質的に不可能であった。
は、配線基板にLSIを実装してしまうと、各チャンネル
ごとにテスト信号を入力することは困難であった。すな
わち、テスト信号用の入力パッドを各チャンネルごとに
設けると、入力端子数が大幅に増加し、LSI自体が大き
くなるばかりでなく、そのLSIおよび基板上の配線の引
き回しも非常に難しくなる。このため、現状ではテスト
信号用の入力パッドは全チャンネル共通のものを一つだ
け設けて、その共通の入力パッドからテスト信号を入力
する方式が採用されている。ところが、このような方式
によると、例えばクロストークの測定などのような各チ
ャンネルごとにテスト信号を個別に入力することを必要
とするテストを行うことは実質的に不可能であった。
＜課題を解決するための手段＞ 本発明は、上記の従来の問題点を解決すべくなされた
もので、その構成を実施例に対応する図面を参照しつつ
説明すると、本発明は、複数個の増幅器１…４が集積化
されてなるアレイ増幅器において、各増幅器１…４の入
力部にそれぞれスイッチ1b…4bを介して接続された一つ
のテスト信号入力パッドと、その各スイッチの開閉をそ
れぞれ個別に制御する制御回路21…24が形成されている
ことによって特徴づけられる。
もので、その構成を実施例に対応する図面を参照しつつ
説明すると、本発明は、複数個の増幅器１…４が集積化
されてなるアレイ増幅器において、各増幅器１…４の入
力部にそれぞれスイッチ1b…4bを介して接続された一つ
のテスト信号入力パッドと、その各スイッチの開閉をそ
れぞれ個別に制御する制御回路21…24が形成されている
ことによって特徴づけられる。
＜作用＞ 各スイッチ1b…4bの開閉動作を制御するするとによ
り、各増幅器１…４のうち、いずれかをテスト信号入力
パッド３に選択的に接続することができる。ここで、制
御回路21…24は、例えば入力パッド４および５を用いて
外部入力信号によりその駆動を制御することが可能で、
従って、実装完了後においても、各増幅器１…４をそれ
ぞれ個別にテストすることを実現できる。しかも、新た
に設ける入力パッドの数は、例えば三つ程度と少なくて
済む。
り、各増幅器１…４のうち、いずれかをテスト信号入力
パッド３に選択的に接続することができる。ここで、制
御回路21…24は、例えば入力パッド４および５を用いて
外部入力信号によりその駆動を制御することが可能で、
従って、実装完了後においても、各増幅器１…４をそれ
ぞれ個別にテストすることを実現できる。しかも、新た
に設ける入力パッドの数は、例えば三つ程度と少なくて
済む。
＜実施例＞ 本発明の実施例を、以下、図面に基づいて説明する。
図面は本発明実施例の回路構成を示すブロック図であ
る。
る。
アレイ化された増幅器１…４の入力部は、それぞれア
ナログスイッチ1a…4aを介して入力パッド11…14に接続
されている。また、各増幅器１…４の入力部には、それ
ぞれアナログスイッチ1b…4bを介して一つのテスト信号
入力パッド３が接続されている。さらに各増幅器１…４
の出力側には、それぞれ出力パッド61…64がそれぞれ接
続されている。
ナログスイッチ1a…4aを介して入力パッド11…14に接続
されている。また、各増幅器１…４の入力部には、それ
ぞれアナログスイッチ1b…4bを介して一つのテスト信号
入力パッド３が接続されている。さらに各増幅器１…４
の出力側には、それぞれ出力パッド61…64がそれぞれ接
続されている。
各増幅器１…４の入力側に接続された一対のアナログ
スイッチ、例えば増幅器１の入力側のスイッチ1aおよび
1bのドライブ入力端子は、伴にＤフリップフロップ21の
出力端子Ｑに接続されており、Ｄフリップフロップ21の
出力値が「Ｌ」のときにはスイッチ1aが「閉」にスイッ
チ1bが「開」になり、一方、出力値が「Ｈ」のときには
反転してスイッチ1aが「開」にスイッチ1bが「閉」とな
る。そして、他の増幅器2,3および４の入力側に接続さ
れたスイッチ2a…４および2b…4bも、それぞれＤフリッ
プフロップ22,23および24の各出力に従って同様に動作
する。
スイッチ、例えば増幅器１の入力側のスイッチ1aおよび
1bのドライブ入力端子は、伴にＤフリップフロップ21の
出力端子Ｑに接続されており、Ｄフリップフロップ21の
出力値が「Ｌ」のときにはスイッチ1aが「閉」にスイッ
チ1bが「開」になり、一方、出力値が「Ｈ」のときには
反転してスイッチ1aが「開」にスイッチ1bが「閉」とな
る。そして、他の増幅器2,3および４の入力側に接続さ
れたスイッチ2a…４および2b…4bも、それぞれＤフリッ
プフロップ22,23および24の各出力に従って同様に動作
する。
Ｄフリップフロップ21の入力端子ＤにはＤ入力パッド
４が接続されている。またこの一番目のＤフリップフロ
ップ21の出力端子Ｑは二番目のＤフリップフロップ22の
入力端子Ｄに接続され、以下、同様にして四番目までの
各Ｄフリップフロップ22,23および24がそれぞれ相互に
接続されている。また、各Ｄフリップフロップ21…24の
それぞれの入力端子Ｃは一つのＣ入力パッド５に接続さ
れている。
４が接続されている。またこの一番目のＤフリップフロ
ップ21の出力端子Ｑは二番目のＤフリップフロップ22の
入力端子Ｄに接続され、以下、同様にして四番目までの
各Ｄフリップフロップ22,23および24がそれぞれ相互に
接続されている。また、各Ｄフリップフロップ21…24の
それぞれの入力端子Ｃは一つのＣ入力パッド５に接続さ
れている。
以上の増幅器１…4,アナログスイッチ1a…4aおよび1b
…4bならびにＤフリップフロップ21…24は一枚のチップ
にLSI化されており、入力パッド11…14,出力パッド61…
64,テスト信号入力パッド３ならびにＤおよびＣ入力パ
ッド４および５は、そのチップの所定位置に形成され
る。
…4bならびにＤフリップフロップ21…24は一枚のチップ
にLSI化されており、入力パッド11…14,出力パッド61…
64,テスト信号入力パッド３ならびにＤおよびＣ入力パ
ッド４および５は、そのチップの所定位置に形成され
る。
次に、各部の動作とともに本発明実施例の作用を述べ
る。
る。
まず、各Ｄフリップフロップ21…24はＣ入力によって
制御され、Ｄ入力によりその出力値Ｑがシリアルにロー
ドされる。従ってＤ入力を適宜に設定してＤフリップフ
ロップ21…24のいずれかを、「Ｈ」にロードすることに
より、そのロードしたレジスタに対応する増幅器をテス
ト信号入力パッド３に接続することができる。例えば、
Ｄフリップフロップ21のみを「Ｈ」にロードすると、ア
ナログスイッチ1aが「開」にスイッチ1bが「閉」となっ
て増幅器１のみがテスト信号入力パッド３に接続され
る。そして、この状態において、増幅器１をテスト動作
させた時には、他の増幅器２…３間において、どの程度
のクロストークが存在するかをチェックすることができ
る。あるいは逆に、増幅器２…３を同時動作させた時に
は、増幅器１の出力は安定であるか否かをチェックする
ことができる。
制御され、Ｄ入力によりその出力値Ｑがシリアルにロー
ドされる。従ってＤ入力を適宜に設定してＤフリップフ
ロップ21…24のいずれかを、「Ｈ」にロードすることに
より、そのロードしたレジスタに対応する増幅器をテス
ト信号入力パッド３に接続することができる。例えば、
Ｄフリップフロップ21のみを「Ｈ」にロードすると、ア
ナログスイッチ1aが「開」にスイッチ1bが「閉」となっ
て増幅器１のみがテスト信号入力パッド３に接続され
る。そして、この状態において、増幅器１をテスト動作
させた時には、他の増幅器２…３間において、どの程度
のクロストークが存在するかをチェックすることができ
る。あるいは逆に、増幅器２…３を同時動作させた時に
は、増幅器１の出力は安定であるか否かをチェックする
ことができる。
ここで、アナログLSIチップにおいては、実装状態に
よってその特性が変化する場合がしばしばあり、実装完
了後において例えばクロストーク等の測定を行えること
が望まれているが、このような実装完了後のテストは従
来では不可能であった。これに対し、上述したように本
発明実施例においてはそれも可能となる。
よってその特性が変化する場合がしばしばあり、実装完
了後において例えばクロストーク等の測定を行えること
が望まれているが、このような実装完了後のテストは従
来では不可能であった。これに対し、上述したように本
発明実施例においてはそれも可能となる。
また、以上の本発明実施例においては、テスト用端子
として新たに追加されるパッド数は三つのみで済み、基
板上の配線の引き回し等を比較的容易に行うことができ
る。しかも、LSIチップ内の増幅器の数および実装され
るLSIチップの数に関係なく、そのパッド数を一定にで
きるという利点もある。
として新たに追加されるパッド数は三つのみで済み、基
板上の配線の引き回し等を比較的容易に行うことができ
る。しかも、LSIチップ内の増幅器の数および実装され
るLSIチップの数に関係なく、そのパッド数を一定にで
きるという利点もある。
＜発明の効果＞ 以上説明したように、本発明によれば、LSI化した複
数の増幅器の各入力部を、それぞれスイッチを介して一
つのテスト信号入力パッドに接続するとともに、その各
スイッチをそのLSIチップの外部入力信号によりそれぞ
れ個別に開閉制御し得るよう構成したので、例えばテス
ト信号入力パッドとスイッチを制御するための二つの制
御信号入力パッドの合計三つのパッドを追加するだけで
よく、LSIチップ実装完了後において、各増幅器の動作
をそれぞれ個別にチェックすることが可能となる。これ
によって、従来では困難とされていた各増幅器間におけ
るクロスストーク等の測定の実現が可能なった。また、
LSIチップ実装前において動作テストを行う場合、従来
では、プローバの針が互いに近接した状態となり、特に
クロストークの測定においては、そのプローバ針の相互
の干渉により測定精度があまり良くなったが、本発明に
よると、テスト信号入力パッドにより任意のチャンネル
に信号を導入できるため、その測定を高精度に行うこと
も可能となる。
数の増幅器の各入力部を、それぞれスイッチを介して一
つのテスト信号入力パッドに接続するとともに、その各
スイッチをそのLSIチップの外部入力信号によりそれぞ
れ個別に開閉制御し得るよう構成したので、例えばテス
ト信号入力パッドとスイッチを制御するための二つの制
御信号入力パッドの合計三つのパッドを追加するだけで
よく、LSIチップ実装完了後において、各増幅器の動作
をそれぞれ個別にチェックすることが可能となる。これ
によって、従来では困難とされていた各増幅器間におけ
るクロスストーク等の測定の実現が可能なった。また、
LSIチップ実装前において動作テストを行う場合、従来
では、プローバの針が互いに近接した状態となり、特に
クロストークの測定においては、そのプローバ針の相互
の干渉により測定精度があまり良くなったが、本発明に
よると、テスト信号入力パッドにより任意のチャンネル
に信号を導入できるため、その測定を高精度に行うこと
も可能となる。
【図面の簡単な説明】 図面は本発明実施例の回路構成を示すブロック図であ
る。 １…４……増幅回路 1a…4a……アナログスイッチ 1b…4b……アナログスイッチ 21…24……Ｄフリップフロップ ３……テスト信号入力パッド ４……Ｄ入力パッド ５……Ｃ入力パッド 11…14……入力パッド 61…64……出力パッド
る。 １…４……増幅回路 1a…4a……アナログスイッチ 1b…4b……アナログスイッチ 21…24……Ｄフリップフロップ ３……テスト信号入力パッド ４……Ｄ入力パッド ５……Ｃ入力パッド 11…14……入力パッド 61…64……出力パッド
Claims (1)
- 【請求項１】複数個の増幅器が集積化されてなるアレイ
増幅器において、上記各増幅器の入力部にそれぞれスイ
ッチを介して接続された一つのテスト信号入力パッド
と、その各スイッチの開閉をそれぞれ個別に制御する制
御回路が形成されていることを特徴とするアレイ増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331109A JP3024214B2 (ja) | 1990-11-28 | 1990-11-28 | アレイ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331109A JP3024214B2 (ja) | 1990-11-28 | 1990-11-28 | アレイ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04198778A JPH04198778A (ja) | 1992-07-20 |
| JP3024214B2 true JP3024214B2 (ja) | 2000-03-21 |
Family
ID=18239963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331109A Expired - Fee Related JP3024214B2 (ja) | 1990-11-28 | 1990-11-28 | アレイ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024214B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11728803B2 (en) | 2021-07-20 | 2023-08-15 | Kabushiki Kaisha Toshiba | Multichannel switch integrated circuit |
-
1990
- 1990-11-28 JP JP2331109A patent/JP3024214B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11728803B2 (en) | 2021-07-20 | 2023-08-15 | Kabushiki Kaisha Toshiba | Multichannel switch integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04198778A (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| EP0341616A2 (en) | Architecture and device for testable mixed analog and digital VLSI circuits | |
| KR20070074606A (ko) | 반도체 디바이스 테스터용 인터페이스 장치 | |
| JPS5826171B2 (ja) | 集積回路モジユ−ル | |
| US7579689B2 (en) | Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
| KR100394575B1 (ko) | 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로 | |
| US7739571B2 (en) | Semiconductor integrated circuit and system LSI having a test expected value programming circuit | |
| JP3024214B2 (ja) | アレイ増幅器 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| US11353499B2 (en) | Electronic chip with analog input and output | |
| JP3130769B2 (ja) | 半導体装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JPS63178538A (ja) | 半導体集積回路装置 | |
| JPH07225258A (ja) | 半導体装置 | |
| EP1227502A1 (en) | Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM | |
| JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
| JPS6230971A (ja) | 半導体集積回路装置 | |
| JP4234826B2 (ja) | 半導体集積回路の評価方法 | |
| JP2001305187A (ja) | 回路基板、および、回路基板の検査装置 | |
| JPH11218560A (ja) | 検査回路 | |
| JP2002357641A (ja) | 半導体装置 | |
| JPH0680708B2 (ja) | 半導体チツプの検査方法 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH04288847A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |