JP3022897B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3022897B2 JP3022897B2 JP9154653A JP15465397A JP3022897B2 JP 3022897 B2 JP3022897 B2 JP 3022897B2 JP 9154653 A JP9154653 A JP 9154653A JP 15465397 A JP15465397 A JP 15465397A JP 3022897 B2 JP3022897 B2 JP 3022897B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion
- diffusion region
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、超高周波信号の増
幅に使用される電力増幅用の半導体装置に関し、特に、
エミッタにエミッタ安定化抵抗と呼ばれる拡散抵抗が接
続された半導体装置に関するものである。
幅に使用される電力増幅用の半導体装置に関し、特に、
エミッタにエミッタ安定化抵抗と呼ばれる拡散抵抗が接
続された半導体装置に関するものである。
【０００２】
【従来の技術】従来、携帯電話等の陸上移動体通信用送
信基地局やＴＶ、ラジオ等の放送局における電波送信機
には数十ＭＨｚ〜数千ＭＨｚ（例えば、９００ＭＨｚ）
の信号を増幅するパワートランジスタ（例えば、出力１
００Ｗ）が使用されている。この種パワートランジスタ
においては、出力安定化のためにエミッタに直列に安定
化抵抗が接続される。而して、これら送信機では一定の
周波数帯域内の多数の周波数成分を含む信号を重畳して
送信を行うため、線型性の悪い送信機ではこれら複数の
周波数信号成分間の相互変調を起こし信号間の干渉や帯
域外への信号の漏洩が発生し問題となる。すなわち、送
信機に使用されるパワートランジスタにおいては、高い
線形性が、換言すると低歪み特性が要求される。パワー
トランジスタの線形動作を阻害する要因の一つにエミッ
タ安定化拡散抵抗の接合容量の変化の問題がある。
信基地局やＴＶ、ラジオ等の放送局における電波送信機
には数十ＭＨｚ〜数千ＭＨｚ（例えば、９００ＭＨｚ）
の信号を増幅するパワートランジスタ（例えば、出力１
００Ｗ）が使用されている。この種パワートランジスタ
においては、出力安定化のためにエミッタに直列に安定
化抵抗が接続される。而して、これら送信機では一定の
周波数帯域内の多数の周波数成分を含む信号を重畳して
送信を行うため、線型性の悪い送信機ではこれら複数の
周波数信号成分間の相互変調を起こし信号間の干渉や帯
域外への信号の漏洩が発生し問題となる。すなわち、送
信機に使用されるパワートランジスタにおいては、高い
線形性が、換言すると低歪み特性が要求される。パワー
トランジスタの線形動作を阻害する要因の一つにエミッ
タ安定化拡散抵抗の接合容量の変化の問題がある。
【０００３】図４は、この種従来のパワートランジスタ
の構造を示す断面図である。同図に示されるように、コ
レクタ領域となる高不純物濃度のｎ型サブストレート１
上には、同じくコレクタ領域となる低不純物濃度のｎ型
エピタキシャル層２が形成され、このｎ型エピタキシャ
ル層２内には、ｐ型のベース領域１１が形成され、さら
にこのベース領域１１内にはｎ型のエミッタ領域１２が
形成されている。このエミッタ領域１２は大出力を得る
ために通常マルチフィンガー状に形成される。半導体基
板上には、シリコン酸化膜とシリコン窒化膜との積層膜
などによって構成される絶縁膜４が形成されており、ベ
ース領域１１およびエミッタ領域１２上には絶縁膜４が
選択的に除去されてコンタクトホールが形成されてい
る。エミッタ領域１２上には、このエミッタ領域を形成
するためのｎ型ポリシリコン膜１３が形成され、その上
にはアルミニウムなどからなるエミッタ電極１４が形成
されている。また、ベース領域上にはベース領域とオー
ミックに接触するベース電極１５が形成されている。ま
た、このトランジスタと隣接した領域にエミッタ安定化
抵抗を構成するｐ型拡散領域３が形成され、このｐ型拡
散領域３は、絶縁膜４に開孔されたコンタクトホール５
を介して抵抗引き出し配線６ａ、６ｂにより絶縁膜４上
に引き出されており、一方の抵抗引き出し配線６ａは、
基板上に形成された配線を介してエミッタ電極１４に接
続されており、他方の抵抗引き出し配線６ｂは、図外ボ
ンディングパッドに接続されている。このボンディング
パッドは通常接地される。動作時においては、コレクタ
（１、２）と拡散抵抗（３）との間には逆バイアスが印
加されるため、拡散領域３の周囲には空乏層７が広が
る。
の構造を示す断面図である。同図に示されるように、コ
レクタ領域となる高不純物濃度のｎ型サブストレート１
上には、同じくコレクタ領域となる低不純物濃度のｎ型
エピタキシャル層２が形成され、このｎ型エピタキシャ
ル層２内には、ｐ型のベース領域１１が形成され、さら
にこのベース領域１１内にはｎ型のエミッタ領域１２が
形成されている。このエミッタ領域１２は大出力を得る
ために通常マルチフィンガー状に形成される。半導体基
板上には、シリコン酸化膜とシリコン窒化膜との積層膜
などによって構成される絶縁膜４が形成されており、ベ
ース領域１１およびエミッタ領域１２上には絶縁膜４が
選択的に除去されてコンタクトホールが形成されてい
る。エミッタ領域１２上には、このエミッタ領域を形成
するためのｎ型ポリシリコン膜１３が形成され、その上
にはアルミニウムなどからなるエミッタ電極１４が形成
されている。また、ベース領域上にはベース領域とオー
ミックに接触するベース電極１５が形成されている。ま
た、このトランジスタと隣接した領域にエミッタ安定化
抵抗を構成するｐ型拡散領域３が形成され、このｐ型拡
散領域３は、絶縁膜４に開孔されたコンタクトホール５
を介して抵抗引き出し配線６ａ、６ｂにより絶縁膜４上
に引き出されており、一方の抵抗引き出し配線６ａは、
基板上に形成された配線を介してエミッタ電極１４に接
続されており、他方の抵抗引き出し配線６ｂは、図外ボ
ンディングパッドに接続されている。このボンディング
パッドは通常接地される。動作時においては、コレクタ
（１、２）と拡散抵抗（３）との間には逆バイアスが印
加されるため、拡散領域３の周囲には空乏層７が広が
る。
【０００４】なお、この種の拡散抵抗をエミッタ安定化
抵抗とする高出力トランジスタは、例えば特開昭５７−
２１０６７０号公報などにより公知となっている。ま
た、拡散抵抗に係るものではないが、特開昭５７−７９
６１号公報には、高不純物濃度サブストレートとベース
領域との間の低不純物濃度エピタキシャル層中に高不純
物濃度半導体層を形成することにより、ベース領域から
の空乏層の延びを抑制することが提案されている。
抵抗とする高出力トランジスタは、例えば特開昭５７−
２１０６７０号公報などにより公知となっている。ま
た、拡散抵抗に係るものではないが、特開昭５７−７９
６１号公報には、高不純物濃度サブストレートとベース
領域との間の低不純物濃度エピタキシャル層中に高不純
物濃度半導体層を形成することにより、ベース領域から
の空乏層の延びを抑制することが提案されている。
【０００５】
【発明が解決しようとする課題】バイポーラパワートラ
ンジスタの高周波電力増幅時における線型性を左右する
要素の一つとして、エミッタ安定化用に設けた拡散抵抗
部接合容量の電圧変化がある。図４に記載した従来例の
等価回路図を図５に示す。図４に示されるように、ｐ型
拡散領域３の周囲には空乏層７が形成されるため、コレ
クタ−拡散抵抗間（コレクタ−エミッタ間あるいはコレ
クタ−接地間）には接合容量Ｃが形成される。そして、
このような拡散抵抗では、通過する電流による電圧降下
により抵抗体の電位は変化し、またトランジスタ動作に
よりコレクタ電位が変化するため、ｐ型拡散領域３とｎ
型エピタキシャル層２の接合部にできる空乏層７の幅が
変化する。すなわち、ｎ型エピタキシャル層２−ｐ型拡
散領域間の電位差が広がると空乏層幅が大きくなり、ま
た両者間の電位差が少なくなると空乏層７の幅は狭くな
る。空乏層７の幅は最大限エピタキシャル層の厚さ程度
に変化する。
ンジスタの高周波電力増幅時における線型性を左右する
要素の一つとして、エミッタ安定化用に設けた拡散抵抗
部接合容量の電圧変化がある。図４に記載した従来例の
等価回路図を図５に示す。図４に示されるように、ｐ型
拡散領域３の周囲には空乏層７が形成されるため、コレ
クタ−拡散抵抗間（コレクタ−エミッタ間あるいはコレ
クタ−接地間）には接合容量Ｃが形成される。そして、
このような拡散抵抗では、通過する電流による電圧降下
により抵抗体の電位は変化し、またトランジスタ動作に
よりコレクタ電位が変化するため、ｐ型拡散領域３とｎ
型エピタキシャル層２の接合部にできる空乏層７の幅が
変化する。すなわち、ｎ型エピタキシャル層２−ｐ型拡
散領域間の電位差が広がると空乏層幅が大きくなり、ま
た両者間の電位差が少なくなると空乏層７の幅は狭くな
る。空乏層７の幅は最大限エピタキシャル層の厚さ程度
に変化する。
【０００６】一般に接合に印加される電圧（これをＶと
する）、ｎ型エピタキシャル層２の不純物濃度（これを
Ｎａとする）、接合容量Ｃの間には Ｃ∝ｎ√（Ｎａ／Ｖ） （ｎ：２〜３） の関係がある。すなわち、トランジスタの増幅動作時、
この拡散抵抗体を通過する信号の電圧振幅の大小に応じ
て接合容量も上式に従い変化することとなり、従来の半
導体装置ではこれにより信号の電流振幅に歪みが生じて
しまうという問題点があった。而して、上述した特開昭
５７−７９６１号公報に記載されたもののように、ベー
ス領域の直下に高不純物濃度半導体層を設ける手法で
は、拡散抵抗に係る接合容量の変化に起因する信号の歪
みを抑えることはできない。よって、本発明の解決すべ
き課題は、拡散抵抗部の空乏層幅の変化を抑え、信号の
歪みを抑制できる半導体装置を提供できるようにするこ
とである。
する）、ｎ型エピタキシャル層２の不純物濃度（これを
Ｎａとする）、接合容量Ｃの間には Ｃ∝ｎ√（Ｎａ／Ｖ） （ｎ：２〜３） の関係がある。すなわち、トランジスタの増幅動作時、
この拡散抵抗体を通過する信号の電圧振幅の大小に応じ
て接合容量も上式に従い変化することとなり、従来の半
導体装置ではこれにより信号の電流振幅に歪みが生じて
しまうという問題点があった。而して、上述した特開昭
５７−７９６１号公報に記載されたもののように、ベー
ス領域の直下に高不純物濃度半導体層を設ける手法で
は、拡散抵抗に係る接合容量の変化に起因する信号の歪
みを抑えることはできない。よって、本発明の解決すべ
き課題は、拡散抵抗部の空乏層幅の変化を抑え、信号の
歪みを抑制できる半導体装置を提供できるようにするこ
とである。
【０００７】
【課題を解決するための手段】上述した本発明の課題
は、拡散抵抗直下のエピタキシャル層内に拡散抵抗から
離間してエピタキシャル層と同一導電型の高濃度不純物
拡散層を形成することにより、解決することができる。
は、拡散抵抗直下のエピタキシャル層内に拡散抵抗から
離間してエピタキシャル層と同一導電型の高濃度不純物
拡散層を形成することにより、解決することができる。
【０００８】
【発明の実施の形態】本発明による半導体装置は、コレ
クタ領域を構成する高不純物濃度の第１導電型の半導体
層（１）の上に第１導電型のエピタキシャル層（２）が
形成され、該エピタキシャル層内に第２導電型のベース
領域（１１）と抵抗層となる第２導電型の拡散領域
（３）が形成され、前記ベース領域内に前記拡散領域の
一端に接続されたエミッタ領域（１２）が形成されてい
るものであって、前記拡散領域（３）の直下の前記エピ
タキシャル層内には、前記拡散領域から離間して第１導
電型の下部拡散層（８）が形成されていることを特徴と
している。
クタ領域を構成する高不純物濃度の第１導電型の半導体
層（１）の上に第１導電型のエピタキシャル層（２）が
形成され、該エピタキシャル層内に第２導電型のベース
領域（１１）と抵抗層となる第２導電型の拡散領域
（３）が形成され、前記ベース領域内に前記拡散領域の
一端に接続されたエミッタ領域（１２）が形成されてい
るものであって、前記拡散領域（３）の直下の前記エピ
タキシャル層内には、前記拡散領域から離間して第１導
電型の下部拡散層（８）が形成されていることを特徴と
している。
【０００９】そして、好ましくは、前記拡散領域（３）
の周囲の前記エピタキシャル層（２）内には、該拡散領
域を囲むように、かつ、該拡散領域からは離間して第１
導電型の周辺拡散層（１０）が形成される。さらに、前
記拡散領域（３）の周囲に、該拡散領域に接して第２導
電型の低不純物濃度拡散層がガードリングとして形成さ
れる。
の周囲の前記エピタキシャル層（２）内には、該拡散領
域を囲むように、かつ、該拡散領域からは離間して第１
導電型の周辺拡散層（１０）が形成される。さらに、前
記拡散領域（３）の周囲に、該拡散領域に接して第２導
電型の低不純物濃度拡散層がガードリングとして形成さ
れる。
【００１０】［作用］本発明によれば、拡散抵抗の直下
にエピタキシャル層と同一導電型の高不純物濃度拡散層
が形成される。そのため、空乏層の延びはこの高不純物
濃度の拡散層により止まり、拡散抵抗から延びる空乏層
の変化は抑制される。したがって、拡散抵抗−コレクタ
間の接合容量の変化が抑制され、容量変化に起因する歪
みの増大を抑えることが可能になり、高い線形性を有す
る良好な増幅動作を行う半導体装置を提供することが可
能になる。
にエピタキシャル層と同一導電型の高不純物濃度拡散層
が形成される。そのため、空乏層の延びはこの高不純物
濃度の拡散層により止まり、拡散抵抗から延びる空乏層
の変化は抑制される。したがって、拡散抵抗−コレクタ
間の接合容量の変化が抑制され、容量変化に起因する歪
みの増大を抑えることが可能になり、高い線形性を有す
る良好な増幅動作を行う半導体装置を提供することが可
能になる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例の拡散抵抗
部の状態を示す断面図である。この拡散抵抗は隣接して
形成されたバイポーラトランジスタのエミッタに接続さ
れているが、その状況は図４に示した従来例の場合と同
様であるのでトランジスタの図示は省略する。図１に示
されるように、高不純物濃度のｎ型サブストレート１上
にはｎ型エピタキシャル層２が形成されており、このｎ
型エピタキシャル層の表面領域内には拡散抵抗を構成す
るｐ型拡散領域３が形成されている。このｐ型拡散領域
３の直下のｎ型エピタキシャル層内にはｎ型サブストレ
ート１の不純物濃度とほぼ等しい不純物濃度の選択的ｎ
型拡散領域８が形成されている。
て説明する。図１は、本発明の第１の実施例の拡散抵抗
部の状態を示す断面図である。この拡散抵抗は隣接して
形成されたバイポーラトランジスタのエミッタに接続さ
れているが、その状況は図４に示した従来例の場合と同
様であるのでトランジスタの図示は省略する。図１に示
されるように、高不純物濃度のｎ型サブストレート１上
にはｎ型エピタキシャル層２が形成されており、このｎ
型エピタキシャル層の表面領域内には拡散抵抗を構成す
るｐ型拡散領域３が形成されている。このｐ型拡散領域
３の直下のｎ型エピタキシャル層内にはｎ型サブストレ
ート１の不純物濃度とほぼ等しい不純物濃度の選択的ｎ
型拡散領域８が形成されている。
【００１２】半導体基板上はシリコン酸化膜とシリコン
窒化膜の２層膜などからなる絶縁膜４に覆われており、
拡散抵抗は、絶縁膜４に開孔されたコンタクトホール５
を介して、抵抗引き出し配線６ａ、６ｂにより基板上に
引き出されている。抵抗引き出し配線６ａは図外バイポ
ーラトランジスタのエミッタに接続されており、抵抗引
き出し配線６ｂは、接地点に接続されるボンディングパ
ッド（図示なし）に接続されている。ｐ型拡散領域３か
らは、空乏層７が延びるがこの空乏層はｎ型拡散層領域
８によって止められるため、ｎ型エピタキシャル層２−
ｐ型拡散領域３（コレクタ−エミッタ）間の電位差が大
きくなっても、空乏層が広がることはなく、接合容量の
変化は抑制される。ここで、コレクタ−エミッタ間に生
じる最低の電位差で空乏層７がｎ型拡散領域８に達する
ように設定しておけば、トランジスタの増幅動作により
接合容量をほとんど変化させないようにすることができ
る。
窒化膜の２層膜などからなる絶縁膜４に覆われており、
拡散抵抗は、絶縁膜４に開孔されたコンタクトホール５
を介して、抵抗引き出し配線６ａ、６ｂにより基板上に
引き出されている。抵抗引き出し配線６ａは図外バイポ
ーラトランジスタのエミッタに接続されており、抵抗引
き出し配線６ｂは、接地点に接続されるボンディングパ
ッド（図示なし）に接続されている。ｐ型拡散領域３か
らは、空乏層７が延びるがこの空乏層はｎ型拡散層領域
８によって止められるため、ｎ型エピタキシャル層２−
ｐ型拡散領域３（コレクタ−エミッタ）間の電位差が大
きくなっても、空乏層が広がることはなく、接合容量の
変化は抑制される。ここで、コレクタ−エミッタ間に生
じる最低の電位差で空乏層７がｎ型拡散領域８に達する
ように設定しておけば、トランジスタの増幅動作により
接合容量をほとんど変化させないようにすることができ
る。
【００１３】図２は、本発明の第１の実施例の製造方法
を説明するための工程順の断面図である。図２（ａ）に
示されるように、不純物濃度１Ｅ２０ｃｍ-3、厚さ６０
０μｍのｎ型サブストレート１上に、不純物濃度１Ｅ１
５ｃｍ-3、厚さ５μｍのｎ型エピタキシャル層２を成長
させ、フォトリソグラフィ法により設けられたフォトレ
ジスト膜９ａをマスクにリンイオンを加速電圧２３０ｋ
ｅＶ、ドーズ量１Ｅ１５ｃｍ-2程度で注入して、選択的
ｎ型拡散領域８を形成する。
を説明するための工程順の断面図である。図２（ａ）に
示されるように、不純物濃度１Ｅ２０ｃｍ-3、厚さ６０
０μｍのｎ型サブストレート１上に、不純物濃度１Ｅ１
５ｃｍ-3、厚さ５μｍのｎ型エピタキシャル層２を成長
させ、フォトリソグラフィ法により設けられたフォトレ
ジスト膜９ａをマスクにリンイオンを加速電圧２３０ｋ
ｅＶ、ドーズ量１Ｅ１５ｃｍ-2程度で注入して、選択的
ｎ型拡散領域８を形成する。
【００１４】次に、図２（ｂ）に示されるように、フォ
トリソグラフィ法によりフォトレジスト膜９ｂを形成
し、これをマスクに、ホウ素を加速電圧約３０ｋｅＶ、
ドーズ量１Ｅ１３ｃｍ-2程度でイオン注入して、拡散抵
抗となるｐ型拡散領域３を形成する。このｐ型拡散領域
３の形成工程は、バイポーラトランジスタのベース領域
の形成工程と共通化することができる。次に、基板上に
シリコン酸化膜とシリコン窒化膜との２層膜などからな
る絶縁膜４を設け、フォトリソグラフィ法およびＲＩＥ
（反応性イオンエッチング）法を適用して絶縁膜４を選
択的に除去してｐ型拡散領域３の表面を露出させるコン
タクトホール５を形成する。このとき、バイポーラトラ
ンジスタのベースコンタクトも同時に開孔するようにす
ることができる。そして、密着層を形成した後スパッタ
法によりＡｕを０．３μｍ程度の膜厚に堆積し、これら
をパターニングして抵抗引き出し配線６ａ、６ｂを形成
する。
トリソグラフィ法によりフォトレジスト膜９ｂを形成
し、これをマスクに、ホウ素を加速電圧約３０ｋｅＶ、
ドーズ量１Ｅ１３ｃｍ-2程度でイオン注入して、拡散抵
抗となるｐ型拡散領域３を形成する。このｐ型拡散領域
３の形成工程は、バイポーラトランジスタのベース領域
の形成工程と共通化することができる。次に、基板上に
シリコン酸化膜とシリコン窒化膜との２層膜などからな
る絶縁膜４を設け、フォトリソグラフィ法およびＲＩＥ
（反応性イオンエッチング）法を適用して絶縁膜４を選
択的に除去してｐ型拡散領域３の表面を露出させるコン
タクトホール５を形成する。このとき、バイポーラトラ
ンジスタのベースコンタクトも同時に開孔するようにす
ることができる。そして、密着層を形成した後スパッタ
法によりＡｕを０．３μｍ程度の膜厚に堆積し、これら
をパターニングして抵抗引き出し配線６ａ、６ｂを形成
する。
【００１５】図３は、本発明の第２の実施例の拡散抵抗
部の状態を示す断面図である。同図において、図１に示
した第１の実施例の部分と同等の部分には同一の参照番
号が付せられているので重複する説明は省略するが、本
実施例においては、選択的ｎ型拡散領域８の外にこれと
同等の不純物濃度を有する第２の選択的ｎ型拡散領域１
０が、ｐ型拡散領域３の周囲にこれを囲むように形成さ
れている。本実施例によれば、空乏層７の横方向の延び
をも抑えることができるので、より一層接合容量の変化
を抑制することができる。
部の状態を示す断面図である。同図において、図１に示
した第１の実施例の部分と同等の部分には同一の参照番
号が付せられているので重複する説明は省略するが、本
実施例においては、選択的ｎ型拡散領域８の外にこれと
同等の不純物濃度を有する第２の選択的ｎ型拡散領域１
０が、ｐ型拡散領域３の周囲にこれを囲むように形成さ
れている。本実施例によれば、空乏層７の横方向の延び
をも抑えることができるので、より一層接合容量の変化
を抑制することができる。
【００１６】以上好ましい実施例について説明したが、
本願発明はこれら実施例に限定されるものではなく、特
許請求の範囲に記載された範囲内において適宜変更が可
能なものである。例えば、実施例では配線をＡｕにより
形成していたがこれをＡｌ配線とすることができる。ま
た、拡散抵抗の周囲にこの拡散抵抗に接して拡散抵抗と
同一導電型の低不純物濃度拡散層をガードリングとして
設けるようにしてもよい。さらに、実施例での不純物の
導電型をすべて逆にすることができる。
本願発明はこれら実施例に限定されるものではなく、特
許請求の範囲に記載された範囲内において適宜変更が可
能なものである。例えば、実施例では配線をＡｕにより
形成していたがこれをＡｌ配線とすることができる。ま
た、拡散抵抗の周囲にこの拡散抵抗に接して拡散抵抗と
同一導電型の低不純物濃度拡散層をガードリングとして
設けるようにしてもよい。さらに、実施例での不純物の
導電型をすべて逆にすることができる。
【００１７】
【発明の効果】以上説明したように、本発明による半導
体装置は、拡散抵抗の直下のエピタキシャル層内にエピ
タキシャル層と同一導電型の高不純物濃度拡散領域を設
けたものであるので、拡散抵抗部の空乏層幅の変化、従
って拡散抵抗に係る接合容量の変化を抑制することがで
き、信号の歪みを抑制することができる。
体装置は、拡散抵抗の直下のエピタキシャル層内にエピ
タキシャル層と同一導電型の高不純物濃度拡散領域を設
けたものであるので、拡散抵抗部の空乏層幅の変化、従
って拡散抵抗に係る接合容量の変化を抑制することがで
き、信号の歪みを抑制することができる。
【図１】本発明の第１の実施例の要部の断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めの工程順の断面図。
めの工程順の断面図。
【図３】本発明の第２の実施例の要部の断面図。
【図４】従来例の断面図。
【図５】従来例の等価回路図。
【符号の説明】 １ ｎ型サブストレート ２ ｎ型エピタキシャル層 ３ ｐ型拡散領域 ４ 絶縁膜 ５ コンタクトホール ６ａ、６ｂ 抵抗引き出し配線 ７ 空乏層 ８ 選択的ｎ型拡散領域 ９ａ、９ｂ フォトレジスト膜 １０ 第２の選択的ｎ型拡散領域 １１ ベース領域 １２ エミッタ領域 １３ ｎ型ポリシリコン膜 １４ エミッタ電極 １５ ベース電極 １６ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−163825（ＪＰ，Ａ) 特開 平７−221190（ＪＰ，Ａ) 特開 昭57−7961（ＪＰ，Ａ) 特開 昭60−157234（ＪＰ，Ａ) 特開 昭53−108394（ＪＰ，Ａ) 特開 昭54−67785（ＪＰ，Ａ) 特開 昭50−774（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/822 H01L 27/04
Claims (5)
- 【請求項１】 コレクタ領域を構成する高不純物濃度の
第１導電型の半導体層の上に第１導電型のエピタキシャ
ル層が形成され、該エピタキシャル層内に第２導電型の
ベース領域と抵抗層となる第２導電型の拡散領域が形成
され、前記ベース領域内に前記拡散領域の一端に接続さ
れたエミッタ領域が形成されている半導体装置におい
て、前記拡散領域の直下の前記エピタキシャル層内に
は、前記拡散領域から離間して第１導電型の下部拡散層
が形成されていることを特徴とする半導体装置。 - 【請求項２】 前記拡散領域の周囲の前記エピタキシャ
ル層内には、該拡散領域を囲むように、かつ、該拡散領
域からは離間して第１導電型の周辺拡散層が形成されて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記拡散領域の底面から前記下部拡散層
の上面までの距離は、前記拡散領域と前記半導体層間に
印加される電圧の最低値の電圧が印加された状態で両者
間の領域が空乏化する値に設定されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項４】 前記拡散領域の側面から前記周辺拡散層
の側面までの距離は、前記拡散領域と前記半導体層間に
印加される電圧の最低値の電圧が印加された状態で両者
間の領域が空乏化する値に設定されていることを特徴と
する請求項２記載の半導体装置。 - 【請求項５】 前記拡散領域の周囲に、該拡散領域に接
して第２導電型の低不純物濃度のガードリングが形成さ
れていることを特徴とする請求項１または２記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154653A JP3022897B2 (ja) | 1997-06-12 | 1997-06-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154653A JP3022897B2 (ja) | 1997-06-12 | 1997-06-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113895A JPH113895A (ja) | 1999-01-06 |
| JP3022897B2 true JP3022897B2 (ja) | 2000-03-21 |
Family
ID=15588948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154653A Expired - Fee Related JP3022897B2 (ja) | 1997-06-12 | 1997-06-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022897B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4583725B2 (ja) | 2003-05-16 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN100379812C (zh) | 2003-05-26 | 2008-04-09 | 三井-杜邦聚合化学株式会社 | 烯烃系聚合体组合物及使用了该组合物的易开封性密封材料 |
-
1997
- 1997-06-12 JP JP9154653A patent/JP3022897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH113895A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838348B2 (en) | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices | |
| US6573146B2 (en) | Methods of manufacturing complementary bipolar transistors | |
| US20080224174A1 (en) | Semiconductor device and manufacturing method of the same | |
| US3817794A (en) | Method for making high-gain transistors | |
| JP3022897B2 (ja) | 半導体装置 | |
| KR100366896B1 (ko) | 반도체 장치 | |
| US6239475B1 (en) | Vertical bipolar transistor having a field shield between the metallic interconnecting layer and the insulation oxide | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JP2004128142A (ja) | 半導体装置及びその製造方法 | |
| US20010000413A1 (en) | PNP lateral bipolar electronic device | |
| US6657279B1 (en) | PNP lateral bipolar electronic device and corresponding manufacturing process | |
| JP2988138B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US20020105053A1 (en) | Integrated circuit with bipolar transistors having different emitter base junction widths | |
| JPS62177966A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| US5323056A (en) | Bipolar transistor with a particular emitter structure | |
| JP2000183076A (ja) | 半導体装置およびその製造方法 | |
| JPH08213407A (ja) | 半導体装置 | |
| KR20000062604A (ko) | 바이폴라 트랜지스터를 포함하는 반도체장치 | |
| JPH0864608A (ja) | 半導体装置 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2003249504A (ja) | 半導体装置及びその製造方法 | |
| EP0783767A1 (en) | Bipolar transistor for use in linear amplifiers | |
| JPH0992743A (ja) | 半導体装置およびその製造方法 | |
| JPS61150231A (ja) | 半導体装置 | |
| JPH01120060A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |