JP3021926B2 - プログラマブルコントローラの逆コンパイル装置及び逆コンパイル方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラの逆コンパイル装置及び逆コンパイル方法に関す
る。

【０００２】

【従来の技術】従来より、現場における様々な物量的情
報或いは論理的情報に応じて所定の出力制御（シーケン
ス制御）を行うものとしてプログラマブルコントローラ
（以下、ＰＣと記載する）が広く用いられている。

【０００３】このＰＣのプログラミングの方法は、従来
コンピュータに関してはハードウエア、ソフトウエア共
に疎遠であったユーザにとって、ＰＣがコンピュータで
あることを意識することなく容易にプログラムを構築で
きるようにするというＰＣ開発当初からの目的に基づい
て、通常は、コンピュータプログラミングとは全く異な
る記述形式を伴う。一般には、ＰＣ化以前から現場で用
いられていた例えば図７(a) に示す接点（スイッチ）６
１、６２やコイル（リレー）６３等のシンボルマークに
よるリレー回路の展開接続図が用いられる。

【０００４】近年、ＰＣのプログラミングには、ＳＦＣ
（Sequencial Functiont Chart）というＰＣ専用の国際
規格のプログラム記述形式が用いられることが多くなっ
ている。これは、例えば図７(b) に示すように、ステッ
プ６４（ステップＡ′６４−１、Ｂ′６４−２又はＣ′
６４−３）と呼ばれる記述部と、トランジション６５
（ｔ１又はｔ２）と呼ばれる記述部とが交互に配置され
る形式をとる。上記ステップ６４は制御対象となる各工
程を表し、その工程で行うべき仕事の内容、即ち一連の
制御が記述される。また、トランジション６５は、次に
続くステップの選択条件を表し、そこに記述されたプロ
グラムの論理演算の結果の出力値がオンであれば次に続
くステップを選択し、オフであれば非選択とする。上記
ステップ６４及びトランジション６５の記述は、概ね上
述した図７(a) に示すリレー回路図と同様のものであ
る。

【０００５】そして、ユーザは、ＳＦＣプログラミング
装置（プログラムローダ）を用い、接点やコイルを記号
表記した入力キーにより、上記リレー回路図からなる図
形情報の組み合わせを上記ステップ及びトランジション
毎に入力することにより、例えば図８(a) に示すような
ＳＦＣ記述のプログラム図形（ＳＦＣプログラム）を作
成する。この作成されたＳＦＣプログラムは、ＰＣがコ
ンピュータとして動作するための機械語（マシンコー
ド）と上記ＳＦＣプログラムとを結ぶ中間コードで形成
されたＰＣ実行ファイルに変換（コンパイル）される。

【０００６】ところで、一般に、作業現場の工程の進行
状況、作業手順等の態様は流動的なものであるため、シ
ーケンス制御の手順（プログラミングの記述、すなわ
ち、ＳＦＣプログラム等）については変更がしばしば発
生する。このような場合、変更されたシーケンス制御が
所定通り動作するかどうかを確認するために、ＰＣを試
運転しながら処理中のＳＦＣプログラムを表示させるこ
とによりＰＣに対するモニタを行う。また、ＳＦＣプロ
グラムのデバッグ（不良個所の検索と修正）を行う場合
も、同様にＰＣ実行ファイルを逆変換（逆コンパイル）
して図８(a) のＳＦＣプログラムを表示装置に表示させ
ている。

【０００７】さらに、ＰＣが実際に稼動中のときにも、
現場の状況を監視、把握するために、上記同様に処理中
のＳＦＣプログラムを表示させて、シーケンス回路の動
作状態をモニタする。このようなＰＣに対するダイナミ
ックモニタ（実際に稼動中のモニタ）は極めて重要なも
のでありリアルタイムの表示速度が要求される。

【０００８】この場合、ＰＣ実行ファイルから逆コンパ
イルされたＳＦＣプログラムは、図８(b) に示すよう
に、ＲＡＭ(Random Access Memory)からなる表示用画素
ファイル上にドットイメージで作成された後、表示装置
の画面上に呼び出されて表示される。同図(b) の点線で
示す仕切り枠は、表示用画素ファイル上のＸ座標、Ｙ座
標で表される画素格納領域を示したものである。例えば
ステップＡ′の表示画素情報は座標（０、０）（Ｘ座標
が０、Ｙ座標が０）の領域に格納されており、トランジ
ションｔ１の画素情報は座標（０、１）（Ｘ座標が０、
Ｙ座標が１）の領域に格納されている。

【０００９】従来、上記ＰＣ実行ファイルから逆コンパ
イルしたＳＦＣプログラムを、表示用データ（画素情
報）としてメモリ（表示用画素ファイル）上に作成して
いく過程において、一旦作成した画素情報のメモリ上に
おける物理的な移動が頻繁に発生していた。

【００１０】例えば、図８(b) に示すメモリ上のＳＦＣ
プログラムの画素情報は、図９(a)に示すように、先ず
初めは、ステップＡ′、Ｂ′、及びＣ′の画素情報がそ
れぞれ座標（０、０）、（０、２）、及び（１、２）の
領域に格納され、それらのステップに係わる２個のトラ
ンジション画素情報が座標（０、１）及び（１、１）に
格納される（トランジションについては以後説明を省略
する）。

【００１１】次に、ＰＣ実行ファイルによりステップ
Ｂ′から後の分岐が読み出されると、先にメインフロー
から分岐しているステップＣ′の表示用データ（画素情
報）を座標（１、２）の領域から同図(b) に示すように
座標（２、２）の領域に移動させる。それから、同図
(c) に示すようにステップＢ′から分岐するステップ
Ｄ′を座標（０、４）の領域に格納すると共に、同じく
ステップＢ′から分岐するステップＥ′を座標（１、
４）の領域に格納する。

【００１２】次に、ステップＤ′から後の分岐が読み出
されると、この場合も、先に分岐したステップＣ′及び
ステップＥ′の画素情報が、座標（２、２）及び（１、
４）から、図１０(a) に示すように、それぞれ、座標
（３、２）及び（２、４）の領域へと、ふたたび移動さ
れる。

【００１３】そして、同図(b) に示すようにステップ
Ｄ′から分岐するステップＦ′及びステップＧ′を座標
（０、６）及び（１、６）の領域へそれぞれ格納する。
同図(b) に続いて、同図(c) に示すようにステップ
Ｈ′、Ｉ′、及びＪ′が座標（０、８）、（０、１
０）、及び（０、１２）の領域へそれぞれ格納されると
共に、分岐した各ステップの分岐終了が読み出され、順
次メインステップに合流することを示す画素情報が、座
標（０、７）、（１、７）、（２、５）〜（２、９）、
（０、９）、（１、９）、（３、３）〜（３、１１）、
及び（０、１１）〜（２、１１））へそれぞれ格納され
る。

【００１４】このように、ＳＦＣプログラムの逆コンパ
イルにおいては、ステップの分岐が読み出される都度、
上記図９(b) 及び図１０(a) に示すメモリ上における画
素情報の移動が逐次行なわれて、図８(b) に示す表示用
ＳＦＣプログラムの画素情報がメモリ上に完成する。そ
して、これが画面に表示される。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来の方式においては、画素情報の頻繁な移動によって時
間的ロスが発生し、プログラム・デバッグに時間がかか
り過ぎ、デバッグの効率が低下するという問題があっ
た。

【００１６】また、逆コンパイル速度に高速性が要求さ
れる試運転あるいは実際の稼動中におけるダイナミック
モニタにおいては、ＰＣの稼動速度にモニタ表示が追随
できない恐れがあった。

【００１７】また、移動させる画素情報を一時退避させ
るためのワークメモリ空間が、最大時においては表示用
の全データと同等分のメモリ空間を必要とする場合があ
り、メモリ空間に制限のあるプログラムローダの場合等
では対応できないという問題も有していた。

【００１８】本発明は、上記従来の実情に鑑みてなされ
たものであり、その目的とするところは、高速で、且つ
最小限のワークメモリ空間を使用して実行出来るプログ
ラマブルコントローラの逆コンパイル方法を実現するこ
とにある。

【００１９】

【課題を解決するための手段】本発明の手段は次の通り
である（図１の本発明の原理ブロック図参照）。記憶手
段１は、プログラマブルコントローラの命令ファイルか
ら読み出した命令情報をＳＦＣプログラム図形情報に変
換して記憶する。

【００２０】変換手段２は、記憶手段１の記憶領域を規
定するＸ座標及びＹ座標で表わされる物理的座標系のＸ
座標を論理的Ｘ座標に変換する。同手段による変換は、
例えば請求項２記載のように、記憶手段１の記憶領域の
物理的座標系を所定の領域毎にブロック化し、該ブロッ
ク毎に物理的Ｘ座標を論理的Ｘ座標に変換する。

【００２１】表示手段３は、記憶手段１の記憶領域から
前記ＳＦＣプログラム図形情報をＸ座標及びＹ座標の値
に基づいて線順次に読み出して画面表示する。制御手段
４は、表示手段３が記憶手段１の記憶領域から線順次に
読み出すＳＦＣプログラム図形情報のＸ座標を、変換手
段２により変換された論理的Ｘ座標に基づい順次読み出
すよう制御する。

【００２２】

【作用】本発明の手段の作用は次の通りである。プログ
ラマブルコントローラの命令ファイルから読み出された
命令情報がＳＦＣプログラム図形情報に変換されて記憶
手段１に記憶される際、その記憶領域を規定するＸ座標
及びＹ座標で表わされる物理的座標系が、変換手段２に
より、例えば所定の領域毎にブロック化され、そのブロ
ック毎に物理的Ｘ座標が論理的Ｘ座標に変換される。上
記ＳＦＣプログラム図形情報が表示手段３によりＸ座標
及びＹ座標の値に基づいて線順次に読み出されて画面表
示される際、制御手段４により、上記変換された論理的
Ｘ座標に基づい順次読み出されるように制御される。

【００２３】これにより、高速で、且つ最小限のワーク
メモリ空間を使用して実行出来るプログラマブルコント
ローラの逆コンパイル方法を実現することができる。

【００２４】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図２(a),(b) は、メモリ上の物理的
Ｘ座標系を、演算により算出した論理的Ｘ座標系に対応
させて管理する配列バッファ２０のデータ構成の例を示
す図である。

【００２５】同図(a),(b) において、配列バッファ２０
は、４つの配列データ部２０−０、２０−１、２０−２
及び２０−３からなる。各配列データ部２０−ｉ（ｉ＝
０、１、２又は３）は、物理座標部２０−ａと論理座標
部２０−ｂとを有する。

【００２６】物理座標部２０−ａには、物理的Ｘ座標領
域の代表値が格納される。本実施例では、配列データ部
２０−０、２０−１、２０−２及び２０−３の物理座標
部２０−ａには、それぞれ座標領域を表す代表値として
「０」、「１」、「２」及び「３」が格納される。

【００２７】また、論理座標部２０−ｂには、物理的Ｘ
座標領域に対応する論理的Ｘ座標領域の代表値が随時格
納される。同図(a) は初期設定時の状態を示しており、
配列データ部２０−０の論理座標部２０−ｂには、物理
座標部２０−ａの物理的Ｘ座標領域の代表値「０」に対
応して、論理的Ｘ座標領域の代表値「０」が格納され、
他の配列データ部２０−１、２０−２及び２０−３の論
理座標部２０−ｂには、未使用を示す例えば「ＦＦ」が
格納される。

【００２８】上記それぞれの代表値で表される座標領域
は、連続する複数の座標値からなる領域であり、後述す
るＹ座標領域についてもこれに準じる。以下、上述した
物理的Ｘ座標領域の代表値及び論理的Ｘ座標領域の代表
値を、それぞれ単に物理Ｘ座標、及び論理Ｘ座標と記載
する。

【００２９】同図(b) は、メモリ上における物理Ｘ座標
「１」の表示用データ（画素情報）を物理Ｘ座標「２」
に移動する必要が生じた場合、画素情報のメモリ上にお
ける実際の物理的な移動を行わずに、代りに、物理Ｘ座
標「１」が格納されている配列データ部２０−１の論理
座標部２０−ｂに、論理Ｘ座標「２」が格納された状態
を示している。そして、本来は上記画素情報を物理Ｘ座
標「２」に移動した後、移動によって画素情報が空白と
なった物理Ｘ座標「１」に格納するはずの新たな画素情
報がメモリ上の次の物理Ｘ座標「２」に格納され、その
物理Ｘ座標「２」が格納されている物理座標部２０−ａ
に対応する配列データ部２０−２の論理座標部２０−ｂ
に、論理Ｘ座標「１」が格納された状態を示している。

【００３０】ここで、上述したＳＦＣプログラムとＰＣ
実行ファイル（プログラムの中間コード命令ファイル）
について説明する。図３(a) に、ＳＦＣプログラムの一
例を示し、同図(b) に、同図(a) のＳＦＣプログラムか
ら変換（コンパイル）されたＰＣ実行ファイルを示す。

【００３１】図(b) においては、ＰＣ実行ファイルのア
ドレスＦＡ００〜ＦＡ４１に、コンパイルされた中間コ
ードによる命令が宣言されている。即ち、同図(a) に示
すＳＦＣプログラムの先頭ステップＡから後が分岐して
いるので、同図(b) に示すＰＣ実行ファイルの先頭アド
レスであるＦＡ００では、「分岐開始ブロック」が宣言
されている。続いてアドレスＦＡ０１では、上記分岐が
ステップＡからの分岐であることを示す「Ａから」が宣
言され、次のアドレスＦＡ０２で、分岐の一方の経路が
トランジションｔ３１を経由することを示す「ｔ３１を
経由して」が宣言されている。そして次のアドレスＦＡ
０３では、上記トランジションｔ３１の次にはステップ
Ｂがくることを示す「Ｂへ」が宣言されている。さらに
次のアドレスＦＡ０４では、分岐の他方の経路がトラン
ジションｔ４１を経由することを示す「ｔ４１を経由し
て」が宣言され、続くアドレスＦＡ０５で、上記トラン
ジションｔ４１の次にステップＣがくることを示す「Ｃ
へ」が宣言され、次のアドレスＦＡ０６で、上記分岐開
始ブロックの宣言が終了することを示す「ブロック終
了」が宣言されている。

【００３２】同図(a) のＳＦＣプログラムの、次のメイ
ンステップＢから、ステップＤ及びステップＥへの分岐
においても、ＰＣ実行ファイルのアドレスＦＡ０７〜Ｆ
Ａ１３で上述同様に宣言されている。さらに次のステッ
プＤから、ステップＦ及びステップＧへの分岐に対して
も、アドレスＦＡ１４〜ＦＡ２０で同様に宣言されてい
る。

【００３３】ＳＦＣプログラムのステップＦからステッ
プＨへの流れにはステップＧが合流して、ステップＧの
分岐が終了している。これについては、ＰＣ実行ファイ
ルのアドレスＦＡ２１において、分岐の終了したステッ
プが合流することを示す「分岐終了ブロック」が宣言さ
れている。そして次のアドレスＦＡ２２では、合流する
一方のステップがステップＦであることを示す「Ｆか
ら」が宣言され、次のアドレスＦＡ２３で、上記ステッ
プＦからの合流がトランジションｔ３４を経由すること
を示す「ｔ３４を経由して」が宣言されている。さらに
次のアドレスＦＡ２４において、合流する他方のステッ
プがステップＧであることを示す「Ｇから」が宣言さ
れ、次のアドレスＦＡ２５では、ステップＧがトランジ
ションｔ３８を経由して合流することを示す「ｔ３８を
経由して」が宣言されている。そして、次のアドレスＦ
Ａ２６で、上記２つのステップの合流先がステップＨで
あることを示す「Ｈへ」が宣言され、続くアドレスＦＡ
２７で、上記分岐終了ブロックの宣言が終了したことを
示す「ブロック終了」が宣言されている。

【００３４】ＳＦＣプログラムの次のステップＨと、先
に分岐したステップＥによる、ステップＩへの合流につ
いても、同様にＰＣ実行ファイルのアドレスＦＡ２８〜
ＦＡ３４で宣言され、また、続くステップＩと、先に分
岐したステップＣによる、ステップＪへの合流について
も、同様にアドレスＦＡ３５〜ＦＡ４１で宣言されてい
る。

【００３５】次に、上記構成の本実施例において、図２
(a),(b) に示す配列バッファ２０を用いて図３(b) に示
すＰＣ実行ファイルから同図(a) に示すＳＦＣプログラ
ムに逆変換する逆コンパイルの動作を、図４(a),(b) 及
び図５(a),(b) を用いて説明する。

【００３６】なお、この処理においては、表示用データ
メモリ４０が使用される。この表示用データメモリ４０
は、メモリ上の物理的な位置を、横方向がＸ座標「０」
〜「３」、縦方向がＹ座標「０」〜「１２」で表される
４×１３のＸＹ座標領域（以下、単に座標と記載する）
で構成される画素情報格納領域を有している。

【００３７】図４(a) において、先ず、ＰＣ実行ファイ
ルのアドレスＦＡ「００」〜「０６」の命令（図３(b)
参照）が解析され、その解析の結果として、逆変換（逆
コンパイアル）されたＳＦＣプログラムのステップＡが
座標（０、０）に格納され、トランジションｔ３１と分
岐経路４０−１の一部が座標（０、１）に格納され、ト
ランジションｔ４１と上記分岐経路４０−１の残部が座
標（１、１）に格納され、そしてステップＢ及びＣがそ
れぞれ座標（０、２）及び（１、２）に格納される（い
ずれも斜線で示す部分）。

【００３８】このように、メインステップＡ及びＢが物
理Ｘ座標「０」の位置に格納され、メインステップから
分岐するステップＣが、物理Ｘ座標「０」の右に隣接す
る物理Ｘ座標「１」の位置に格納される。

【００３９】上記の処理では、画素情報の移動がないの
で、この間、配列バッファ２０の論理座標部２０−ｂの
上記画素情報が格納された物理Ｘ座標「０」及び「１」
に対応する論理Ｘ座標値には、同じく「０」及び「１」
（図４(a) では論理Ｘ座標を括弧付きで示す、以下の図
面についても同様とする）が設定される。

【００４０】続いて、ＰＣ実行ファイルのアドレスＦＡ
「０７」〜「１３」の命令が解析され、メインステップ
Ｂからの分岐が判別されると、本来は、その分岐するス
テップの画素情報を物理Ｘ座標「１」の位置に格納する
ためには、先に分岐したステップＣの分岐が終了してい
ないため、そのステップＣ及びトランジションｔ４１と
分岐経路４０−１の残部の画素情報を、それぞれメモリ
上の物理座標（１、２）及び（１、１）から、右隣の物
理座標（２、２）及び（２、１）に移動させて、物理Ｘ
座標「１」の位置をクリアする必要が生ずる。

【００４１】このとき、同図(b) に示すように、ステッ
プＣ及びトランジションｔ４１と分岐経路４０−１の残
部の画素情報をメモリ上では移動せず、代りに、その物
理座標（１、２）及び（１、１）の物理Ｘ座標「１」に
対応する論理Ｘ座標を「２」に設定する。つぎに、画素
情報が未格納となっている物理座標（２、０）〜（２、
１２）の物理Ｘ座標「２」に対応する論理Ｘ座標を
「１」に設定する。そして、ステップＢから分岐するメ
インステップＤ及びトランジションｔ３２と分岐経路４
０−２の一部を、それぞれ物理座標（０、４）及び
（０、３）に格納すると共に、同じくステップＢから分
岐するステップＥ及びトランジションｔ３９と分岐経路
４０−２の残部を、それぞれ上記画素情報が未格納とな
っていた物理座標（２、４）及び（２、３）に格納し、
さらに、前述のステップＣの分岐経路４０−１の延長部
を物理座標（２、１）に格納する（いずれも斜線で示す
部分）。

【００４２】このように、この時点において本来は、物
理Ｘ座標「１」の位置に格納されるべきステップＥ及び
トランジションｔ３９等が、画素情報の未格納な物理Ｘ
座標「２」の位置に格納され、対応する論理Ｘ座標が
「１」に設定される。また、すでに格納されている画素
情報については、関係する配列バッファ２０の論理Ｘ座
標が設定し直されるのみであり、画素情報が実際にメモ
リ上で移動されることはない。

【００４３】続いて、次のＰＣ実行ファイルのアドレス
ＦＡ「１４」〜「２０」の命令が解析され、ふたたびメ
インステップＤからの分岐が判別されると、この場合も
本来は、その分岐するステップの画素情報を物理Ｘ座標
「１」の位置に格納するためには、先に分岐したステッ
プＣ及びステップＥの分岐が終了していないため、それ
らのステップＣ及びＥ、トランジションｔ４１及びｔ３
９、分岐経路４０−１の残部及び４０−２の残部等の画
素情報を、それらが格納されている物理座標から右隣の
物理座標に移動させて、物理Ｘ座標「１」の位置をクリ
アする必要が生ずる。

【００４４】この場合も、図５(a) に示すように、ステ
ップＣ及びＥ、トランジションｔ４１及びｔ３９、分岐
経路４０−１の残部及び４０−２の残部等の画素情報を
メモリ上では移動せず、代りに、それらの画素情報が格
納されている物理Ｘ座標「１」及び「２」に対応する論
理Ｘ座標「２」及び「１」（図４(b) 参照）を、「１」
インクリメントして「３」及び「２」とする。これによ
り、論理Ｘ座標上において画素情報の移動が完了する。

【００４５】つぎに、画素情報が未格納となっている物
理座標（３、０）〜（３、１２）の物理Ｘ座標「３」に
対応する論理Ｘ座標を「１」に設定する。そして、ステ
ップＤから分岐するメインステップＦ及びトランジショ
ンｔ３４と分岐経路４０−３の一部を、それぞれ物理座
標（０、６）及び（０、５）に格納すると共に、同じく
ステップＤから分岐するステップＧ及びトランジション
ｔ３７と分岐経路４０−３の残部を、それぞれ上記画素
情報が未格納となっていた物理座標（３、６）及び
（３、５）に格納し、さらに、前述のステップＣの分岐
経路４０−１の新たな延長部を物理座標（３、１）に、
ステップＥの分岐経路４０−２の延長部を物理座標
（３、３）に格納する（いずれも斜線で示す部分）。

【００４６】このように、本来は、物理Ｘ座標「１」の
位置に格納されるべきステップＧ及びトランジションｔ
３７等が、画素情報の未格納な物理Ｘ座標「３」の位置
に格納され、対応する論理Ｘ座標が「１」に設定され
る。そして、すでに格納されている画素情報について
は、関係する配列バッファ２０の論理Ｘ座標が「１」イ
ンクリメントされて設定し直されるのみであり、画素情
報がメモリ上で実際に移動されることはない。

【００４７】この後さらに、ＰＣ実行ファイルのアドレ
スＦＡ「２１」〜「４１」の命令が解析され、図５(b)
に示すように、メインステップＨ、Ｉ、及びＪが物理座
標（０、８）、（０、１０）、及び（０、１２）に格納
され、それらのトランジション及び分岐合流経路が物理
座標（０、７）、（０、９）、及び（０、１１）に格納
されると共に、分岐した各ステップの分岐終了経路、合
流経路等が物理座標（１、３）〜（１、１１）、（２、
５）〜（２、９）、（２、１１）、（３、７）、（３、
９）、及び（３、１１）へそれぞれ格納される（いずれ
も斜線で示す部分）。

【００４８】図６(a) に、上記メモリ上に完成された画
素情報を斜線表示を取り除いて再掲する。このように、
物理Ｘ座標「０」、「１」、「２」及び「３」に対応す
る論理Ｘ座標には「０」、「３」、「２」及び「１」が
設定されている。

【００４９】この画素情報が、画面表示のためにメモリ
から読み出されるときは、同図(b)に示すように、Ｙ座
標については、そのまま物理Ｙ座標で読み出されるが、
Ｘ座標については、論理Ｘ座標に基づいて「０」、
「１」、「２」及び「３」と順次読み出される。したが
って、メモリ上の画素情報は、それらの論理Ｘ座標に対
応する物理Ｘ座標「０」、「３」、「２」及び「１」の
順に読み出されて画面表示される。

【００５０】このように、本実施例においては、表示用
データメモリ４０に画素情報を格納していく過程におい
て、先に格納した画素情報を移動することなく、単に配
列バッファ２０の論理Ｘ座標の値を変更するのみで、新
たな分岐情報を新たなメモリ領域に格納し、あたかもメ
モリ上で画素情報を移動した場合と全く同一の画面表示
をすることができる。

【００５１】

【発明の効果】上述したように、本発明によれば、画素
情報のメモリ上の物理的移動を排除して高速に且つ最小
限のワークメモリ空間を使用して逆コンパイルを行うこ
とが出来るので、画素情報の頻繁な移動による時間的ロ
スがなくなるためプログラム・デバッグの効率が向上す
る。また、高速な逆コンパイルによりＰＣの稼動速度に
追随するモニタ表示が行えるためＰＣの試運転あるいは
実際の稼動中におけるリアルタイムのダイナミックモニ
タが可能となり作業管理業務の効率が向上する。また、
移動させる画素情報を一時退避させるためのワークメモ
リ空間が不用となるためメモリ空間に制限のあるプログ
ラムローダでも対応できるのでコストパフォーマンスが
向上する。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】(a),(b) は配列バッファのデータ構成の例を示
す図である。

【図３】(a) はＳＦＣプログラムの一例を示す図、(b)
はＳＦＣプログラムからコンパイルされたＰＣ実行ファ
イルを示す図である。

【図４】(a),(b) はＰＣ実行ファイルからＳＦＣプログ
ラムに逆コンパイルする動作を説明する図である。

【図５】(a),(b) はＰＣ実行ファイルからＳＦＣプログ
ラムに逆コンパイルする動作を説明する図である。

【図６】(a) はメモリ上に完成された画素情報を示す
図、(b) はメモリ上の画素情報が表示画面に読み出され
る状態を説明する図である。

【図７】(a) はシンボルマークによるリレー回路の展開
接続図、(b) はＳＦＣプログラム記述形式を説明する図
である。

【図８】(a) は従来のＳＦＣプログラムの画面表示例を
示す図、(b) は従来のメモリ上の表示用データの構成を
示す図である。

【図９】(a),(b),(c) は従来のメモリ上の画素情報に対
して行われる移動について説明する図である。

【図１０】(a),(b),(c) は従来のメモリ上の画素情報に
対して行われる移動について説明する図である。

【符号の説明】

２０ 配列バッファ ２０−０〜２０−３ 配列データ部 ２０−ａ 物理Ｘ座標部 ２０−ｂ 論理Ｘ座標部 Ａ〜Ｊ ステップ ｔ３１〜ｔ４２ トランジション

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラの命令ファ
   イルから読み出した命令情報をＳＦＣプログラム図形情
   報に変換して記憶する記憶手段(1) と、 該記憶手段(1) の記憶領域を規定するＸ座標及びＹ座標
   で表わされる物理的座標系のＸ座標を論理的Ｘ座標に変
   換する変換手段(2) と、 前記記憶手段(1) の記憶領域から前記ＳＦＣプログラム
   図形情報をＸ座標及びＹ座標の値に基づいて線順次に読
   み出して画面表示する表示手段(3) と、 該表示手段(3) が前記記憶手段(1) の記憶領域から線順
   次に読み出すＳＦＣプログラム図形情報のＸ座標を、前
   記変換手段(2) により変換された論理的Ｘ座標に基づい
   順次読み出すよう制御する制御手段(4) と、 を有することを特徴とするプログラマブルコントローラ
   の逆コンパイル装置。
2. 【請求項２】 前記変換手段(2) は、前記記憶手段(1)
   の記憶領域の物理的座標系を所定の領域毎にブロック化
   し、該ブロック毎に物理的Ｘ座標を論理的Ｘ座標に変換
   することを特徴とする請求項１記載のプログラマブルコ
   ントローラの逆コンパイル装置。
3. 【請求項３】 プログラマブルコントローラの命令ファ
   イルから読み出した命令情報をＳＦＣプログラム図形情
   報に変換して記憶する記憶工程と、 該記憶工程における記憶領域を規定するＸ座標及びＹ座
   標で表わされる物理的座標系のＸ座標を論理的Ｘ座標に
   変換する変換工程と、 前記記憶工程の記憶領域から前記ＳＦＣプログラム図形
   情報をＸ座標及びＹ座標の値に基づいて線順次に読み出
   して画面表示する表示工程と、 該表示工程が前記記憶工程の記憶領域から線順次に読み
   出すＳＦＣプログラム図形情報のＸ座標を、前記変換工
   程により変換された論理的Ｘ座標に基づい順次読み出す
   よう制御する制御工程と、 を有することを特徴とするプログラマブルコントローラ
   の逆コンパイル方法。
4. 【請求項４】 前記変換工程は、前記記憶工程の記憶領
   域の物理的座標系を所定の領域毎にブロック化し、該ブ
   ロック毎に物理的Ｘ座標を論理的Ｘ座標に変換すること
   を特徴とする請求項３記載のプログラマブルコントロー
   ラの逆コンパイル方法。