JP3017509B2 - Compound semiconductor wafer and method of manufacturing the same - Google Patents
Compound semiconductor wafer and method of manufacturing the sameInfo
- Publication number
- JP3017509B2 JP3017509B2 JP1343230A JP34323089A JP3017509B2 JP 3017509 B2 JP3017509 B2 JP 3017509B2 JP 1343230 A JP1343230 A JP 1343230A JP 34323089 A JP34323089 A JP 34323089A JP 3017509 B2 JP3017509 B2 JP 3017509B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- schottky
- oxygen
- manufacturing
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、化合物半導体ウェーハに係り、特にショッ
トキー電極形成に適したウェーハに関するものである。Description: TECHNICAL FIELD The present invention relates to a compound semiconductor wafer, and more particularly to a wafer suitable for forming a Schottky electrode.
近年、高速動作が可能な集積回路用素子としてショッ
トキーゲート型電界効果トランジスタ(FET)が注目さ
れている。従来のショットキーゲート電界効果トランジ
スタの一般的構造は、GaAsなどの半絶縁性半導体基板の
表面に、エピタキシャル成長やイオン注入によって一様
な厚さのn型作動層を形成し、この作動層の表面に金属
を蒸着させることによりソース電極、ドレイン電極及び
ショットキーゲート電極を形成している(特開昭57−12
6168、特開昭58−147160等参照)。2. Description of the Related Art In recent years, a Schottky gate field effect transistor (FET) has attracted attention as an element for an integrated circuit that can operate at high speed. The general structure of a conventional Schottky gate field-effect transistor is that an n-type active layer having a uniform thickness is formed on the surface of a semi-insulating semiconductor substrate such as GaAs by epitaxial growth or ion implantation. A source electrode, a drain electrode and a Schottky gate electrode are formed by depositing a metal on the substrate.
6168, JP-A-58-147160).
従来の技術においては、化合物半導体基板(以下ウェ
ーハと記す。)の表面を化学的エッチング処理または、
プラズマエッチング処理した後に、真空蒸着法、スパッ
タリング法等により電極金属をウェーハ表面に付着させ
る。次に電極金属をフォトリソグラフィー技術により所
定形状に加工しショットキー電極を形成するのが一般的
である。In the prior art, the surface of a compound semiconductor substrate (hereinafter referred to as a wafer) is chemically etched or
After the plasma etching, an electrode metal is adhered to the wafer surface by a vacuum deposition method, a sputtering method, or the like. Next, the electrode metal is generally processed into a predetermined shape by photolithography to form a Schottky electrode.
ショットキー電極形成上最も重要な点は、ショットキ
ー障壁高さΦBが大きいことである。ΦBの大きな電極
を形成するには、半導体表面の清浄化、金属(電極材
料)の選定が重要である。従来の電極形成技術では、半
導体の表面準位の影響によりΦBの大きな電極を形成す
ることが困難とされているInP等の半導体材料がある。Schottky electrode formed on the most important point is that the large Schottky barrier height [Phi B. To form a large electrode [Phi B is cleaned semiconductor surface, the choice of metal (electrode material) is important. In the conventional electrode forming techniques, there is a semiconductor material such as InP that can form a large electrode [Phi B is difficult due to the influence of semiconductor surface level.
本発明は、半導体表面の状態がΦBに影響を及ぼすこ
とに着目し、従来の電極形成工程に酸素イオン注入工
程、酸素プラズマ処理工程等の表面改質工程を加えるこ
とにより、表面準位を変化させ、良好なショットキー電
極を形成するのが目的である。The present invention focuses on that the state of the semiconductor surface affects the [Phi B, the oxygen ion implantation step into a conventional electrode forming step, by adding a surface modifying step such as an oxygen plasma treatment process, the surface state The purpose is to change it to form a good Schottky electrode.
ショットキー電極の障壁高さΦBは、半導体表面の清
浄度や表面酸化膜の厚さや膜質により大きく変化する。
本発明は、半導体表面から一定深さの酸素濃度を高くす
ることにより、ΦBが増加することを見出した。すなわ
ち、表面から0.1μm以下の浅い領域で酸素イオン濃度
を1×1018atoms・cm-3以上とすることにより、ショッ
トキー電極の障壁高さΦBが高くなり良好なショットキ
ー電極が形成できることが判った。通常、基板の極く表
面には吸着水分や酸化物などがあるため、酸素濃度は10
18atoms・cm-3よりも高いが、良好な電極を形成するた
めにこれら吸着酸素をエッチング等により除去したあと
は、酸素濃度は1016atoms・cm-3以下であり、ΦBは0.4
eV程度である。本発明はこの吸着酸素除去した後のショ
ットキー電極形成領域の酸素濃度を1018atoms・cm-3以
上に高めたものである。この結果ΦBは0.6eV以上とな
り、良好なショットキー電極の形成が可能となる。The barrier height Φ B of the Schottky electrode greatly changes depending on the cleanliness of the semiconductor surface and the thickness and quality of the surface oxide film.
The present invention has found that Φ B increases by increasing the oxygen concentration at a certain depth from the semiconductor surface. That is, by setting the oxygen ion concentration to 1 × 10 18 atoms · cm −3 or more in a shallow region of 0.1 μm or less from the surface, the barrier height Φ B of the Schottky electrode is increased and a good Schottky electrode can be formed. I understood. Usually, the oxygen concentration is 10
18 higher than the atoms · cm -3, but after removal by etching or the like of these adsorbed oxygen to form a good electrode, the oxygen concentration is 10 16 atoms · cm -3 or less, the [Phi B 0.4
It is about eV. In the present invention, the oxygen concentration in the Schottky electrode formation region after removing the adsorbed oxygen is increased to 10 18 atoms · cm −3 or more. The results [Phi B becomes more 0.6 eV, it is possible to form a good Schottky electrode.
基板の酸素濃度を高めるには、イオン注入法で処理す
る方法が利用できる。In order to increase the oxygen concentration of the substrate, a method of performing treatment by an ion implantation method can be used.
酸素イオン注入工程を含むショットキー電極形成方法
は、まず一般的に実施されている方法で半導体表面の清
浄化を行う。例えば、研磨、化学的エッチングやイオン
によるスパッタリング等の前処理を施した後、通常用い
られているイオン注入装置で半導体に酸素イオンを注入
し、表面改質を行う。注入エネルギーは表面近傍の酸素
濃度を高くし、半導体の注入による損傷の少ない50keV
以下の低エネルギーが望ましい。酸素イオンの注入ドー
ズ量は、1×1012〜1×1014cm-2の範囲が望ましい。1
×1012cm-2以下では、表面改質効果が不十分でΦBの増
加が認められず、1×1014cm-2以上では、注入損傷によ
りΦBの低下やデバイス性能の劣化を起こし良好なショ
ットキー接合は得られない。In a method of forming a Schottky electrode including an oxygen ion implantation step, first, a semiconductor surface is cleaned by a generally practiced method. For example, after performing pretreatment such as polishing, chemical etching, or sputtering with ions, oxygen ions are implanted into the semiconductor by a commonly used ion implantation apparatus to perform surface modification. The implantation energy increases the oxygen concentration near the surface and reduces the damage caused by semiconductor implantation to 50 keV.
The following low energy is desirable. The implantation dose of oxygen ions is preferably in the range of 1 × 10 12 to 1 × 10 14 cm −2 . 1
× In 10 12 cm -2 or less, the surface modification effect is not observed an increase in insufficient [Phi B, 1 in × 10 14 cm -2 or higher, the injection damages the cause degradation and a decrease in device performance [Phi B Good Schottky bonding cannot be obtained.
イオン注入により表面を改質した後に、半導体表面
に、真空蒸着法等により、適切な金属薄膜を被着させ、
ショットキー接合を形成する。その後に、通常用いられ
ているフォトリソグラフィー技術により金属を所望の形
状に加工しショットキー電極を形成する。After modifying the surface by ion implantation, a suitable metal thin film is deposited on the semiconductor surface by vacuum evaporation or the like,
Form a Schottky junction. Thereafter, the metal is processed into a desired shape by a commonly used photolithography technique to form a Schottky electrode.
前述の表面改質工程は、表面酸素濃度を増加させ、半
導体の結合状態を変化させると考えられる。この結合状
態が表面準位または半導体のバンドギャップの変化を生
じさせ、ショットキー障壁高さΦBが増加すると推定さ
れる。It is considered that the above-mentioned surface modification step increases the surface oxygen concentration and changes the bonding state of the semiconductor. It is estimated that this coupling state causes a change in the surface state or the band gap of the semiconductor, and the Schottky barrier height Φ B increases.
実施例 1 従来技術では、良好なショットキー接合が得ることが
困難と考えられているInP単結晶基板に、Auショットキ
ー電極を形成する方法について後述する。Example 1 In the related art, a method of forming an Au Schottky electrode on an InP single crystal substrate, which is considered to be difficult to obtain a good Schottky junction, will be described later.
アンドープInP基板(N型)の(100)面をミラー研磨
後、基板をBr2−CH3OH(Br2濃度=1%)エッチング液
に、室温において1分間浸漬した。エッチング後、超純
水で水洗し、乾燥を行い表面を清浄化した。After the mirror polished surface (100) of undoped InP substrate (N-type), the substrate to Br 2 -CH 3 OH (Br 2 concentration = 1%) an etchant was immersed for 1 minute at room temperature. After etching, the surface was washed with ultrapure water and dried to clean the surface.
次に、通常のフォトリソグラフィー技術を用い、ウェ
ーハ表面にフォトレジスト(ポジ型)により電極パター
ンを形成した。Next, an electrode pattern was formed on the wafer surface by a photoresist (positive type) using a normal photolithography technique.
パターンを形成したウェーハを、チャネリング効果を
防止する為イオンビームに対する傾斜角度が軸方向に於
いて7度、回転方向に於いては、<0>方向と傾斜
軸のなす角度を30度とし、イオン注入装置にセットし
た。In order to prevent the channeling effect, the tilt angle of the patterned wafer is set to 7 degrees in the axial direction with respect to the ion beam, and the angle between the <0> direction and the tilt axis is set to 30 degrees in the rotational direction. It was set in the injection device.
イオン注入条件は、酸素1価イオン(質量数=32)を
10keVのエネルギー、1×1013cm-2のドーズ量でウェー
ハに注入した。イオン注入後、抵抗加熱式の真空蒸着法
によりウェーハ表面に金を約2000Å蒸着し、ショットキ
ー接合を形成した。その後、通常のリフトオフ法により
フォトレジストの剥離および電極パターンの形成を行っ
た。このウェーハの酸素濃度をSIMSにより測定した結果
を第1図(a)に示す。The ion implantation conditions were as follows: oxygen monovalent ions (mass number = 32)
The wafer was implanted with an energy of 10 keV and a dose of 1 × 10 13 cm −2 . After the ion implantation, gold was vapor-deposited on the wafer surface by a resistance heating type vacuum vapor deposition method for about 2000 mm to form a Schottky junction. Thereafter, the photoresist was removed and the electrode pattern was formed by a normal lift-off method. FIG. 1A shows the result of measuring the oxygen concentration of this wafer by SIMS.
第1図において表面から0.01μmまでは吸着酸素に依
るものであるが、0.03μmの位置をピークにイオン注入
による高濃度の酸素が認められる。In FIG. 1, up to 0.01 μm from the surface depends on adsorbed oxygen, but a high concentration of oxygen due to ion implantation is observed at a peak of 0.03 μm.
第2図(a)に上述の方法により得られたショットキ
ー電極の順方向電流−電圧特性を示した。また同図
(b)には、比較のため、イオン注入工程を省略した従
来例の電極の特性についても示した。また、これらの測
定結果よりショットキー障壁高さおよび理想因子(n
値)を求めた結果を表1にまとめた。理想因子はI−V
特性曲線から計算で求められる値である。酸素イオン注
入により、ショットキー障壁高さは、約0.3eV向上し、I
nP結晶においても、良好なショットキー電極が形成でき
た。FIG. 2 (a) shows the forward current-voltage characteristics of the Schottky electrode obtained by the above method. FIG. 2B also shows, for comparison, the characteristics of a conventional electrode in which the ion implantation step was omitted. Also, from these measurement results, the Schottky barrier height and the ideality factor (n
Table 1 summarizes the results of determining the values. The ideal factor is IV
This is a value obtained by calculation from the characteristic curve. Oxygen ion implantation increases the Schottky barrier height by about 0.3 eV,
A good Schottky electrode could be formed also in the nP crystal.
〔効果〕 本発明によれば、ショットキー電極の電気特性が向上
し、ショットキー電極を用いるデバイスの性能向上や、
従来にないショットキー電極の形成が可能となり、例え
ば超高周波帯電力用InP MESFET等の新しいデバイスへの
適用もできる。 [Effects] According to the present invention, the electrical characteristics of the Schottky electrode are improved, and the performance of a device using the Schottky electrode is improved,
It is possible to form an unprecedented Schottky electrode, and it can be applied to a new device such as an InP MESFET for ultrahigh frequency power.
第1図はウェーハの深さ方向に対する酸素濃度を示す
図、第2図は順方向の電流−電圧曲線を示す図である。FIG. 1 is a diagram showing the oxygen concentration in the depth direction of the wafer, and FIG. 2 is a diagram showing a forward current-voltage curve.
Claims (1)
1×1012cm-2〜1×1014cm-2で酸素イオンを注入し、該
表面に金属薄膜を被着させ、次いで該金属薄膜を所望の
形状に加工してショットキー電極を形成することを特徴
とする化合物半導体ウェーハの製造方法。After cleaning the surface of a semiconductor substrate, oxygen ions are implanted at a dose of 1 × 10 12 cm −2 to 1 × 10 14 cm −2 , a metal thin film is deposited on the surface, and A method for manufacturing a compound semiconductor wafer, comprising forming a Schottky electrode by processing a metal thin film into a desired shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1343230A JP3017509B2 (en) | 1989-12-28 | 1989-12-28 | Compound semiconductor wafer and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1343230A JP3017509B2 (en) | 1989-12-28 | 1989-12-28 | Compound semiconductor wafer and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03201569A JPH03201569A (en) | 1991-09-03 |
JP3017509B2 true JP3017509B2 (en) | 2000-03-13 |
Family
ID=18359923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1343230A Expired - Fee Related JP3017509B2 (en) | 1989-12-28 | 1989-12-28 | Compound semiconductor wafer and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3017509B2 (en) |
-
1989
- 1989-12-28 JP JP1343230A patent/JP3017509B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03201569A (en) | 1991-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
US4144101A (en) | Process for providing self-aligned doping regions by ion-implantation and lift-off | |
JP6938596B2 (en) | A method for manufacturing a semiconductor device having Schottky contacts | |
US5723383A (en) | Semiconductor substrate treatment method | |
KR100307986B1 (en) | Method of manufacturing semiconductor device | |
JP3502651B2 (en) | Electrode formation method | |
US4983536A (en) | Method of fabricating junction field effect transistor | |
JPS61220424A (en) | Manufacture of semiconductor device | |
JPS5999776A (en) | Manufacture of schottky gate type electric field effect transistor | |
USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
US5126805A (en) | Junction field effect transistor with SiGe contact regions | |
JP3017509B2 (en) | Compound semiconductor wafer and method of manufacturing the same | |
US4701422A (en) | Method of adjusting threshold voltage subsequent to fabrication of transistor | |
US5223458A (en) | Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species | |
JPH0133933B2 (en) | ||
JP2830414B2 (en) | Method of forming MES structure electrode | |
JP3218362B2 (en) | Semiconductor substrate processing method | |
JP2780501B2 (en) | Semiconductor wafer with insulating film and method of manufacturing the same | |
US5011785A (en) | Insulator assisted self-aligned gate junction | |
JP3228979B2 (en) | Semiconductor device and method of manufacturing the same | |
CN114171387A (en) | Enhanced HEMT based on P-type gate and preparation method thereof | |
JPH10173036A (en) | Semiconductor device and method of realizing high-resistance semiconductor | |
CN117832095A (en) | One-dimensional electronic gas device based on strontium titanate and preparation method thereof | |
JP4186267B2 (en) | Method for manufacturing compound semiconductor device | |
JPH0578948B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |