JP3218362B2 - Semiconductor substrate processing method - Google Patents

Semiconductor substrate processing method

Info

Publication number
JP3218362B2
JP3218362B2 JP05257495A JP5257495A JP3218362B2 JP 3218362 B2 JP3218362 B2 JP 3218362B2 JP 05257495 A JP05257495 A JP 05257495A JP 5257495 A JP5257495 A JP 5257495A JP 3218362 B2 JP3218362 B2 JP 3218362B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
processing
concentration
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05257495A
Other languages
Japanese (ja)
Other versions
JPH08172067A (en
Inventor
敏彦 小杉
仁 石井
睦信 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP05257495A priority Critical patent/JP3218362B2/en
Publication of JPH08172067A publication Critical patent/JPH08172067A/en
Application granted granted Critical
Publication of JP3218362B2 publication Critical patent/JP3218362B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板の表面の加
工特性の安定化に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the stabilization of processing characteristics on the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】低抵抗なオーミックコンタクトを形成す
るには、金属堆積前の高濃度Si基板(不純物濃度が約
1×1020/cm3 程度のものを指す)の表面処理が極
めて重要である。コンタクト抵抗を増大させる要因とし
て、コンタクト開口時においては重合膜の被着、酸素混
入層の形成、Si基板への結晶欠陥の導入等が考えら
れ、またフッ酸系ウエット処理後にはフッ素の残留、自
然酸化膜の再形成等が考えられる。通常の場合、前処理
工程で、これらの付着物、変質層を取り除くためにアッ
シングやケミカルドライエッチング等による表面処理が
行われ、さらに金属堆積前の最終工程において、フッ酸
系処理液による自然酸化膜の除去や水素終端表面の形成
が行われ、大気中搬送による汚染の低減を図っている。
To form the Related Art Low-resistance ohmic contact is essential surface treatment of the high-concentration Si substrate before metal deposition (refer to what impurity concentration of about 1 × 10 20 / cm 3) . Factors that increase the contact resistance include the adhesion of a polymer film at the time of opening the contact, the formation of an oxygen-containing layer, the introduction of crystal defects into the Si substrate, and the like. Re-formation of the natural oxide film is considered. Normally, in the pretreatment process, surface treatment such as ashing or chemical dry etching is performed to remove these deposits and altered layers, and in the final process before metal deposition, natural oxidation using a hydrofluoric acid-based treatment solution is performed. The removal of the film and the formation of a hydrogen-terminated surface are performed to reduce contamination due to transport in the atmosphere.

【0003】しかし、メタルコンタクトに用いられる高
濃度半導体基板は、洗浄特性、エッチング特性、及び金
属堆積時の原料ガスと基板との反応特性が低濃度半導体
基板と異なることが知られている。また、低濃度基板の
場合、基板タイプがP型かN型かによる上記特性の相違
は少なく実用上問題とならないのに対して、高濃度基板
の場合は基板タイプによる著しい反応性の違いから、プ
ロセスマージンの極めて少ない加工条件をとらざるを得
ない場合がある。以下に、それぞれの加工方法について
従来の一例を述べていく。
However, it is known that a high-concentration semiconductor substrate used for a metal contact is different from a low-concentration semiconductor substrate in cleaning characteristics, etching characteristics, and reaction characteristics between a source gas and a substrate during metal deposition. In the case of a low-concentration substrate, there is little difference in the above characteristics depending on whether the substrate type is a P-type or an N-type. In some cases, processing conditions with extremely small process margins have to be taken. In the following, conventional examples of each processing method will be described.

【0004】Si基板上への金属膜形成などの加工に先
立って、水素終端された清浄なSi表面を得るために、
希釈HF水溶液あるいは緩衝希釈HF水溶液による洗浄
が行われることが多い。この洗浄方法は簡便であり、水
素終端された表面は大気中でも安定であるため、極めて
利用価値の高いものとなっている。しかし、高濃度基板
表面において完全に近い水素終端を得るためには、上記
水溶液中で非常に長い時間処理する必要があり、その傾
向はP型高濃度基板で特に顕著である。この特性は真性
あるいは低濃度基板には見られないもので、例えば不純
物濃度が1×1018/cm3 程度のP型Si基板では、
これより不純物濃度の低い基板と同様に、大気中でも長
時間安定な水素終端表面が容易に得られる。
Prior to processing such as forming a metal film on a Si substrate, to obtain a hydrogen-terminated clean Si surface,
Washing with a diluted HF aqueous solution or a buffered diluted HF aqueous solution is often performed. This cleaning method is simple and the hydrogen-terminated surface is stable even in the atmosphere, so that it is extremely useful. However, in order to obtain near-complete hydrogen termination on the surface of the high-concentration substrate, it is necessary to perform treatment in the aqueous solution for a very long time, and this tendency is particularly remarkable in the case of a P-type high-concentration substrate. This characteristic is not found in an intrinsic or low-concentration substrate. For example, in a P-type Si substrate having an impurity concentration of about 1 × 10 18 / cm 3 ,
As in the case of a substrate having a lower impurity concentration, a hydrogen-terminated surface that is stable for a long time in the air can be easily obtained.

【0005】なお、高濃度基板の表面処理を上記水溶液
中で十分に処理すると、基板表面に混在する絶縁膜など
の大幅な膜減りとパタンエッジの後退がおこり、微細性
の要求される半導体装置の製造では問題となる。また、
絶縁膜等の形状変化が許容される範囲内に収まるように
上記水溶液中での処理時間を短くすると、高濃度基板表
面の清浄化が不十分となり、その結果、基板上に堆積さ
れた金属膜との接合電気特性や密着性が劣化する。ま
た、短時間の洗浄で清浄な表面を得るために、単純な希
釈HF水溶液より洗浄効率を高めた緩衝希釈HF水溶液
や市販の界面活性剤入りの緩衝希釈HF水溶液が用いら
れる場合もあるが、その効果は十分ではない。さらに、
いくら洗浄時間を延ばしても、P型高濃度基板表面では
フッ素が残留しやすいために、理想的な水素終端表面が
根本的に得られないという問題があった。
If the surface treatment of a high-concentration substrate is sufficiently performed in the above-mentioned aqueous solution, the film thickness of an insulating film and the like mixed on the surface of the substrate is greatly reduced and the pattern edge is retreated. This is a problem in manufacturing. Also,
If the treatment time in the above aqueous solution is shortened so that the shape change of the insulating film or the like falls within an allowable range, cleaning of the surface of the high-concentration substrate becomes insufficient, and as a result, the metal film deposited on the substrate The electrical characteristics and adhesion of the bonding are deteriorated. In addition, in order to obtain a clean surface by washing in a short time, a buffer-diluted HF aqueous solution having a higher washing efficiency than a simple diluted HF aqueous solution or a commercially available buffer-diluted HF aqueous solution containing a surfactant may be used. The effect is not enough. further,
No matter how long the cleaning time is extended, there is a problem that an ideal hydrogen-terminated surface cannot be fundamentally obtained because fluorine easily remains on the surface of the P-type high concentration substrate.

【0006】次に、高濃度基板表面のエッチングを取り
上げる。異極ゲート構造を有するSi−MOSLSIに
用いられるポリSiゲートの加工では、P型又はN型ド
ーパントが高濃度にドープされたアモルファスSiある
いはポリSiの等速エッチングが必要とされる。しか
し、実際にはそのような等速エッチング条件を見い出す
ことが困難な場合があり、工程数を増やし、エッチング
以外のプロセス上の工夫によりこの問題を回避している
のが現状である。例えば燐ドープポリSi層に比べてエ
ッチング速度の遅いボロンドープポリSi層をエッチン
グ工程の前に予め薄くする工程を設ける。また、SiO
2 をストッピング層として、十分なオーバーエッチング
を行う等の方法がある。これらの方法は、工程数の増加
や下地基板の結晶性の劣化を招くことになる。
Next, the etching of the surface of the high concentration substrate will be described. In the processing of a poly-Si gate used for a Si-MOS LSI having a heteropolar gate structure, it is necessary to etch amorphous Si or poly-Si doped with a P-type or N-type dopant at a high concentration at a constant rate. However, in practice, it is sometimes difficult to find such uniform etching conditions. At present, this problem is avoided by increasing the number of steps and devising processes other than etching. For example, a step of thinning the boron-doped poly-Si layer having a lower etching rate than the phosphorus-doped poly-Si layer before the etching step is provided. In addition, SiO
There is a method of performing sufficient over-etching using 2 as a stopping layer. These methods lead to an increase in the number of steps and deterioration of the crystallinity of the underlying substrate.

【0007】最後に、Si基板への金属膜の堆積につい
て述べる。特定の金属膜堆積法では高濃度Si基板の表
面清浄化を行う方法を堆積法のなかに取り入れて、上述
したフッ酸系ウエット処理の不完全さを補うことでコン
タクト特性を改善する方法が試みられてきた。一例とし
て六沸化タングステン(WF6 )によるタングステン
(W)の選択成長の場合について述べる。従来、Si基
板上の所望の領域のみにWを成長させる選択成長技術で
は、下地Siにより原料ガスであるWF6 を還元する
(以下、Si還元反応とする)ことでWを成長させるS
i還元法と、シラン(SiH4 )をWF6 と同時にチャ
ンバーに供給し、このSiH4 によりWF6 を還元する
(以下、SiH4 還元反応)ことでWを成長させるSi
H4 還元法の二種類の方法を連続して行いWを堆積する
方法が用いられてきた。
Finally, the deposition of a metal film on a Si substrate will be described. In the specific metal film deposition method, a method of improving the contact characteristics by incorporating the method of cleaning the surface of a high-concentration Si substrate into the deposition method and compensating for the incompleteness of the hydrofluoric acid-based wet treatment described above is attempted. I have been. As an example, a case of selective growth of tungsten (W) by tungsten hexaboride (WF6) will be described. Conventionally, in a selective growth technique in which W is grown only in a desired region on a Si substrate, W is grown by reducing WF6, which is a source gas, with a base Si (hereinafter referred to as Si reduction reaction).
i-reduction method, silane (SiH4) is supplied to the chamber simultaneously with WF6, and WF6 is reduced by this SiH4 (hereinafter referred to as SiH4 reduction reaction) to grow Si to grow W.
A method of depositing W by continuously performing two types of H4 reduction methods has been used.

【0008】Si還元法では、WF6 と下地Siが直接
反応しWの堆積が起こるのと同時に、Si基板の反応消
費(以下、Si消費とする)が起こり、この際に表面汚
染層と変質層の除去(以下、自己清浄化とする)が行わ
れる。このため、フッ酸系ウエット処理の不完全さがあ
っても低抵抗のオーミックコンタクトが得やすい。しか
し、Si還元法では、上記Si消費により、下地Si基
板の喰刻が起こる(つまり、下地基板がエッチングさ
れ、そのエッチングされた箇所にW層が食い込んだよう
な形状となる)。
In the Si reduction method, WF6 and the underlying Si react directly with each other to cause deposition of W, and at the same time, reaction consumption of the Si substrate (hereinafter referred to as Si consumption) occurs. (Hereinafter referred to as self-cleaning). Therefore, even if the hydrofluoric acid-based wet treatment is incomplete, it is easy to obtain a low-resistance ohmic contact. However, in the Si reduction method, the underlying Si substrate is etched by the consumption of the Si (that is, the underlying substrate is etched, and a W layer is cut into the etched portion).

【0009】また、Si還元反応は表面汚染がある場
合、反応開始がある時間(以下、潜伏時間とする)遅れ
る現象が発生する。N型高濃度基板と比較すると、清浄
化が不完全なP型高濃度基板での潜伏時間はきわめて長
い。このためP型とN型の混載型の素子では、P型高濃
度基板が清浄になるまでSi還元法を行うと、その間に
N型高濃度基板で多量のSi消費が起こる。今日では、
Siデバイスの活性層の厚みは、素子の高性能化のため
にきわめて薄く、高濃度にドープされた活性層上に金属
を堆積する場合、上記Si消費は素子特性を劣化させる
ために無視できないものとなる。
In the case where the Si reduction reaction has surface contamination, a phenomenon occurs in which the start of the reaction is delayed for a certain time (hereinafter referred to as a latency time). Compared with the N-type high concentration substrate, the latency of the incompletely cleaned P-type high concentration substrate is much longer. Therefore, in a P-type and N-type mixed element, if the Si reduction method is performed until the P-type high-concentration substrate is cleaned, a large amount of Si is consumed in the N-type high-concentration substrate during that time. Nowadays,
The thickness of the active layer of a Si device is extremely thin for high performance of the device, and when depositing a metal on a highly doped active layer, the above Si consumption is not negligible because it degrades device characteristics. Becomes

【0010】以上のようなSi消費は、早い時点でSi
H4 還元法に切り替えることで解消できる。SiH4 還
元法では、WF6 に対して還元性を示すガスを積極的に
導入しているために、SiとWF6 の直接反応が抑制さ
れ、Si還元法と比較してSi消費は少ない。ただし、
初めからSiH4 還元法による堆積を行うとSi消費量
は少ないが、前記の様にSi還元反応が抑制されている
ため自己清浄化が不完全となり、P型高濃度基板で良好
なコンタクト特性が得られないのみか、Wが付着しな
い、あるいは付着しても後で剥がれ落ちる場合が多い。
[0010] The above-mentioned consumption of Si occurs at an early stage.
The problem can be solved by switching to the H4 reduction method. In the SiH4 reduction method, since a gas exhibiting a reducing property to WF6 is positively introduced, the direct reaction between Si and WF6 is suppressed, and the consumption of Si is smaller than in the Si reduction method. However,
Deposition by the SiH4 reduction method from the beginning consumes a small amount of Si, but since the Si reduction reaction is suppressed as described above, self-cleaning is incomplete, and good contact characteristics can be obtained with a P-type high concentration substrate. In many cases, W does not adhere, or W does not adhere, or even if it adheres, it peels off later.

【0011】したがって、良好なメタルコンタクトを形
成するには、上記2種類の堆積法を組合わせる必要があ
り、これらの堆積法によって歩留良くコンタクトを形成
できるようにすると、トータルのSi消費量は、少ない
場合でもN型高濃度基板で4×10-8m、P型高濃度基
板で3×10-8m程度が普通であり、実質上、浅接合型
の素子には使用できないのが現状であった。このよう
に、表面清浄化を行う方法を取り入れた金属膜堆積法で
あっても、堆積前の高濃度Si基板、特にP型高濃度基
板の表面清浄化が不可欠であり、通常用いられているフ
ッ酸系処理液による洗浄特性では良好なコンタクトの形
成が困難という問題があった。
Therefore, in order to form a good metal contact, it is necessary to combine the above two types of deposition methods. If these deposition methods can be used to form a contact with a high yield, the total Si consumption is , 3 × 10 -8 approximately m in N-type high concentration substrate 4 × 10 -8 m, P-type high-concentration substrate even if less is usually current situation is not be used for virtually shallow junction type device Met. As described above, even in a metal film deposition method incorporating a method of performing surface cleaning, surface cleaning of a high-concentration Si substrate before deposition, particularly a P-type high-concentration substrate, is indispensable and is usually used. There is a problem that it is difficult to form a good contact with the cleaning characteristics using a hydrofluoric acid-based treatment solution.

【0012】次に、水素による電気的不活性化法につい
て述べる。従来より水素による電気的不活性化法が知ら
れており、この電気的な不活性化は半導体基板を水素プ
ラズマ雰囲気にさらすことによって行われる。この方法
で90%以上の不純物準位を電気的に不活性化するため
には、例えばP型Siで3時間程度(マテリアル サイ
エンス フォーラム、38−41巻、25−38項、1
989年)、N型Siで10時間程度(アプライドフィ
ジックス レター、59巻、2841−2843項、1
991年)のプラズマ照射時間が必要であることが経験
的に知られている。
Next, an electrical inactivation method using hydrogen will be described. Conventionally, an electrical passivation method using hydrogen has been known, and the electric passivation is performed by exposing a semiconductor substrate to a hydrogen plasma atmosphere. In order to electrically inactivate 90% or more impurity levels by this method, for example, about 3 hours with P-type Si (Material Science Forum, Vol. 38-41, pp. 25-38, 1
989), about 10 hours with N-type Si (Applied Physics Letter, Vol. 59, 2841-22843, 1
It is empirically known that a plasma irradiation time of 991) is required.

【0013】しかし、この水素による電気的な不活性化
法では、基板がSi、ポリSi、GaAs、InPの場
合、図7(a)、(b)に示すような基板のエッチング
が不活性化と平行して発生する。すなわち、図7(a)
に示すように基板10に水素プラズマを照射すると、基
板表面は12から13のようにエッチングされ、図7
(b)においても、マスク11でマスクされていない基
板10の箇所で同様のエッチングが発生する。これによ
り、不純物準位が不活性化された領域が基板表面より失
われてゆき、例えば薄膜状に形成されたドープ層の不活
性化を行う際には、膜厚に対してこのエッチング量は無
視できないものになる。
However, in the electrical passivation method using hydrogen, when the substrate is made of Si, poly-Si, GaAs or InP, the etching of the substrate as shown in FIGS. Occurs in parallel with That is, FIG.
When the substrate 10 is irradiated with hydrogen plasma as shown in FIG.
Also in (b), the same etching occurs at a portion of the substrate 10 not masked by the mask 11. As a result, the region in which the impurity levels are inactivated is gradually lost from the substrate surface. For example, when a doped layer formed in a thin film is inactivated, the amount of etching with respect to the film thickness is It will not be ignored.

【0014】[0014]

【発明が解決しようとする課題】以上のように、フッ酸
系処理液による従来の洗浄処理では、高濃度半導体基板
の清浄化を十分に行おうとすると処理時間が長くなっ
て、基板表面に混在する絶縁膜などの大幅な膜減りとパ
タンエッジの後退が起こるという問題点があり、また処
理時間が短いと高濃度基板表面の清浄化が不十分となっ
て、基板上に堆積された金属膜との接合電気特性や密着
性が劣化するという問題点があり、更にいくら洗浄時間
を延ばしても、P型高濃度基板表面ではフッ素が残留し
やすいために、理想的な水素終端表面が得られないとい
う問題点があった。
As described above, in the conventional cleaning treatment using a hydrofluoric acid-based treatment liquid, if sufficient cleaning of a high-concentration semiconductor substrate is to be performed, the treatment time becomes longer, and the contamination occurs on the substrate surface. There is a problem that the film thickness of insulating film etc. is greatly reduced and the pattern edge retreats.In addition, if the processing time is short, the cleaning of the surface of the high-concentration substrate becomes insufficient and the metal film deposited on the substrate becomes However, even if the cleaning time is extended, fluorine is likely to remain on the surface of the P-type high-concentration substrate, so that an ideal hydrogen-terminated surface cannot be obtained. There was a problem.

【0015】また、高濃度半導体基板をエッチングする
従来のエッチング処理では、N型高濃度基板よりもP型
高濃度基板の方がエッチング速度が遅いために、等速エ
ッチング条件を見い出すことが困難で、エッチング以外
のプロセス上の工夫によりこの問題を回避しているた
め、工程数の増加や下地基板の結晶性の劣化を招くとい
う問題点があった。
In the conventional etching process for etching a high-concentration semiconductor substrate, it is difficult to find uniform etching conditions because the etching rate of a P-type high-concentration substrate is lower than that of an N-type high-concentration substrate. Since this problem is avoided by devising processes other than etching, there is a problem that the number of steps is increased and the crystallinity of the underlying substrate is deteriorated.

【0016】また、高濃度半導体基板へ導電層を形成す
る従来の処理において、例えばSi還元法のような半導
体基板材料を還元剤とする還元法においては、下地基板
の消費により基板の喰刻が起こるという問題点があり、
またSiH4 還元法のような基板材料を還元剤としない
還元法においては、自己清浄化が不完全となり、高濃度
基板で良好なコンタクト特性が得られないのみか、導電
層が付着しない、あるいは付着しても後で剥がれ落ちて
しまうという問題点があった。また、従来の水素による
電気的な不活性化法では、基板のエッチングが不活性化
と平行して起こるという問題点があった。
In a conventional process for forming a conductive layer on a high-concentration semiconductor substrate, for example, in a reduction method using a semiconductor substrate material as a reducing agent, such as a Si reduction method, the substrate is etched due to the consumption of the underlying substrate. There is a problem that happens
In a reduction method using no substrate material as a reducing agent, such as the SiH4 reduction method, self-cleaning is incomplete and only good contact characteristics cannot be obtained with a high concentration substrate, or a conductive layer does not adhere or adhere. Even then, there was a problem that it would come off later. Further, in the conventional electric deactivation method using hydrogen, there is a problem that etching of the substrate occurs in parallel with the deactivation.

【0017】本発明は、上記課題を解決するためになさ
れたもので、第1の目的は、P型とN型高濃度半導体基
板の加工特性の差異を緩和し、高濃度半導体基板の洗浄
特性、エッチング特性、及び金属堆積時の原料ガスと基
板との反応特性の改善が可能な半導体基板の処理方法を
提供することを目的とする。また、第2の目的は、水素
による電気的な不活性化を行う際のエッチングを抑制す
ることができる半導体基板の処理方法を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. A first object of the present invention is to alleviate the difference in processing characteristics between a P-type and an N-type high-concentration semiconductor substrate and to improve the cleaning characteristics of the high-concentration semiconductor substrate. It is an object of the present invention to provide a method for treating a semiconductor substrate, which can improve the etching characteristics and the reaction characteristics between the source gas and the substrate during metal deposition. Another object of the present invention is to provide a method for processing a semiconductor substrate, which can suppress etching when electrical inactivation by hydrogen is performed.

【0018】[0018]

【課題を解決するための手段】本発明は請求項1に記載
のように、少なくとも水素原子を含有するガスを励起さ
せたプラズマ雰囲気に半導体基板をさらして基板表面を
不活性化する工程と、この不活性化処理が行われた基板
表面に加工処理を行う工程と、この加工処理が行われた
基板表面を活性化するために、半導体基板を加熱する工
程とを有するものである。また、請求項2に記載のよう
に、半導体基板上に絶縁膜を形成してパターニングし、
この絶縁膜の一部に半導体基板が露出する開口部を形成
する工程と、少なくとも水素原子を含有するガスを励起
させたプラズマ雰囲気に半導体基板をさらして開口部の
露出している基板表面を不活性化する工程と、この不活
性化処理が行われた基板表面に加工処理を行う工程と、
この加工処理が行われた基板表面を活性化するために、
半導体基板を加熱する工程とを有するものである。
According to the present invention, a step of exposing a semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited, as described in claim 1, comprises the steps of: The method includes a step of performing processing on the substrate surface on which the deactivation processing has been performed, and a step of heating the semiconductor substrate to activate the substrate surface on which the processing has been performed. In addition, as described in claim 2, an insulating film is formed on a semiconductor substrate and patterned.
Forming a portion of the insulating film where the semiconductor substrate is exposed; and exposing the semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited to remove the exposed surface of the substrate. Activating, and performing a processing process on the substrate surface that has been subjected to the inactivation process,
In order to activate the substrate surface where this processing was performed,
Heating the semiconductor substrate.

【0019】また、請求項3に記載のように、半導体基
板上に絶縁膜を形成する工程と、少なくとも水素原子を
含有するガスを励起させたプラズマ雰囲気に半導体基板
をさらして前記絶縁膜下の基板表面を不活性化する工程
と、絶縁膜をパターニングし、この絶縁膜の一部に半導
体基板が露出する開口部を形成する工程と、この開口部
の露出している基板表面に加工処理を行う工程と、この
加工処理が行われた基板表面を活性化するために、半導
体基板を加熱する工程とを有するものである。また、請
求項4に記載のように、上記加工処理工程は、基板表面
を洗浄する工程を含むものである。また、請求項5に記
載のように、上記加工処理工程は、基板表面を所定のパ
ターンにエッチングする工程を含むものである。また、
請求項6に記載のように、上記加工処理工程は、基板表
面に導電層を形成する工程を含むものである。
According to a third aspect of the present invention, the step of forming an insulating film on the semiconductor substrate includes exposing the semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited. A step of inactivating the substrate surface, a step of patterning the insulating film and forming an opening in which a semiconductor substrate is exposed in a part of the insulating film, and a step of processing the substrate surface where the opening is exposed. And a step of heating the semiconductor substrate to activate the substrate surface on which the processing has been performed. Further, as described in claim 4, the processing step includes a step of cleaning the substrate surface. The processing step includes a step of etching the substrate surface into a predetermined pattern. Also,
As described in claim 6, the processing step includes a step of forming a conductive layer on the surface of the substrate.

【0020】また、請求項7に記載のように、少なくと
も水素原子を含有するガスを励起させたプラズマ雰囲気
に半導体基板をさらして基板表面を不活性化する工程
と、この不活性化処理が行われた基板表面を清浄化する
工程と、この清浄化処理が行われた基板表面に導電層を
形成する工程とを有するものである。また、請求項8に
記載のように、半導体基板上に絶縁膜を形成してパター
ニングし、この絶縁膜の一部に半導体基板が露出する開
口部を形成する工程と、少なくとも水素原子を含有する
ガスを励起させたプラズマ雰囲気に半導体基板をさらし
て開口部の露出している基板表面を不活性化する工程
と、この不活性化処理が行われた基板表面を清浄化する
工程と、開口部の基板表面に導電層を形成する工程とを
有するものである。また、請求項9に記載のように、半
導体基板上に絶縁膜を形成する工程と、少なくとも水素
原子を含有するガスを励起させたプラズマ雰囲気に半導
体基板をさらして絶縁膜下の基板表面を不活性化する工
程と、絶縁膜をパターニングし、この絶縁膜の一部に半
導体基板が露出する開口部を形成する工程と、この開口
部の露出している基板表面を清浄化する工程と、開口部
の基板表面に導電層を形成する工程とを有するものであ
る。
Further, the semiconductor substrate is exposed to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited to inactivate the substrate surface, and the inactivation treatment is performed. And a step of forming a conductive layer on the cleaned substrate surface. Further, as set forth in claim 8, a step of forming and patterning an insulating film on the semiconductor substrate and forming an opening exposing the semiconductor substrate in a part of the insulating film, wherein at least hydrogen atoms are contained. Exposing the semiconductor substrate to a plasma atmosphere in which a gas is excited to inactivate the substrate surface where the opening is exposed; cleaning the substrate surface on which the passivation process has been performed; Forming a conductive layer on the surface of the substrate. According to a ninth aspect of the present invention, the step of forming an insulating film on the semiconductor substrate includes exposing the semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited, so that the surface of the substrate below the insulating film is not damaged. Activating, patterning the insulating film, forming an opening in which a semiconductor substrate is exposed in a part of the insulating film, cleaning the exposed substrate surface of the opening, Forming a conductive layer on the substrate surface of the portion.

【0021】また、請求項10に記載のように、半導体
基板表面を活性化するための加熱処理を、清浄化工程の
後、あるいは導電層形成工程の後に行うものである。ま
た、請求項11に記載のように、上記洗浄工程は、フッ
酸を含む溶液で半導体基板を洗浄するものである。ま
た、請求項12に記載のように、上記エッチング工程
は、基板表面をプラズマ、スパッタ又はイオンビームに
よってドライエッチングするものである。また、請求項
13に記載のように、上記導電層形成工程は、少なくと
も金属とハロゲン元素との化合物を含むガスを用いた化
学気相成長法により基板表面に導電層を形成するもので
ある。
According to a tenth aspect of the present invention, the heat treatment for activating the surface of the semiconductor substrate is performed after the cleaning step or after the conductive layer forming step. Further, as set forth in claim 11, the cleaning step is for cleaning the semiconductor substrate with a solution containing hydrofluoric acid. In the twelfth aspect, in the etching step, the substrate surface is dry-etched by plasma, sputter, or ion beam. According to a thirteenth aspect, in the conductive layer forming step, the conductive layer is formed on the substrate surface by a chemical vapor deposition method using a gas containing at least a compound of a metal and a halogen element.

【0022】また、請求項14に記載のように、上記導
電層形成工程は、少なくともタングステンとハロゲン元
素との化合物を含むガスを用いた化学気相成長法により
基板表面にタングステン層を形成するものである。ま
た、請求項15に記載のように、上記導電層形成工程
は、スパッタ法によりチタン層を形成するものである。
また、請求項16に記載のように、上記不活性化処理工
程は、少なくとも水素原子と窒素原子を含有するガスを
励起させたプラズマ雰囲気に半導体基板をさらすもので
ある。また、請求項17に記載のように、上記不活性化
処理工程は、少なくとも水素原子と酸素原子を含有する
ガスを励起させたプラズマ雰囲気に半導体基板をさらす
ものである。
According to a fourteenth aspect, in the conductive layer forming step, a tungsten layer is formed on a substrate surface by a chemical vapor deposition method using a gas containing at least a compound of tungsten and a halogen element. It is. Further, in the conductive layer forming step, the titanium layer is formed by a sputtering method.
Further, as set forth in claim 16, the deactivation treatment step exposes the semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms and nitrogen atoms is excited. According to a seventeenth aspect of the present invention, in the deactivation treatment step, the semiconductor substrate is exposed to a plasma atmosphere in which a gas containing at least a hydrogen atom and an oxygen atom is excited.

【0023】[0023]

【作用】本発明の半導体基板の処理方法は、請求項1に
記載のように、少なくとも水素原子を含有するガスを励
起させたプラズマに半導体基板をさらして基板の実効的
なドープ量(活性化しているドーパントの量)を低下さ
せた後に、基板表面に加工処理を行う。また、請求項2
に記載のように、半導体基板上の絶縁膜の一部に基板が
露出する開口部を形成し、少なくとも水素原子を含有す
るガスを励起させたプラズマに半導体基板をさらして露
出している基板の実効的なドープ量を低下させた後に、
基板表面に加工処理を行う。また、請求項3に記載のよ
うに、半導体基板上に絶縁膜を形成し、少なくとも水素
原子を含有するガスを励起させたプラズマに半導体基板
をさらして絶縁膜下の基板の実効的なドープ量を低下さ
せた後に、絶縁膜に開口部を形成して基板表面に加工処
理を行う。
According to a first aspect of the present invention, there is provided a method for treating a semiconductor substrate, comprising exposing the semiconductor substrate to a plasma in which a gas containing at least hydrogen atoms is excited, thereby effectively doping the substrate. After the amount of the dopant is reduced, the substrate surface is processed. Claim 2
As described in the above, an opening for exposing the substrate is formed in a part of the insulating film on the semiconductor substrate, and the semiconductor substrate is exposed by exposing the semiconductor substrate to plasma excited with a gas containing at least hydrogen atoms. After reducing the effective doping amount,
Processing is performed on the substrate surface. Further, an insulating film is formed on the semiconductor substrate, and the effective doping amount of the substrate under the insulating film is obtained by exposing the semiconductor substrate to a plasma in which a gas containing at least hydrogen atoms is excited. Then, an opening is formed in the insulating film and the substrate surface is processed.

【0024】また、請求項4に記載のように、基板表面
を洗浄することにより基板表面の加工処理を行う。ま
た、請求項5に記載のように、基板表面を所定のパター
ンにエッチングすることにより基板表面の加工処理を行
う。また、請求項6に記載のように、基板表面に導電層
を形成することにより基板表面の加工処理を行う。ま
た、請求項7に記載のように、少なくとも水素原子を含
有するガスを励起させたプラズマに半導体基板をさらし
て基板の実効的なドープ量を低下させた後に、基板の清
浄化処理を行い、基板表面に導電層を形成する。
Further, the substrate surface is processed by cleaning the substrate surface. Further, the processing of the substrate surface is performed by etching the substrate surface into a predetermined pattern. In addition, as described in claim 6, the processing of the substrate surface is performed by forming a conductive layer on the substrate surface. Further, as described in claim 7, after exposing the semiconductor substrate to plasma in which a gas containing at least hydrogen atoms is excited to reduce the effective doping amount of the substrate, the substrate is subjected to a cleaning treatment, A conductive layer is formed on a substrate surface.

【0025】また、請求項8に記載のように、半導体基
板上の絶縁膜の一部に基板が露出する開口部を形成し、
少なくとも水素原子を含有するガスを励起させたプラズ
マに半導体基板をさらして露出している基板の実効的な
ドープ量を低下させた後に、基板の清浄化処理を行い、
開口部の基板表面に導電層を形成する。また、請求項9
に記載のように、半導体基板上に絶縁膜を形成し、少な
くとも水素原子を含有するガスを励起させたプラズマに
半導体基板をさらして絶縁膜下の基板の実効的なドープ
量を低下させた後に、基板の清浄化処理を行い、開口部
の基板表面に導電層を形成する。また、請求項10に記
載のように、半導体基板表面を活性化するための加熱処
理を、清浄化工程の後、あるいは導電層形成工程の後に
行う。また、請求項11に記載のようにフッ酸を含む溶
液で半導体基板を洗浄する。
Further, an opening for exposing the substrate is formed in a part of the insulating film on the semiconductor substrate.
After reducing the effective doping amount of the exposed substrate by exposing the semiconductor substrate to plasma excited with a gas containing at least hydrogen atoms, the substrate is subjected to a cleaning process,
A conductive layer is formed on the substrate surface at the opening. Claim 9
After forming an insulating film on the semiconductor substrate and exposing the semiconductor substrate to plasma excited with a gas containing at least hydrogen atoms to reduce the effective doping amount of the substrate under the insulating film, as described in Then, the substrate is cleaned to form a conductive layer on the substrate surface in the opening. The heat treatment for activating the surface of the semiconductor substrate is performed after the cleaning step or after the conductive layer forming step. Further, the semiconductor substrate is washed with a solution containing hydrofluoric acid.

【0026】また、請求項12に記載のように、基板表
面をプラズマ、スパッタ又はイオンビームによってドラ
イエッチングする。また、請求項13に記載のように、
少なくとも金属とハロゲン元素との化合物を含むガスを
用いた化学気相成長法により、基板表面に導電層を形成
する。また、請求項14に記載のように、少なくともタ
ングステンとハロゲン元素との化合物を含むガスを用い
た化学気相成長法により、基板表面にタングステン層を
形成する。また、請求項15に記載のようにスパッタ法
によりチタン層を形成する。また、請求項16に記載の
ように、少なくとも水素原子と窒素原子を含有するガス
を励起させたプラズマに基板をさらすことにより、基板
の不活性化を行う。また、請求項17に記載のように、
少なくとも水素原子と酸素原子を含有するガスを励起さ
せたプラズマに基板をさらすことにより、基板の不活性
化を行う。
Further, as described in claim 12, the substrate surface is dry-etched by plasma, sputter or ion beam. Further, as described in claim 13,
A conductive layer is formed on a substrate surface by a chemical vapor deposition method using a gas containing at least a compound of a metal and a halogen element. Further, a tungsten layer is formed on a substrate surface by a chemical vapor deposition method using a gas containing at least a compound of tungsten and a halogen element. Further, a titanium layer is formed by a sputtering method. In addition, the substrate is deactivated by exposing the substrate to plasma in which a gas containing at least hydrogen atoms and nitrogen atoms is excited. Also, as described in claim 17,
The substrate is deactivated by exposing the substrate to plasma in which a gas containing at least hydrogen atoms and oxygen atoms is excited.

【0027】[0027]

【実施例】【Example】

実施例1.以下、本発明の1実施例を示す半導体基板の
処理方法として、高濃度半導体基板の洗浄に水素による
電気的不活性化法を応用した例について説明する。図1
は本実施例の効果を説明するための純水に対する接触角
の希HF水溶液処理時間依存性を示す図である。
Embodiment 1 FIG. Hereinafter, as an example of a method for treating a semiconductor substrate according to an embodiment of the present invention, an example in which an electric passivation method using hydrogen is applied to cleaning of a high-concentration semiconductor substrate will be described. FIG.
FIG. 4 is a diagram showing the dependence of the contact angle on pure water on the treatment time of a dilute HF aqueous solution for explaining the effect of the present embodiment.

【0028】図1(a)において、Paはキャリア密度
が2×1015/cm3 の低濃度ボロンドープSi基板
(以下、低濃度P型Si基板とする)の特性、Pbはキ
ャリア密度が2×1020/cm3 の高濃度ボロンドープ
Si基板(以下、高濃度P型Si基板とする)の特性、
Pcは同様の高濃度P型Si基板にプラズマを照射し電
気的な不活性化を行った場合の特性である。図1(b)
において、Nbはキャリア密度が2×1020/cm3
高濃度砒素ドープSi基板(以下、高濃度N型Si基板
とする)の特性、Ncは同様の高濃度N型Si基板にプ
ラズマを照射し電気的な不活性化を行った場合の特性で
ある。
In FIG. 1A, Pa is a characteristic of a low-concentration boron-doped Si substrate having a carrier density of 2 × 10 15 / cm 3 (hereinafter referred to as a low-concentration P-type Si substrate), and Pb is a carrier density of 2 × 10 15 / cm 3. Characteristics of a high-concentration boron-doped Si substrate of 10 20 / cm 3 (hereinafter referred to as a high-concentration P-type Si substrate);
Pc is a characteristic obtained when a similar high-concentration P-type Si substrate is irradiated with plasma to be electrically inactivated. FIG. 1 (b)
In the equation, Nb is a characteristic of a high-concentration arsenic-doped Si substrate having a carrier density of 2 × 10 20 / cm 3 (hereinafter referred to as a high-concentration N-type Si substrate), and Nc is a similar high-concentration N-type Si substrate irradiated with plasma. This is a characteristic when electrical inactivation is performed.

【0029】図1(a)、(b)に示す全ての基板は
0.5%の希釈HF水溶液により洗浄が行われている。
ただし、Pc、Ncがそれぞれ示す高濃度P型Si基
板、高濃度N型Si基板は、H2 とN2 の混合ガスのプ
ラズマにさらして不活性化処理を行った後に加工処理の
一態様である洗浄を行ったものである。このときの条件
は、基板温度が120℃、水素流量が2000sccm
(cm3 /min)、窒素流量が6sccm、反応室内
の圧力が0.5Torr(mmHg)、印加した高周波
電力が200W、プラズマ照射時間が40分である。こ
のプラズマ照射の結果、これらの基板のキャリア密度は
2×1019/cm3 以下に減少する。
All substrates shown in FIGS. 1A and 1B have been cleaned with a 0.5% diluted HF aqueous solution.
However, the high-concentration P-type Si substrate and the high-concentration N-type Si substrate represented by Pc and Nc, respectively, are subjected to a passivation process by exposing to a plasma of a mixed gas of H 2 and N 2 , and are processed in one mode. A certain cleaning was performed. The conditions at this time are as follows: the substrate temperature is 120 ° C., and the hydrogen flow rate is 2000 sccm.
(Cm 3 / min), the flow rate of nitrogen is 6 sccm, the pressure in the reaction chamber is 0.5 Torr (mmHg), the applied high frequency power is 200 W, and the plasma irradiation time is 40 minutes. As a result of this plasma irradiation, the carrier density of these substrates is reduced to 2 × 10 19 / cm 3 or less.

【0030】なお、基板のキャリア濃度が1×1014
から3×1020 /cm3 の範囲では、P型及びn型S
i共に上記プラズマ条件にて40分間処理することによ
り、基板表面付近(深さ20nm付近まで)のキャリア
濃度を初期値の1/10を十分下回る値まで減少させる
ことができる。また、本実施例の不活性化処理では、水
素ガスの他に窒素ガスを添加しているが、これは後記の
実施例で詳細に説明するように、不活性化と並行して発
生する半導体基板のエッチングを抑制するためであり、
不活性化の効率には関係がないので、エッチングが許さ
れる状況であれば添加しなくても良い。
The carrier concentration of the substrate is 1 × 10 14
In the range of 3 × 10 20 / cm 3 to P type and n type S
By treating both for 40 minutes under the above plasma conditions, the carrier concentration near the substrate surface (up to a depth of about 20 nm) can be reduced to a value sufficiently lower than 1/10 of the initial value. In addition, in the passivation process of this embodiment, a nitrogen gas is added in addition to the hydrogen gas. However, as described in detail in a later-described embodiment, a semiconductor generated in parallel with the passivation is used. To suppress the etching of the substrate,
Since there is no relation to the passivation efficiency, it may not be added if etching is allowed.

【0031】こうして得られた図1(a)、(b)の特
性から希釈HF水溶液による表面清浄化の程度を評価す
ることができるが、これは以下のような理由による。低
濃度Si基板表面においては、希釈HF水溶液中での処
理時間が長くなるにつれて水素終端が完璧に近づき、純
水に対しての接触角が増加する。十分長い処理時間を許
せば、P型、N型共にその接触角は約80度を示す。
The degree of surface cleaning by the diluted HF aqueous solution can be evaluated from the characteristics thus obtained in FIGS. 1A and 1B for the following reasons. On the surface of the low-concentration Si substrate, as the processing time in the diluted HF aqueous solution becomes longer, the hydrogen termination becomes closer to perfect, and the contact angle with pure water increases. If a sufficiently long processing time is allowed, the contact angle of both the P type and the N type is about 80 degrees.

【0032】このような状態の表面が清浄化された表面
と言われており、基板表面からは水素を除いてごくわず
かの酸素と炭素が検出されるのみである。また、上記接
触角の希釈HF水溶液処理時間依存性も固有のものであ
る。したがって、純水に対する接触角を用いれば、表面
清浄化の程度を評価することが可能である。
The surface in such a state is called a cleaned surface, and only a very small amount of oxygen and carbon are detected from the substrate surface except for hydrogen. The dependence of the contact angle on the treatment time of the diluted HF aqueous solution is also unique. Therefore, it is possible to evaluate the degree of surface cleaning by using the contact angle with pure water.

【0033】図1(a)、(b)を見ると、プラズマ照
射により電気的な不活性化が行われた高濃度Si基板
は、Pc、Ncが示すようにP型、N型共に低濃度Si
基板ときわめて近い接触角特性を示し、Pb、Nbが示
す不活性化が行われていない高濃度Si基板に比べて、
希釈HF水溶液による水素終端表面の形成が容易になっ
ていることが分かる。なお、低濃度Si基板はP型のみ
を用いているが、これは低濃度ではP型、N型のいずれ
でも特性に差異がないためである。
Referring to FIGS. 1A and 1B, as shown by Pc and Nc, the high-concentration Si substrate which has been electrically inactivated by plasma irradiation has a low concentration for both P-type and N-type. Si
It shows a contact angle characteristic very close to that of the substrate, compared to a high-concentration Si substrate that is not inactivated by Pb and Nb.
It is understood that the formation of the hydrogen-terminated surface with the diluted HF aqueous solution is facilitated. The low-concentration Si substrate uses only the P-type, because there is no difference in characteristics between the P-type and the N-type at a low concentration.

【0034】また、その表面組成も水素を除いて微量の
酸素と炭素が見られるのみで、低濃度Si基板の表面組
成と完全に同じである。以上の通り、プラズマ照射によ
る電気的な不活性化によって高濃度半導体基板の実効的
なドープ量(活性化しているドーパントの量)を低濃度
基板と同程度まで低下させ、高濃度基板の加工特性を低
濃度基板に類似したものに変換することにより、P型と
N型高濃度基板の洗浄特性の差異を低減することができ
る。
The surface composition is completely the same as the surface composition of the low-concentration Si substrate, except for trace amounts of oxygen and carbon except hydrogen. As described above, the effective doping amount (the amount of activated dopant) of the high-concentration semiconductor substrate is reduced to about the same level as that of the low-concentration substrate by electrical inactivation by plasma irradiation, and the processing characteristics of the high-concentration substrate are reduced. Is converted to a material similar to a low-concentration substrate, thereby reducing the difference in cleaning characteristics between the P-type and N-type high-concentration substrates.

【0035】本実施例では、希釈HF水溶液処理を行っ
たが、この処理はいわゆる清浄表面を得るための処理で
あり、したがって緩衝希釈HF水溶液あるいは界面活性
剤入りの緩衝希釈HF水溶液を用いても同様の効果が得
られる。また、Si基板に侵入した水素原子は加熱処理
で基板から容易に離脱するので、洗浄化後に200℃以
上の加熱処理を行うと、Si基板のキャリア濃度及び移
動度を不活性化処理前の値に回復させることができ、こ
れによりSi基板の再活性化を行うことができる。
In this embodiment, the diluted HF aqueous solution treatment is performed. However, this treatment is a treatment for obtaining a so-called clean surface. Therefore, even if a buffer diluted HF aqueous solution or a buffer diluted HF aqueous solution containing a surfactant is used. Similar effects can be obtained. In addition, since the hydrogen atoms that have penetrated into the Si substrate are easily separated from the substrate by the heat treatment, if the heat treatment is performed at 200 ° C. or more after the cleaning, the carrier concentration and the mobility of the Si substrate become the values before the inactivation treatment. , So that the Si substrate can be reactivated.

【0036】なお、ボロンドープSiの場合、希釈HF
水溶液処理に対する従来の処理特性は、キャリア濃度が
3×1018/cm3 を超える付近から徐々に劣化し始め
る。特に2×1019/cm3 からドープ可能な上限であ
る3×1020/cm3 付近までの間における処理特性の
劣化が著しい。これにより、本実施例の不活性化処理に
よる希HF水溶液処理特性の改善は、キャリア密度が2
×1019から3×1020/cm3 で大きく見られ(すな
わち、本実施例の処理による接触角飽和値の増加が10
〜50度)、3×1018から2×1019/cm3 でやや
見られ(接触角飽和値の増加が10度以下)、3×10
18/cm3 以下ではほぼ見られない。
In the case of boron-doped Si, diluted HF
The conventional processing characteristics for the aqueous solution processing gradually start to deteriorate from the vicinity where the carrier concentration exceeds 3 × 10 18 / cm 3 . In particular, the processing characteristics are remarkably deteriorated in a range from 2 × 10 19 / cm 3 to around 3 × 10 20 / cm 3 which is the upper limit of doping. As a result, the improvement in the treatment characteristics of the dilute HF aqueous solution by the passivation treatment of the present embodiment is due to the fact that the carrier density is 2%.
It is large in the range of × 10 19 to 3 × 10 20 / cm 3 (that is, the increase in the contact angle saturation value by the treatment of this embodiment is 10 × 10 20 / cm 3).
~ 50 °), slightly observed at 3 × 10 18 to 2 × 10 19 / cm 3 (increase in contact angle saturation value is 10 ° or less), 3 × 10
It is almost not seen below 18 / cm 3 .

【0037】一方、砒素ドープSiの場合、キャリア濃
度に対して希HF水溶液処理特性はもともと依存性が小
さい。このため、キャリア密度3×1018から3×10
20/cm3 の範囲では、本実施例の不活性化処理による
希HF水溶液処理特性の改善はやや見られ(接触角飽和
値の増加が10度以下)、3×1018/cm3 以下では
ほぼ見られない。
On the other hand, in the case of arsenic-doped Si, the treatment characteristics of the dilute HF aqueous solution with respect to the carrier concentration are originally small. Therefore, the carrier density is 3 × 10 18 to 3 × 10
In the range of 20 / cm 3, the improvement of dilute HF solution processing characteristics by inactivation process of this embodiment is seen slightly (less increase of 10 ° in contact angle saturation value) at 3 × 10 18 / cm 3 or less Almost not seen.

【0038】実施例2.次に、本発明の他の実施例を示
す半導体基板の処理方法として、高濃度半導体基板のエ
ッチングに本発明を応用した例について説明する。本実
施例では、まずキャリア密度が3×1020/cm3 の高
濃度ボロンドープポリSi基板(以下、高濃度P型ポリ
Si基板とする)、同じく3×1020/cm3 の高濃度
燐ドープポリSi基板(以下、高濃度N型ポリSi基板
とする)のそれぞれに実施例1と同様のプラズマ照射を
40分間行う。
Embodiment 2 FIG. Next, as a method of processing a semiconductor substrate according to another embodiment of the present invention, an example in which the present invention is applied to etching of a high-concentration semiconductor substrate will be described. In this embodiment, first, a high-concentration boron-doped poly-Si substrate having a carrier density of 3 × 10 20 / cm 3 (hereinafter, referred to as a high-concentration P-type poly-Si substrate), and a high-concentration phosphorus of 3 × 10 20 / cm 3 Each of the doped poly-Si substrates (hereinafter, referred to as a high-concentration N-type poly-Si substrate) is subjected to the same plasma irradiation as in the first embodiment for 40 minutes.

【0039】このプラズマ照射により、膜厚3×10-7
mのポリSi膜の平均キャリア密度はP型、N型共に3
×1019/cm3 以下まで減少する。次いで、電気的な
不活性化が行われたこれら基板のそれぞれに、加工処理
の一態様であるCl2 、CF4 、O2 、Arを含む混合
ガスのプラズマによるエッチングをECRプラズマエッ
チング装置を用いて行う。このときのエッチングレート
はP型、N型ポリSi基板共1.5×10-7m/min
となる。
By this plasma irradiation, a film thickness of 3 × 10 −7 is obtained.
The average carrier density of the poly-Si film of m is 3 for both P-type and N-type.
× 10 19 / cm 3 or less. Next, each of the electrically inactivated substrates is subjected to plasma etching of a mixed gas containing Cl 2 , CF 4 , O 2 , and Ar, which is one mode of processing, using an ECR plasma etching apparatus. Do it. The etching rate at this time is 1.5 × 10 −7 m / min for both P-type and N-type poly-Si substrates.
Becomes

【0040】一方、上記と同様の高濃度P型ポリSi基
板、高濃度N型ポリSi基板にECRプラズマエッチン
グ装置を用いてエッチングを行う従来の方法の場合、エ
ッチングレートは、高濃度P型ポリSi基板で1.3×
10-7m/min、高濃度N型ポリSi基板で1.9×
10-7m/minである。したがって、従来の方法では
P型とN型でエッチングレートが異なるが、本実施例で
はプラズマ照射による電気的な不活性化によって高濃度
基板の加工特性を低濃度基板に類似したものに変換する
ことにより、P型とN型高濃度基板のエッチング特性の
差異を低減することができる。
On the other hand, in the case of the conventional method in which the same high-concentration P-type poly-Si substrate and high-concentration N-type poly-Si substrate as described above are etched using an ECR plasma etching apparatus, the etching rate is high. 1.3 × with Si substrate
1.9 × 10 −7 m / min, high-concentration N-type poly-Si substrate
10 −7 m / min. Therefore, in the conventional method, the etching rate is different between the P-type and the N-type, but in this embodiment, the processing characteristics of the high-concentration substrate are converted to those similar to the low-concentration substrate by electrical inactivation by plasma irradiation. Thereby, the difference in etching characteristics between the P-type and N-type high-concentration substrates can be reduced.

【0041】上記のエッチングは、フッ素系又は塩素系
エッチングガスのうち、少なくとも1種類を含むエッチ
ングガスにより行うことができる。また、エッチング後
に、550〜600℃で20分間のアニールを行うと、
ポリSiのキャリア密度及び移動度を不活性化処理前の
値に回復させることができるのは実施例1と同様であ
る。
The above-mentioned etching can be performed with an etching gas containing at least one of fluorine-based or chlorine-based etching gas. After the etching, if annealing is performed at 550 to 600 ° C. for 20 minutes,
As in the first embodiment, the carrier density and the mobility of the poly-Si can be restored to the values before the passivation process.

【0042】なお、ボロンドープポリSiの場合、EC
Rエッチングに対するエッチング速度は、キャリア濃度
が1×1018/cm3 を超える付近から徐々に低下し始
め、ドープ可能な上限である3×1020/cm3 付近ま
で単調に低下し続ける。一方、燐ドープポリSiの場
合、ECRエッチングに対するエッチング速度は、キャ
リア濃度が1×1018/cm3 を超える付近から徐々に
増加し始め、ドープ可能な上限である3×1020/cm
3 付近まで単調に増加し続ける。これにより、本実施例
によるエッチング特性の改善は、キャリア密度が1×1
18から3×1020/cm3 までの広い範囲でみられる
ものである。
In the case of boron-doped poly-Si, EC
The etching rate for R etching gradually starts to decrease near the carrier concentration exceeding 1 × 10 18 / cm 3 , and continues to decrease monotonically to around 3 × 10 20 / cm 3, which is the upper limit of doping. On the other hand, in the case of phosphorus-doped poly-Si, the etching rate for ECR etching starts to gradually increase from the vicinity where the carrier concentration exceeds 1 × 10 18 / cm 3 , and is 3 × 10 20 / cm, which is the upper limit for doping.
It continues to increase monotonically to around 3 . As a result, the improvement in the etching characteristics according to the present embodiment is achieved when the carrier density is 1 × 1
It is found in a wide range from 0 18 to 3 × 10 20 / cm 3 .

【0043】また、本実施例ではCl2 、CF4 を主た
るエッチャントとするECRエッチング装置による例を
示したが、本実施例のエッチング特性の改善は下地Si
基板の不活性化に由来するものであることから、エッチ
ング装置やエッチングガスに依存しない。したがって、
その他のエッチング装置またはエッチングガスの場合に
も改善が行えることが容易に類推できる。
Further, in this embodiment, an example is shown in which an ECR etching apparatus using Cl2 and CF4 as main etchants is used.
Since it is derived from inactivation of the substrate, it does not depend on an etching apparatus or an etching gas. Therefore,
It can easily be inferred that the improvement can be performed in the case of other etching apparatuses or etching gases.

【0044】実施例3.次に、本発明の他の実施例を示
す半導体基板の処理方法として、高濃度半導体基板への
導電層形成に本発明を応用した例について説明する。本
実施例では、高濃度P型Si基板、高濃度N型Si基板
のそれぞれに実施例1と同様のプラズマ照射を40分間
行った後、これらの基板に加工処理の一態様として、W
6 を原料ガスにした化学気相成長法でW金属膜を形成
する。このときの条件は、WF6 ガス流量を10scc
m、水素流量を1000sccm、圧力0.1Tor
r、基板温度150℃で60秒間とする。
Embodiment 3 FIG. Next, as a method of processing a semiconductor substrate according to another embodiment of the present invention, an example in which the present invention is applied to formation of a conductive layer on a high-concentration semiconductor substrate will be described. In this embodiment, each of the high-concentration P-type Si substrate and the high-concentration N-type Si substrate is subjected to plasma irradiation for 40 minutes in the same manner as in the first embodiment.
A W metal film is formed by a chemical vapor deposition method using F 6 as a source gas. The condition at this time is that the WF 6 gas flow rate is 10 scc.
m, hydrogen flow rate 1000 sccm, pressure 0.1 Torr
r, the substrate temperature is 150 ° C. for 60 seconds.

【0045】このタングステン層の形成の結果、高濃度
P型Si基板で3×10-8m、高濃度N型Si基板で5
×10-8mの下地基板の喰刻が見られる。一方、プラズ
マ照射が行われていない高濃度P型Si基板、高濃度N
型Si基板のそれぞれに上記と同様の条件でタングステ
ン層を形成する従来の方法の場合、高濃度P型基板で
2.5×10-8m、高濃度N型基板で1×10-7mの下
地基板の喰刻が見られる。また、同条件で低濃度基板で
は4×10-8mである。
As a result of the formation of this tungsten layer, 3 × 10 −8 m for a high-concentration P-type Si substrate and 5 for a high-concentration N-type Si substrate.
The etching of the base substrate of × 10 −8 m is observed. On the other hand, a high-concentration P-type Si substrate without plasma irradiation and a high-concentration N-type
In the case of the conventional method in which a tungsten layer is formed on each of the type Si substrates under the same conditions as described above, 2.5 × 10 −8 m for a high-concentration P-type substrate and 1 × 10 −7 m for a high-concentration N-type substrate Of the base substrate can be seen. Under the same conditions, the density is 4 × 10 −8 m for a low-concentration substrate.

【0046】したがって、従来の方法ではP型とN型で
喰刻の速度が異なるが、本実施例ではプラズマ照射によ
る電気的な不活性化によって高濃度基板の加工特性を低
濃度基板に類似したものに変換することにより、P型と
N型高濃度基板の喰刻の速度差を小さくすることがで
き、特にN型高濃度基板では低濃度基板での値にきわめ
て近い値まで喰刻の速度を落とすことができる。また、
タングステン層の形成後に、550〜600℃で20分
間のアニールを行うと、高濃度層のキャリア密度及び移
動度をプラズマ照射による不活性化処理前の値に回復さ
せることができる。
Therefore, although the etching speed is different between the P-type and the N-type in the conventional method, in this embodiment, the processing characteristics of the high-concentration substrate are similar to those of the low-concentration substrate due to the electrical inactivation by plasma irradiation. By converting to a substrate, the difference in the etching speed between the P-type and N-type high-concentration substrates can be reduced. Can be dropped. Also,
When annealing is performed at 550 to 600 ° C. for 20 minutes after the formation of the tungsten layer, the carrier density and the mobility of the high concentration layer can be restored to the values before the passivation treatment by plasma irradiation.

【0047】なお、ボロンドープSiの場合、WF6 ガ
スによるSiの喰刻量は、キャリア濃度が5×1018
cm3 を超える付近から徐々に減少し始め、ドープ可能
な上限である3×1020/cm3 付近まで単調に減少し
続ける。一方、砒素ドープSiの場合、WF6 ガスによ
るSiの喰刻量は、キャリア濃度が5×1018/cm3
を超える付近から徐々に増加し始め、ドープ可能な上限
である3×1020/cm3 付近まで単調に増加し続け
る。これにより、本実施例によるSi喰刻量の改善は、
キャリア密度が5×1018から3×1020/cm3 まで
の広い範囲でみられるものである。
In the case of boron-doped Si, the amount of Si etched by WF6 gas is such that the carrier concentration is 5 × 10 18 /
It gradually starts to decrease from around 3 cm 3 and continues to decrease monotonically to around 3 × 10 20 / cm 3 which is the upper limit of doping. On the other hand, in the case of arsenic-doped Si, the etching amount of Si by the WF6 gas is such that the carrier concentration is 5 × 10 18 / cm 3.
, And gradually increases monotonically to around 3 × 10 20 / cm 3, which is the upper limit of doping. As a result, the improvement of the Si etching amount according to the present embodiment is as follows.
The carrier density is found in a wide range from 5 × 10 18 to 3 × 10 20 / cm 3 .

【0048】実施例4.次に、本発明の他の実施例を示
す半導体基板の処理方法として、高濃度半導体基板への
導電層形成に本発明を応用した例について説明する。図
2は本実施例の半導体基板の処理方法である導電層形成
方法を示す工程断面図であり、1は図示しない基板上に
形成された高濃度Si拡散層、2はSiO2等からなる
絶縁膜、3は絶縁膜2に設けられた開口部、4は水素プ
ラズマの照射によってSi拡散層1に形成された不活性
化層、5は開口部3のSi拡散層1上に形成されたタン
グステン層である。
Embodiment 4 FIG. Next, as a method of processing a semiconductor substrate according to another embodiment of the present invention, an example in which the present invention is applied to formation of a conductive layer on a high-concentration semiconductor substrate will be described. FIG. 2 is a process sectional view showing a method of forming a conductive layer which is a method of processing a semiconductor substrate according to the present embodiment, wherein 1 is a high-concentration Si diffusion layer formed on a substrate not shown, and 2 is an insulating film made of SiO2 or the like. Reference numeral 3 denotes an opening provided in the insulating film 2, 4 denotes a passivation layer formed in the Si diffusion layer 1 by irradiation with hydrogen plasma, and 5 denotes a tungsten layer formed on the Si diffusion layer 1 in the opening 3. It is.

【0049】まず、図2(a)に示すように、基板上に
形成された高濃度Si拡散層1の上にSi02 等の絶縁
膜2を形成し、パタン露光して現像した後、異方性エッ
チングにより開口部3を形成する。なお、Si拡散層1
を形成する基板は、拡散層1がP型であればN型Si基
板、拡散層1がN型であればP型Si基板である。次
に、基板上に水素と窒素の混合ガスを導入し、高周波を
印加して水素プラズマを形成し、開口部3の底部の高濃
度Si拡散層1の表面付近に不活性化層4を形成する
(図2(b))。
First, as shown in FIG. 2A, an insulating film 2 such as SiO2 is formed on a high-concentration Si diffusion layer 1 formed on a substrate, developed by pattern exposure, and then anisotropically. The opening 3 is formed by reactive etching. The Si diffusion layer 1
Are N-type Si substrates when the diffusion layer 1 is P-type, and P-type Si substrates when the diffusion layer 1 is N-type. Next, a mixed gas of hydrogen and nitrogen is introduced onto the substrate, a high frequency is applied to form hydrogen plasma, and a passivation layer 4 is formed near the surface of the high concentration Si diffusion layer 1 at the bottom of the opening 3. (FIG. 2B).

【0050】ここでの不活性化は、基板温度が0〜17
0℃、水素流量が100〜5000sccm、窒素流量
が0〜100sccm、反応室内の圧力が0.01〜2
Torr、高周波電力が30〜1000Wの範囲で可能
である。また、処理時間は、高濃度Si基板1表面のド
ーパントが十分不活性化されるように、高濃度Si基板
1のドープ量、ドーパントの種類、ガスの条件および高
周波の印加方法に応じて増減する必要がある。
Here, the passivation is carried out when the substrate temperature is 0-17.
0 ° C., a hydrogen flow rate of 100 to 5000 sccm, a nitrogen flow rate of 0 to 100 sccm, and a pressure in the reaction chamber of 0.01 to 2
Torr and high frequency power in the range of 30 to 1000 W are possible. The processing time increases or decreases according to the doping amount of the high-concentration Si substrate 1, the type of the dopant, the gas conditions, and the method of applying a high frequency so that the dopant on the surface of the high-concentration Si substrate 1 is sufficiently inactivated. There is a need.

【0051】本実施例で用いた条件は、基板温度が23
℃、水素流量が2000sccm、窒素流量が6scc
m、反応室内の圧力が0.4Torr、印加した高周波
電力が150W、高周波印加方式がカソードカップリン
グモード、処理時間が60秒である。同じ効果を得るの
にアノードカップリングモードでは約10倍程度の処理
時間を必要とする。また、上述した実施例と同じよう
に、窒素ガスの添加は不活性化と並行して発生する高濃
度Si基板1のエッチングを抑制するためのものである
から、多少のエッチングが許される状況であれば添加し
なくても良い。
The conditions used in this embodiment are as follows.
℃, hydrogen flow rate 2000sccm, nitrogen flow rate 6scc
m, the pressure in the reaction chamber is 0.4 Torr, the applied high frequency power is 150 W, the high frequency application method is the cathode coupling mode, and the processing time is 60 seconds. The anode coupling mode requires about 10 times the processing time to obtain the same effect. Further, as in the above-described embodiment, the addition of nitrogen gas is for suppressing the etching of the high-concentration Si substrate 1 which occurs in parallel with the passivation. If it is present, it need not be added.

【0052】次に、上記基板を0.5%希釈HF水溶液
中で20秒間処理する。本実施例では希釈HF水溶液を
用いたが、この洗浄処理は清浄な表面を得るための処理
であり、したがって緩衝希釈HF水溶液あるいは界面活
性剤入の緩衝希釈HF水溶液を用いても、同様の効果が
得られるのは言うまでもない。また、基板表面の清浄化
処理として、Ar、H2 、CF4 、C3F8、CCl4、
BCl3 等の各種の反応ガスを用いたプラズマ、スパッ
タ又はイオンビームによるドライエッチングによっても
清浄な表面を得ることができる。
Next, the substrate is treated in a 0.5% diluted HF aqueous solution for 20 seconds. In this embodiment, a diluted HF aqueous solution was used, but this cleaning treatment is a process for obtaining a clean surface. Therefore, the same effect can be obtained by using a buffer diluted HF aqueous solution or a buffer diluted HF aqueous solution containing a surfactant. Needless to say, this is obtained. Ar, H2, CF4, C3F8, CCl4,
A clean surface can also be obtained by dry etching using plasma, sputtering or ion beam using various reaction gases such as BCl3.

【0053】最後に、図2(c)に示すように、上記基
板の開口部3の底部にSiH4 還元法による選択成長法
でタングステン層5を形成する。このタングステン層5
の形成のために、まず所定の温度に基板を加熱した後、
キャリアガス(H2 、N2 、不活性ガス等)を用いる場
合はこのガスを反応室に導入し、次いでSiH4 、WF
6 の順にガスを導入する。キャリアガスは使用しなくて
も選択成長が可能である。
Finally, as shown in FIG. 2C, a tungsten layer 5 is formed at the bottom of the opening 3 of the substrate by a selective growth method using a SiH4 reduction method. This tungsten layer 5
For the formation of the first, after heating the substrate to a predetermined temperature,
When a carrier gas (H2, N2, inert gas, etc.) is used, this gas is introduced into the reaction chamber, and then SiH4, WF
Gas is introduced in the order of 6. Selective growth is possible without using a carrier gas.

【0054】ここでの選択成長は基板温度が200〜3
50℃の範囲で可能である。また、SiH4 とWF6 の
流量比が1:2±0.6の範囲でα相Wの選択成長が可
能であり、全圧が0.01〜1Torrの範囲で選択成
長が可能である。本実施例で用いた条件は基板温度が3
00℃、キャリアガスは水素が500sccm、WF6
が10sccm、SiH4 が5sccmであり、SiH
4 を導入した2秒後にWF6 を反応室へ導入し、60秒
間Wを堆積した。
The selective growth here is performed when the substrate temperature is 200-3.
It is possible in the range of 50 ° C. The selective growth of the α-phase W is possible when the flow ratio of SiH4 and WF6 is 1: 2 ± 0.6, and the selective growth is possible when the total pressure is in the range of 0.01 to 1 Torr. The condition used in this example is that the substrate temperature is 3
00 ° C, carrier gas is 500 sccm of hydrogen, WF6
Is 10 sccm, SiH4 is 5 sccm,
2 seconds after the introduction of 4, WF6 was introduced into the reaction chamber, and W was deposited for 60 seconds.

【0055】図2(b)の不活性化処理及び希フッ酸処
理で既に清浄なSi表面が得られているため、従来用い
られるSi還元法による自己清浄化を行う必要がなくな
り、SiH4 還元法によるわずかの自己清浄化作用のみ
で低抵抗なオーミックコンタクトが歩留よく形成され
る。
Since a clean Si surface has already been obtained by the passivation treatment and the diluted hydrofluoric acid treatment shown in FIG. 2B, there is no need to perform self-cleaning by the conventionally used Si reduction method. , A low-resistance ohmic contact is formed with good yield by only a slight self-cleaning action.

【0056】図3(a)は本実施例の導電層形成方法に
よってP型高濃度Si拡散層上に形成したメタルコンタ
クトのコンタクト抵抗値のヒストグラムを示す図、図3
(b)は同様にN型高濃度Si拡散層上に形成したメタ
ルコンタクトのコンタクト抵抗値のヒストグラムを示す
図であり、図3(a)、(b)共に縦軸の頻度は規格化
した任意単位である。
FIG. 3A is a diagram showing a histogram of contact resistance values of metal contacts formed on a P-type high-concentration Si diffusion layer by the method of forming a conductive layer according to the present embodiment.
3B is a diagram showing a histogram of the contact resistance value of the metal contact similarly formed on the N-type high-concentration Si diffusion layer. In FIGS. 3A and 3B, the frequency of the vertical axis is standardized. Is a unit.

【0057】ここでのコンタクト径は0.85μmであ
り、コンタクト抵抗率は図3(a)のP型高濃度基板で
0.3μΩ・cm2 、図3(b)のN型高濃度基板で
0.1μΩ・cm2 である。一方、本実施例による不活
性化処理を行わずにSiH4 還元法によるW堆積を行う
と、P型高濃度基板では約10倍のコンタクト抵抗率と
なる上、しばしばP型高濃度基板よりタングステンが剥
離する結果となる。こうして、コンタクト接合特性、及
びタングステンと半導体基板の密着性を改善することが
できる。
The contact diameter here is 0.85 μm, the contact resistivity is 0.3 μΩ · cm 2 for the P-type high-concentration substrate in FIG. 3A, and the contact resistivity is 0.3 μΩ · cm 2 for the N-type high-concentration substrate in FIG. 0.1 μΩ · cm 2 . On the other hand, if W deposition is performed by the SiH4 reduction method without performing the passivation treatment according to the present embodiment, the contact resistivity of the P-type high-concentration substrate becomes about 10 times, and tungsten is often removed from the P-type high-concentration substrate. Peeling results. Thus, the contact bonding characteristics and the adhesion between tungsten and the semiconductor substrate can be improved.

【0058】そして、Si消費の少ないSiH4 還元法
のみを用いているため、Si消費量はN型高濃度基板で
1.2×10-8m、P型高濃度基板で1.4×10-8
とわずかである。この結果、高濃度Si拡散層1と下地
の低濃度Si基板との接合を流れるリーク電流は、本来
的に上記接合が持つリーク電流値と比較しても全く増加
しない。
[0058] Then, due to the use of low Si consumption SiH4 reduction method only, Si consumption N-type high concentration substrate 1.2 × 10 -8 m, 1.4 × 10 in the P-type high-concentration substrate - 8 m
And slightly. As a result, the leak current flowing through the junction between the high-concentration Si diffusion layer 1 and the underlying low-concentration Si substrate does not increase at all even when compared with the leak current value inherently possessed by the junction.

【0059】本実施例では、不活性化層4の大半はSi
消費により失われる。そして、残った不活性化層4は、
タングステン層5の成長時に200℃以上に加熱される
ため、特別なアニール工程を設けなくても、ドーパント
の再活性化が行われる。しかし、タングステンの成長温
度より高温のアニール工程を特別に設ければ、ドーパン
トの再活性化はより完全となり、タングステンとSiの
密着性が向上しコンタクト特性が更に改善されるのは言
うまでもない。事実、タングステン成長後に実施したア
ニールによって、コンタクト抵抗値は550℃まではア
ニール温度に反比例して減少する。
In this embodiment, most of the passivation layer 4 is made of Si.
Lost by consumption. And the remaining passivation layer 4 is
Since the tungsten layer 5 is heated to 200 ° C. or more during growth, the dopant is reactivated without a special annealing step. However, if an annealing step at a temperature higher than the growth temperature of tungsten is specially provided, it is needless to say that the dopant is more completely reactivated, the adhesion between tungsten and Si is improved, and the contact characteristics are further improved. In fact, the annealing performed after tungsten growth reduces the contact resistance up to 550 ° C. in inverse proportion to the annealing temperature.

【0060】また、本実施例ではSiH4 還元法による
W堆積の前に、Si還元法による自己清浄化を行わなか
ったが、多少のSi消費が許される状況ならば、Si還
元法を従来通り行ってもよいことは言うまでもない。ま
た、Wのハロゲン化ガスとしてフッ素を用いたが、フッ
素の代わりに塩素を用いても同様の選択成長が可能であ
り(つまり、WCl6 を用いる)、還元ガスもSiH4
を用いたが、SiH4 に限定されるものではない。すな
わち、WF6又はWCl6 に対して還元性を示すH2 、
Si2H6、Si3H8、GeH4 、Ge(CH3)2H2 、
Ge(C2H5)2H2、B2H6又はAsH3 のうちの1種
類であっても同様の効果が得られる。
In this embodiment, the self-cleaning by the Si reduction method was not performed before the deposition of W by the SiH4 reduction method. However, if the consumption of some Si is allowed, the Si reduction method is performed as usual. Needless to say, this may be done. Further, although fluorine was used as the halogenating gas for W, the same selective growth can be performed by using chlorine instead of fluorine (that is, using WCl6), and the reducing gas is also SiH4.
Was used, but is not limited to SiH4. That is, H2 which shows a reducing property to WF6 or WCl6,
Si2H6, Si3H8, GeH4, Ge (CH3) 2H2,
Similar effects can be obtained even if one of Ge (C2H5) 2H2, B2H6 and AsH3 is used.

【0061】なお、本実施例によるコンタクト特性の改
善は、高融点金属の被着前のSi表面清浄化に由来して
いるため、下地Si基板表面清浄化の効果が得られる場
合のみ見られるものである。したがって、実施例1、2
で述べたように、上記のフッ酸系ウエット処理特性ある
いはドライエッチング特性の改善が見られるキャリア濃
度領域(前者は3×1018から3×1020/cm3 、後
者は1×1018から3×1020/cm3 )において良好
なコンタクト特性が得られる。また、上記の由来によ
り、その他の高融点金属を堆積しても同様の効果が得ら
れることは言うまでもない。
The improvement of the contact characteristics according to the present embodiment originates from the cleaning of the Si surface before the deposition of the high melting point metal, and therefore can be seen only when the effect of cleaning the surface of the underlying Si substrate can be obtained. It is. Therefore, Examples 1 and 2
As described above, the carrier concentration region (the former is 3 × 10 18 to 3 × 10 20 / cm 3 , and the latter is 1 × 10 18 to 3 × 10 20 / cm 3) in which the above-mentioned hydrofluoric acid-based wet processing characteristics or dry etching characteristics are improved. × 10 20 / cm 3 ), good contact characteristics can be obtained. Further, needless to say, the same effect can be obtained even if other high melting point metals are deposited due to the above-mentioned origin.

【0062】実施例5.次に、本発明の他の実施例を示
す半導体基板の処理方法として、高濃度半導体基板への
導電層形成に本発明を応用した例について説明する。図
4は本実施例の半導体基板の処理方法である導電層形成
方法を示す工程断面図であり、図2と同様の部分には同
一の符号を付してある。図4において、6は開口部3の
Si拡散層1上に形成されたTi層、7はTi層6上に
形成されたTiN層、8はTiN層7上に形成されたタ
ングステン層である。
Embodiment 5 FIG. Next, as a method of processing a semiconductor substrate according to another embodiment of the present invention, an example in which the present invention is applied to formation of a conductive layer on a high-concentration semiconductor substrate will be described. FIG. 4 is a process cross-sectional view showing a conductive layer forming method which is a method for processing a semiconductor substrate according to the present embodiment, and the same parts as those in FIG. 2 are denoted by the same reference numerals. In FIG. 4, reference numeral 6 denotes a Ti layer formed on the Si diffusion layer 1 in the opening 3, 7 denotes a TiN layer formed on the Ti layer 6, and 8 denotes a tungsten layer formed on the TiN layer 7.

【0063】まず、図4(a)に示すように、基板上に
形成された高濃度Si拡散層1の上にSi02 等の絶縁
膜2を形成し、パタン露光して現像した後、異方性エッ
チングにより開口部3を形成する。次に、基板上に水素
と窒素の混合ガスを導入し、高周波を印加して水素プラ
ズマを形成し、開口部3の底部の高濃度Si拡散層1の
表面付近に不活性化層4を形成する(図4(b))。
First, as shown in FIG. 4A, an insulating film 2 such as SiO 2 is formed on a high-concentration Si diffusion layer 1 formed on a substrate, developed by pattern exposure and then anisotropically. The opening 3 is formed by reactive etching. Next, a mixed gas of hydrogen and nitrogen is introduced onto the substrate, a high frequency is applied to form hydrogen plasma, and a passivation layer 4 is formed near the surface of the high concentration Si diffusion layer 1 at the bottom of the opening 3. (FIG. 4B).

【0064】本実施例における不活性化の条件は、基板
温度が100℃、水素流量が2000sccm、窒素流
量が6sccm、反応室内の圧力が0.5Torr、印
加した高周波電力が200W、処理時間が10分であ
る。この不活性化処理により、高濃度Si拡散層1の内
部のドーパントは、P型で約70%が不活性化され、N
型で約50%が不活性化される。不活性化は表面側より
進行するので、高濃度Si拡散層1の最表面ではさらに
不活性化が進んでいると思われるが、正確な値は不明で
ある。
The conditions of the passivation in this embodiment are as follows: the substrate temperature is 100 ° C., the hydrogen flow rate is 2000 sccm, the nitrogen flow rate is 6 sccm, the pressure in the reaction chamber is 0.5 Torr, the applied high frequency power is 200 W, the processing time is 10 Minutes. By this passivation process, about 70% of the dopant inside the high-concentration Si diffusion layer 1 is deactivated by P-type,
About 50% is inactivated in the mold. Since the passivation proceeds from the surface side, the passivation seems to be further advanced on the outermost surface of the high-concentration Si diffusion layer 1, but the exact value is unknown.

【0065】上述した実施例と同じように、窒素ガスの
添加は不活性化と並行して発生する高濃度Si基板1の
エッチングを抑制するためのものであるから、多少のエ
ッチングが許される状況であれば添加しなくても良い。
なお、上記の不活性化条件で窒素を添加しない場合は、
高濃度Si拡散層1が1×10-8m/minの速度でエ
ッチングされる。一方、窒素を添加することによりエッ
チング速度は4×10-12 m/min以下となり、高濃
度Si拡散層1のエッチングを抑制できる。
As in the above-described embodiment, the addition of nitrogen gas is for suppressing the etching of the high-concentration Si substrate 1 which occurs in parallel with the deactivation. If it is, it may not be added.
In addition, when nitrogen is not added under the above inactivating conditions,
The high-concentration Si diffusion layer 1 is etched at a rate of 1 × 10 −8 m / min. On the other hand, by adding nitrogen, the etching rate becomes 4 × 10 −12 m / min or less, and the etching of the high-concentration Si diffusion layer 1 can be suppressed.

【0066】次に、上記基板を0.5%希釈HF水溶液
中で20秒間処理した後、開口部3にスパッタ法により
Ti層6、TiN層7を形成し(図4(c))、次いで
CVD法によりタングステン層8を堆積させて開口部3
の埋め込みを行いメタルコンタクトを形成した(図4
(d))。このメタルコンタクトの形成後、不活性化さ
れたドーパントの再活性化のためのアニールが必要であ
るが、 CVD法によるタングステン層8の堆積の際
に、基板が450℃まで加熱される過程によって再活性
化が行われるため、特別にドーパントの再活性化のため
のアニールを行わなくてもよい。
Next, after treating the substrate in a 0.5% diluted HF aqueous solution for 20 seconds, a Ti layer 6 and a TiN layer 7 are formed in the opening 3 by a sputtering method (FIG. 4C). The tungsten layer 8 is deposited by the CVD method to form the opening 3.
And a metal contact was formed (FIG. 4).
(D)). After the formation of the metal contact, annealing for reactivating the inactivated dopant is necessary. However, when the tungsten layer 8 is deposited by the CVD method, the substrate is heated up to 450 ° C. Since the activation is performed, it is not necessary to perform annealing for reactivating the dopant.

【0067】また、本実施例では希釈HF水溶液を用い
たが、この洗浄処理は清浄な表面を得るための処理であ
り、したがって緩衝希釈HF水溶液あるいは界面活性剤
入の緩衝希釈HF水溶液を用いても、同様の効果が得ら
れるのは言うまでもない。また、基板表面の清浄化処理
として、Ar、H2 、CF4 、C3F8、CCl4 等の各
種の反応ガスを用いたプラズマ、スパッタ又はイオンビ
ームによるドライエッチングによっても清浄な表面を得
ることができる。
In this embodiment, a diluted HF aqueous solution is used. However, this cleaning treatment is a treatment for obtaining a clean surface. Therefore, a buffer-diluted HF aqueous solution or a buffer-diluted HF aqueous solution containing a surfactant is used. Needless to say, the same effect can be obtained. In addition, a clean surface can be obtained by dry etching using plasma, sputtering or ion beam using various reaction gases such as Ar, H2, CF4, C3F8, CCl4, etc. as a cleaning treatment of the substrate surface.

【0068】図5(a)は本実施例の導電層形成方法に
よってP型高濃度Si拡散層上に形成したメタルコンタ
クトのコンタクト抵抗値のヒストグラムを示す図であ
り、図5(b)は従来の導電層形成方法によって形成し
たメタルコンタクトのコンタクト抵抗値のヒストグラム
を示す図である。ここでのコンタクト径は0.4μmで
あり、縦軸の頻度と横軸のコンタクト抵抗値は共に規格
化した任意単位である。なお、図5(b)に示す従来の
処理工程は、不活性化処理工程を除いた以外は本実施例
と全く同様である。
FIG. 5A is a diagram showing a histogram of the contact resistance value of a metal contact formed on a P-type high-concentration Si diffusion layer by the method of forming a conductive layer according to the present embodiment, and FIG. FIG. 6 is a diagram showing a histogram of contact resistance values of metal contacts formed by the conductive layer forming method of FIG. Here, the contact diameter is 0.4 μm, and the frequency on the vertical axis and the contact resistance value on the horizontal axis are both standardized arbitrary units. The conventional process shown in FIG. 5B is exactly the same as the present embodiment except that the deactivation process is omitted.

【0069】本実施例の不活性化処理工程により、従来
の工程に比べてコンタクト抵抗値は平均で約50%低減
でき、抵抗値のばらつきも標準偏差で約30%低減でき
る。図6は0.4μm径のコンタクト12000段のチ
ェインパタン抵抗値と6インチのウエハ上の位置(chip
position:チップの位置)との関係を示す図であり、
縦軸のチェインパタン抵抗値は規格化した任意単位であ
る。本実施例の不活性化処理工程により、従来の工程に
比べてウエハ全体で安定したコンタクト抵抗値が得られ
ていることがわかる。
By the passivation process of this embodiment, the contact resistance can be reduced by about 50% on average and the variation of the resistance can be reduced by about 30% in standard deviation as compared with the conventional process. FIG. 6 shows a chain pattern resistance value of 12,000 steps of 0.4 μm diameter contacts and a position (chip) on a 6-inch wafer.
position: position of the chip).
The chain pattern resistance value on the vertical axis is a standardized arbitrary unit. It can be seen that the passivation process according to the present embodiment provides a stable contact resistance value over the entire wafer as compared with the conventional process.

【0070】同様にN型高濃度Si拡散層の場合におい
ても、コンタクト抵抗値で10%、標準偏差で15%の
改善が見られた。P型拡散層と比較して効果が小さいの
は、フッ酸系水溶液に対する洗浄特性がP型と比べても
ともと良好であることから、改善の余地が少ないためと
考えられる。また、本方法を採用することによる、上記
拡散層から基板へのリーク電流の増加は従来の工程と比
較しても全く見られず、拡散層が水素プラズマより受け
る照射損傷が極めて少ないことを示している。
Similarly, in the case of the N-type high-concentration Si diffusion layer, the contact resistance value was improved by 10% and the standard deviation was improved by 15%. It is considered that the reason why the effect is smaller than that of the P-type diffusion layer is that there is little room for improvement because the cleaning property with respect to the hydrofluoric acid-based aqueous solution is originally better than that of the P-type diffusion layer. In addition, no increase in the leakage current from the diffusion layer to the substrate due to the adoption of this method was observed at all even when compared with the conventional process, indicating that the irradiation damage to the diffusion layer by hydrogen plasma was extremely small. ing.

【0071】また、本方法によるコンタクト特性の改善
は、高融点金属の被着前のSi表面清浄化法に由来して
いるため、その他の高融点金属(例えばタングステン、
モリブデン)のスパッタ法や化学気相成長法による被着
においても同様の効果が得られるのは言うまでもない。
Further, the improvement of the contact characteristics by the present method is derived from the Si surface cleaning method before the deposition of the high melting point metal.
It goes without saying that the same effect can be obtained even when the molybdenum is deposited by sputtering or chemical vapor deposition.

【0072】なお、本実施例によるコンタクト特性の改
善は、高融点金属の被着前のSi表面清浄化に由来して
いるため、下地Si基板表面清浄化の効果が得られる場
合のみ見られるものである。したがって、実施例1、2
で述べたように、上記のフッ酸系ウエット処理特性ある
いはドライエッチング特性の改善が見られるキャリア濃
度領域(前者は3×1018から3×1020/cm3 、後
者は1×1018から3×1020/cm3 )において良好
なコンタクト特性が得られる。
The improvement of the contact characteristics according to the present embodiment is derived from the cleaning of the Si surface before the deposition of the refractory metal, and is therefore only seen when the effect of cleaning the surface of the underlying Si substrate is obtained. It is. Therefore, Examples 1 and 2
As described above, the carrier concentration region (the former is 3 × 10 18 to 3 × 10 20 / cm 3 , and the latter is 1 × 10 18 to 3 × 10 20 / cm 3) in which the above-mentioned hydrofluoric acid-based wet processing characteristics or dry etching characteristics are improved. × 10 20 / cm 3 ), good contact characteristics can be obtained.

【0073】実施例6.上記実施例4、5では、絶縁膜
2に開口部3を設けて半導体基板の不活性化を行った
が、開口部を設けずに絶縁膜2を介して行うことも可能
である。これは、絶縁膜として通常用いるシリコン酸化
膜、あるいはシリコン窒化膜中を水素原子が室温で長距
離拡散するからであり、たとえ絶縁膜が形成されていて
も、その一部は絶縁膜下の半導体基板に到達するからで
ある。そして本実施例では、このような不活性化の後
に、開口部の形成、清浄化、導電層の形成等の加工処理
を行うことにより、実施例4、5と同様の効果を得るこ
とができる。
Embodiment 6 FIG. In the fourth and fifth embodiments, the opening is provided in the insulating film 2 to inactivate the semiconductor substrate. However, the passivation may be performed through the insulating film 2 without providing the opening. This is because hydrogen atoms diffuse long distances at room temperature in a silicon oxide film or a silicon nitride film which is usually used as an insulating film, and even if the insulating film is formed, a part of the semiconductor film under the insulating film is partially removed. This is because it reaches the substrate. In this embodiment, after such inactivation, by performing processing such as formation of an opening, cleaning, formation of a conductive layer, and the like, the same effects as those of the fourth and fifth embodiments can be obtained. .

【0074】実施例7.次に、本発明の他の実施例を示
す半導体基板の処理方法として、不活性化と並行して起
こる半導体基板のエッチングの抑制方法について説明す
る。本実施例の不活性化は、Si基板をH2 とN2 の混
合ガスのプラズマにさらすことで行う。このときの条件
は、基板温度が120℃、水素流量が2000scc
m、窒素流量が6sccm、反応室内の圧力が0.5T
orr、印加した高周波電力が200Wである。
Embodiment 7 FIG. Next, as a method of processing a semiconductor substrate according to another embodiment of the present invention, a method of suppressing etching of a semiconductor substrate that occurs in parallel with deactivation will be described. The passivation in this embodiment is performed by exposing the Si substrate to a plasma of a mixed gas of H 2 and N 2 . The conditions at this time are as follows: the substrate temperature is 120 ° C., and the hydrogen flow rate is 2000 scc.
m, nitrogen flow rate is 6 sccm, reaction chamber pressure is 0.5 T
orr, applied high frequency power is 200W.

【0075】このようなプラズマ照射を12時間行った
後のSi基板のエッチング深さは、2.5×10-9mを
十分下回る。つまり、エッチングレートは4×10-12
m/min以下となる。一方、基板温度が120℃、水
素流量が2000sccm、反応室内の圧力が0.5T
orr、印加した高周波電力が200Wの条件で、純粋
な水素プラズマにSi基板をさらす従来の方法の場合、
エッチングレートは9×10-9m/minとなる。
The etching depth of the Si substrate after performing such plasma irradiation for 12 hours is sufficiently lower than 2.5 × 10 −9 m. That is, the etching rate is 4 × 10 -12
m / min or less. On the other hand, the substrate temperature was 120 ° C., the hydrogen flow rate was 2000 sccm, and the pressure in the reaction chamber was 0.5 T.
orr, in the case of the conventional method in which the Si substrate is exposed to pure hydrogen plasma under the condition that the applied high-frequency power is 200 W,
The etching rate is 9 × 10 −9 m / min.

【0076】したがって、本実施例におけるエッチング
レートは従来の1/2000以下であり、これは事実上
無視できる値である。そして、電気的な不活性化の効率
は従来の水素プラズマのみによる方法と同じであること
から、不活性化の効率を低下させることなく基板のエッ
チングを抑制できることが分かる。
Therefore, the etching rate in this embodiment is 1/2000 or less of the conventional one, which is practically negligible. Since the efficiency of the electrical passivation is the same as the conventional method using only hydrogen plasma, it can be seen that the etching of the substrate can be suppressed without lowering the efficiency of the passivation.

【0077】なお、水素流量と窒素流量の関係は、一般
的に水素流量を増やせば不活性化の効率とエッチングレ
ートが上がり、窒素流量を増やせばエッチング抑制の効
果が上がる。よって、水素ガスと窒素ガスの量を独立し
て調整すれば、不活性化の効率とエッチング抑制の効果
とを別々に調整することができる。本実施例ではN2
スをH2 ガスに混合した例について説明しているが、N
2ガスの代わりにNH3 を用いても同様の効果を得るこ
とができ、H2 ガスを用いずにNH3 ガス単独で行うこ
ともでき、単独の場合には不活性化に用いる装置を簡略
化することができる。
The relationship between the flow rate of hydrogen and the flow rate of nitrogen generally indicates that increasing the flow rate of hydrogen increases the efficiency of deactivation and the etching rate, and increasing the flow rate of nitrogen increases the effect of suppressing etching. Therefore, by independently adjusting the amounts of the hydrogen gas and the nitrogen gas, it is possible to separately adjust the inactivation efficiency and the etching suppression effect. In this embodiment, an example in which N 2 gas is mixed with H 2 gas is described.
The same effect can be obtained even if NH 3 is used in place of 2 gas, and NH 3 gas can be used alone without using H 2 gas. In the case of using only NH 3 gas, the apparatus used for deactivation is simplified Can be

【0078】また、このN2 ガス又はNH3 ガス添加に
よる下地基板のエッチング抑制効果は、基板温度が23
〜350℃、水素流量が200〜2000sccm、窒
素ガス流量が1〜40sccm、反応室内の圧力が0.
1〜2Torr、半導体基板のキャリア密度がP型、N
型共に1×1014〜3×1020/cm3 の範囲で得られ
る。
The effect of suppressing the etching of the underlying substrate by adding the N 2 gas or NH 3 gas is as follows.
To 350 ° C., a hydrogen flow rate of 200 to 2000 sccm, a nitrogen gas flow rate of 1 to 40 sccm, and a pressure in the reaction chamber of 0.
1-2 Torr, carrier density of semiconductor substrate is P-type, N
Both types are obtained in the range of 1 × 10 14 to 3 × 10 20 / cm 3 .

【0079】なお、以上のようなエッチング抑制の原理
は必ずしも明らかではないが、窒素ラジカルの作用によ
り基板上に薄い窒化膜が形成され、それが水素プラズマ
による下地のエッチングを阻止しているものと推察でき
る。
Although the principle of the above-described etching suppression is not always clear, it is assumed that a thin nitride film is formed on the substrate by the action of nitrogen radicals, which prevents the etching of the base by hydrogen plasma. Can be inferred.

【0080】また、Siのエッチングを抑制するその他
のガスには酸素がある。ただし、酸素を添加した場合の
Siのエッチングレートは、酸素の添加量を増加しても
4×10-10 m/min以下にはならず、窒素より抑制
効果が劣る。ただし、プラズマ照射後の表面は酸化膜で
覆われているため、窒素添加した場合と比較して大気中
で極めて安定であるという長所がある。また、Siへの
窒素の混入が問題となる場合、たとえば窒素が不純物と
して活性化しドーピング効果が問題となる場合などには
酸素を用いることができる。
Other gases that suppress the etching of Si include oxygen. However, the etching rate of Si when oxygen is added does not become 4 × 10 −10 m / min or less even when the amount of oxygen added is increased, and is less effective than nitrogen. However, since the surface after plasma irradiation is covered with an oxide film, there is an advantage that the surface is extremely stable in the air as compared with the case where nitrogen is added. Further, when mixing of nitrogen into Si becomes a problem, for example, when nitrogen is activated as an impurity and the doping effect becomes a problem, oxygen can be used.

【0081】実施例8.上記の実施例では、Si基板の
場合について説明したが、本発明の他の実施例を示す半
導体基板の処理方法として、ポリSi、GaAs、In
Pに不活性化を適用することもできる。ポリSi、Ga
As、又はInPの基板の場合も実施例7と同様にH2
とN2の混合ガスによる12時間のプラズマ照射を行っ
た後のエッチング深さは、2.5×10-9mを十分下回
る。
Embodiment 8 FIG. In the above embodiment, the case of the Si substrate has been described. However, as a method of processing a semiconductor substrate according to another embodiment of the present invention, poly-Si, GaAs, In
Inactivation can also be applied to P. Poly Si, Ga
In the case of an As or InP substrate, similarly to the seventh embodiment, H 2
The etching depth after performing plasma irradiation for 12 hours with a mixed gas of N 2 and N 2 is sufficiently less than 2.5 × 10 −9 m.

【0082】また、半導体基板のエッチング抑制効果
は、基板温度が23〜350℃、水素流量が200〜2
000sccm、窒素ガス流量が1〜40sccm、反
応室内の圧力が0.1〜2Torrの範囲で得られる。
そして、電気的な不活性化の効率が従来の水素プラズマ
のみによる方法と同等に得られることや、N2 ガスの代
わりにNH3 ガスを使用したり、NH3 ガス単独を使用
したり、酸素を使用したりできることも実施例7と同様
である。なお、このような実施例7、8によるエッチン
グ抑制方法を上記実施例1〜6に適用できることは言う
までもない。
The effect of suppressing the etching of the semiconductor substrate is as follows: the substrate temperature is 23 to 350 ° C., and the hydrogen flow rate is 200 to 2
000 sccm, a nitrogen gas flow rate of 1 to 40 sccm, and a pressure in the reaction chamber of 0.1 to 2 Torr.
Then, it and the efficiency of electrical inactivation is obtained equal to the method using only conventional hydrogen plasma, or using NH 3 gas in place of N 2 gas, or by using the NH 3 gas alone, an oxygen Can be used as in the seventh embodiment. It goes without saying that the etching suppressing method according to the seventh and eighth embodiments can be applied to the first to sixth embodiments.

【0083】[0083]

【発明の効果】本発明によれば、水素原子を含有するガ
スを励起させたプラズマに半導体基板をさらす電気的な
不活性化により基板の実効的なドープ量を低下させた後
に、基板表面に加工処理を行うので、P型とN型高濃度
基板の加工処理特性の差異を低減できると共に、その特
性を低濃度基板に近づけることができる。また、加工処
理を行った半導体基板を加熱することにより、基板のキ
ャリア密度及び移動度を不活性化処理前の値に回復させ
る再活性化を行うことができる。また、絶縁膜に開口部
を形成して、電気的な不活性化により基板の実効的なド
ープ量を低下させた後に基板表面に加工処理を行うの
で、開口部においてP型とN型高濃度基板の加工処理特
性の差異を低減できると共に、その特性を低濃度基板に
近づけることができる。
According to the present invention, the effective doping amount of the substrate is reduced by exposing the semiconductor substrate to a plasma in which a gas containing hydrogen atoms is excited, and then the substrate is exposed to plasma. Since the processing is performed, the difference in processing characteristics between the P-type and N-type high-concentration substrates can be reduced, and the characteristics can be made closer to the low-concentration substrates. Further, by heating the processed semiconductor substrate, reactivation can be performed to restore the carrier density and the mobility of the substrate to the values before the inactivation treatment. Also, since an opening is formed in the insulating film and the effective doping amount of the substrate is reduced by electrical inactivation, and then the substrate surface is processed, the P-type and N-type high-concentrations are formed in the opening. The difference in the processing characteristics of the substrate can be reduced, and the characteristics can be made closer to a low-concentration substrate.

【0084】また、絶縁膜に開口部を形成する前に、プ
ラズマに半導体基板をさらして絶縁膜下の基板の電気的
不活性化を行うこともでき、この不活性化後に開口部形
成と加工処理を行うことにより、開口部においてP型と
N型高濃度基板の加工処理特性の差異を低減できると共
に、その特性を低濃度基板に近づけることができる。ま
た、不活性化を行った後に加工処理の1つとして基板を
洗浄するので、P型とN型高濃度基板の洗浄特性の差異
を低減することができると共に、その特性を低濃度基板
に近づけることができ、極めて清浄な基板表面を得るこ
とができる。その結果加工に要する工程数を低減でき、
プロセスマージンの大きい安定な加工が可能となる。
Before the opening is formed in the insulating film, the semiconductor substrate may be exposed to plasma to electrically inactivate the substrate under the insulating film. By performing the processing, the difference between the processing characteristics of the P-type and N-type high-concentration substrates in the opening can be reduced, and the characteristics can be made closer to that of the low-concentration substrate. Further, since the substrate is cleaned as one of the processing after the inactivation, the difference in cleaning characteristics between the P-type and N-type high-concentration substrates can be reduced, and the characteristics can be made closer to the low-concentration substrates. And an extremely clean substrate surface can be obtained. As a result, the number of steps required for processing can be reduced,
Stable processing with a large process margin becomes possible.

【0085】また、不活性化後に加工処理の1つとして
エッチングを行うので、P型とN型高濃度基板のエッチ
ング特性の差異を低減することができ、その結果加工に
要する工程数を低減でき、プロセスマージンの大きい安
定な加工が可能となる。また、不活性化を行った後に加
工処理の1つとして基板表面に導電層を形成するので、
P型とN型高濃度基板の喰刻の速度差を小さくすること
ができると共に、この半導体基板の消費を低濃度基板で
の値に近づけることができるため、プロセスマージンの
大きい安定な加工が可能となる。
Further, since etching is performed as one of the processing after the passivation, the difference in etching characteristics between the P-type and N-type high-concentration substrates can be reduced, and as a result, the number of steps required for processing can be reduced. In addition, stable processing with a large process margin can be performed. In addition, since a conductive layer is formed on the substrate surface as one of the processing after the inactivation,
The difference in the etching speed between the P-type and N-type high-concentration substrates can be reduced, and the consumption of the semiconductor substrate can be close to the value for the low-concentration substrates, so that stable processing with a large process margin is possible. Becomes

【0086】また、不活性化を行った後に清浄化処理と
導電層形成を行うので、清浄化処理特性の改善による清
浄な基板表面の実現により、界面に介在物の少ない導電
層と半導体基板との低抵抗で高性能なコンタクトを形成
することができる。また、絶縁膜に開口部を形成して不
活性化を行った後に、清浄化と導電層形成を行うので、
清浄化処理特性の改善による清浄な基板表面の実現によ
り、界面に介在物の少ない導電層と半導体基板との低抵
抗で高性能なコンタクトを開口部の基板表面に形成する
ことができる。
Further, since the cleaning process and the formation of the conductive layer are performed after the deactivation, the conductive layer and the semiconductor substrate having few inclusions at the interface can be formed by realizing a clean substrate surface by improving the cleaning process characteristics. A high-performance contact with low resistance can be formed. In addition, after performing the inactivation by forming an opening in the insulating film, the cleaning and the formation of the conductive layer are performed.
By realizing a clean substrate surface by improving the cleaning treatment characteristics, a low-resistance and high-performance contact between the conductive layer having few inclusions at the interface and the semiconductor substrate can be formed on the substrate surface in the opening.

【0087】また、絶縁膜に開口部を形成する前に、プ
ラズマに半導体基板をさらして絶縁膜下の基板の不活性
化を行うこともでき、この不活性化後に行う開口部形
成、清浄化処理、導電層形成により、界面に介在物の少
ない導電層と半導体基板との低抵抗で高性能なコンタク
トを開口部の基板表面に形成することができる。また、
加熱処理を、清浄化工程の後、あるいは導電層形成工程
の後に行うことにより、基板のキャリア密度及び移動度
を不活性化処理前の値に回復させる再活性化を行うこと
ができる。また、フッ酸を含む溶液で半導体基板を洗浄
することにより、基板表面の洗浄を容易に行うことがで
きる。また、基板表面をプラズマ、スパッタ又はイオン
ビームによってドライエッチングすることにより、基板
表面のエッチングを容易に行うことができる。
Before the opening is formed in the insulating film, the semiconductor substrate can be exposed to plasma to inactivate the substrate under the insulating film. By the treatment and the formation of the conductive layer, a low-resistance and high-performance contact between the conductive layer having few inclusions at the interface and the semiconductor substrate can be formed on the substrate surface in the opening. Also,
By performing the heat treatment after the cleaning step or the conductive layer formation step, reactivation can be performed to restore the carrier density and the mobility of the substrate to the values before the inactivation treatment. Further, by cleaning the semiconductor substrate with a solution containing hydrofluoric acid, the surface of the substrate can be easily cleaned. In addition, the substrate surface can be easily etched by dry-etching the substrate surface with plasma, sputtering, or ion beam.

【0088】また、不活性化を行った後に金属とハロゲ
ン元素との化合物を含むガスを用いた化学気相成長法に
よって導電層を形成するので、P型とN型高濃度基板の
喰刻の速度差を小さくすることができる。また、清浄化
処理を行った後に化学気相成長法によって導電層を形成
するので、例えばシリコン還元法のような半導体基板材
料を還元剤とする還元法において、P型とN型高濃度基
板の喰刻の速度差を小さくすることができると共に、こ
の半導体基板の消費を低濃度基板での値に近づけること
ができるため、プロセスマージンの大きい安定な加工が
可能となる。また、清浄化処理特性の改善による清浄な
基板表面の実現により、例えばシラン還元法のような半
導体基板材料を還元剤としない還元法だけでも良好なコ
ンタクト特性を得ることができる。
Since the conductive layer is formed by chemical vapor deposition using a gas containing a compound of a metal and a halogen element after deactivation, the P-type and N-type high-concentration substrates are etched. The speed difference can be reduced. In addition, since the conductive layer is formed by a chemical vapor deposition method after performing the cleaning treatment, for example, in a reduction method using a semiconductor substrate material as a reducing agent such as a silicon reduction method, a P-type and an N-type high-concentration substrate are removed. Since the difference in the etching speed can be reduced and the consumption of the semiconductor substrate can be brought close to the value of the low-concentration substrate, stable processing with a large process margin can be performed. Further, by realizing a clean substrate surface by improving the cleaning treatment characteristics, good contact characteristics can be obtained only by a reduction method using no semiconductor substrate material as a reducing agent, such as a silane reduction method.

【0089】また、不活性化を行った後にタングステン
とハロゲン元素との化合物を含むガスを用いた化学気相
成長法によってタングステン層を形成することにより、
上記と同様の効果を得ることができる。また、不活性化
を行った後に基板表面にチタン層を形成するので、P型
とN型高濃度基板のチタンによる喰刻の速度差を小さく
することができる。また、清浄化処理を行った後に、ス
パッタ法によりチタン層を形成するので、清浄化処理特
性の改善による清浄な基板表面の実現により、界面に介
在物の少ないチタン層と半導体基板との低抵抗で高性能
なコンタクトを形成することができる。
After the deactivation, a tungsten layer is formed by a chemical vapor deposition method using a gas containing a compound of tungsten and a halogen element.
The same effects as above can be obtained. Further, since the titanium layer is formed on the substrate surface after the inactivation, the difference in the etching speed between the P-type and N-type high-concentration substrates by titanium can be reduced. In addition, since the titanium layer is formed by a sputtering method after performing the cleaning treatment, the realization of a clean substrate surface by improving the cleaning treatment characteristics enables a low resistance between the titanium layer having few inclusions at the interface and the semiconductor substrate. Thus, a high-performance contact can be formed.

【0090】また、水素原子と窒素原子を含有するガス
を励起させたプラズマに半導体基板をさらすことにより
電気的な不活性化を行うので、不活性化の効率を低下さ
せることなく基板のエッチングを抑制することができ
る。また、水素原子と酸素原子を含有するガスを励起さ
せたプラズマに半導体基板をさらすことにより電気的な
不活性化を行うので、不活性化の効率を低下させること
なく基板のエッチングを抑制することができる。
Further, since the semiconductor substrate is exposed to plasma excited with a gas containing hydrogen atoms and nitrogen atoms, the semiconductor substrate is electrically inactivated, so that the etching of the substrate can be performed without lowering the efficiency of the inactivation. Can be suppressed. In addition, since the semiconductor substrate is electrically inactivated by exposing the semiconductor substrate to plasma in which a gas containing hydrogen atoms and oxygen atoms is excited, etching of the substrate can be suppressed without lowering the efficiency of the inactivation. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の1実施例を示す半導体基板の処理方
法の効果を説明するための純水に対する接触角の希HF
水溶液処理時間依存性を示す図である。
FIG. 1 is a diagram illustrating a method for processing a semiconductor substrate according to an embodiment of the present invention, which illustrates the effect of a dilute HF having a contact angle with respect to pure water.
It is a figure which shows the aqueous solution processing time dependency.

【図2】 本発明の他の実施例を示す半導体基板の処理
方法となる導電層形成方法を示す工程断面図である。
FIG. 2 is a process sectional view showing a conductive layer forming method as a method of processing a semiconductor substrate according to another embodiment of the present invention.

【図3】 図2の半導体基板の処理方法によって高濃度
Si拡散層上に形成したメタルコンタクトのコンタクト
抵抗値のヒストグラムを示す図である。
3 is a diagram showing a histogram of contact resistance values of metal contacts formed on a high-concentration Si diffusion layer by the method of processing the semiconductor substrate of FIG. 2;

【図4】 本発明の他の実施例を示す半導体基板の処理
方法となる導電層形成方法を示す工程断面図である。
FIG. 4 is a process sectional view showing a conductive layer forming method as a method for processing a semiconductor substrate according to another embodiment of the present invention.

【図5】 図4の半導体基板の処理方法及び従来の処理
方法によってP型高濃度Si拡散層上に形成したメタル
コンタクトのコンタクト抵抗値のヒストグラムを示す図
である。
5 is a diagram showing a histogram of contact resistance values of metal contacts formed on a P-type high-concentration Si diffusion layer by the processing method of the semiconductor substrate of FIG. 4 and a conventional processing method.

【図6】 図4の半導体基板の処理方法及び従来の処理
方法によってP型高濃度Si拡散層上に形成したメタル
コンタクトのチェインパタン抵抗値のウエハ上における
位置依存性を示す図である。
6 is a diagram showing the positional dependence on a wafer of the chain pattern resistance value of a metal contact formed on a P-type high-concentration Si diffusion layer by the processing method of the semiconductor substrate of FIG. 4 and the conventional processing method.

【図7】 従来の水素プラズマ照射による下地基板のエ
ッチングを示す断面図である。
FIG. 7 is a cross-sectional view showing a conventional etching of a base substrate by hydrogen plasma irradiation.

【符号の説明】[Explanation of symbols]

1…高濃度Si拡散層、2…絶縁膜、3…開口部、4…
不活性化層、5…タングステン層、6…Ti層、7…T
iN層、8…タングステン層。
DESCRIPTION OF SYMBOLS 1 ... High concentration Si diffusion layer, 2 ... Insulating film, 3 ... Opening, 4 ...
Passivation layer, 5: tungsten layer, 6: Ti layer, 7: T
iN layer, 8... tungsten layer.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−74846(JP,A) 特開 平1−149423(JP,A) 特開 平2−213125(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 641 H01L 21/285 H01L 21/302 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-74846 (JP, A) JP-A-1-149423 (JP, A) JP-A-2-213125 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 21/304 641 H01L 21/285 H01L 21/302

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも水素原子を含有するガスを励
起させたプラズマ雰囲気に半導体基板をさらして基板表
面を不活性化する工程と、 この不活性化処理が行われた基板表面に加工処理を行う
工程と、 この加工処理が行われた基板表面を活性化するために、
半導体基板を加熱する工程とを有することを特徴とする
半導体基板の処理方法。
1. A step of exposing a semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited to inactivate the substrate surface, and processing the substrate surface on which the inactivation treatment has been performed. Process and in order to activate the substrate surface on which this processing has been performed,
Heating the semiconductor substrate.
【請求項2】 半導体基板上に絶縁膜を形成してパター
ニングし、この絶縁膜の一部に半導体基板が露出する開
口部を形成する工程と、 少なくとも水素原子を含有するガスを励起させたプラズ
マ雰囲気に半導体基板をさらして前記開口部の露出して
いる基板表面を不活性化する工程と、 この不活性化処理が行われた基板表面に加工処理を行う
工程と、 この加工処理が行われた基板表面を活性化するために、
半導体基板を加熱する工程とを有することを特徴とする
半導体基板の処理方法。
2. A step of forming and patterning an insulating film on a semiconductor substrate, forming an opening in a part of the insulating film so that the semiconductor substrate is exposed, and a plasma in which a gas containing at least hydrogen atoms is excited. Exposing the semiconductor substrate to an atmosphere to inactivate the substrate surface where the opening is exposed; processing the substrate surface on which the deactivation processing has been performed; and performing this processing. To activate the substrate surface
Heating the semiconductor substrate.
【請求項3】 半導体基板上に絶縁膜を形成する工程
と、 少なくとも水素原子を含有するガスを励起させたプラズ
マ雰囲気に半導体基板をさらして前記絶縁膜下の基板表
面を不活性化する工程と、 前記絶縁膜をパターニングし、この絶縁膜の一部に半導
体基板が露出する開口部を形成する工程と、 この開口部の露出している基板表面に加工処理を行う工
程と、 この加工処理が行われた基板表面を活性化するために、
半導体基板を加熱する工程とを有することを特徴とする
半導体基板の処理方法。
A step of forming an insulating film on the semiconductor substrate; and a step of exposing the semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited to inactivate a substrate surface under the insulating film. A step of patterning the insulating film to form an opening in a part of the insulating film where the semiconductor substrate is exposed; a step of performing processing on the surface of the substrate where the opening is exposed; To activate the substrate surface performed
Heating the semiconductor substrate.
【請求項4】 請求項1、2又は3記載の半導体基板の
処理方法において、 前記加工処理工程は、基板表面を洗浄する工程を含むこ
とを特徴とする半導体基板の処理方法。
4. The method of processing a semiconductor substrate according to claim 1, wherein the processing step includes a step of cleaning a surface of the substrate.
【請求項5】 請求項1、2又は3記載の半導体基板の
処理方法において、 前記加工処理工程は、基板表面を所定のパターンにエッ
チングする工程を含むことを特徴とする半導体基板の処
理方法。
5. The method of processing a semiconductor substrate according to claim 1, wherein the processing step includes a step of etching the substrate surface into a predetermined pattern.
【請求項6】 請求項1、2又は3記載の半導体基板の
処理方法において、 前記加工処理工程は、基板表面に導電層を形成する工程
を含むことを特徴とする半導体基板の処理方法。
6. The method for processing a semiconductor substrate according to claim 1, wherein the processing step includes a step of forming a conductive layer on a substrate surface.
【請求項7】 少なくとも水素原子を含有するガスを励
起させたプラズマ雰囲気に半導体基板をさらして基板表
面を不活性化する工程と、 この不活性化処理が行われた基板表面を清浄化する工程
と、 この清浄化処理が行われた基板表面に導電層を形成する
工程とを有することを特徴とする半導体基板の処理方
法。
7. A step of exposing a semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited to inactivate the substrate surface, and a step of cleaning the substrate surface subjected to the inactivation treatment. And a step of forming a conductive layer on the surface of the substrate on which the cleaning process has been performed.
【請求項8】 半導体基板上に絶縁膜を形成してパター
ニングし、この絶縁膜の一部に半導体基板が露出する開
口部を形成する工程と、 少なくとも水素原子を含有するガスを励起させたプラズ
マ雰囲気に半導体基板をさらして前記開口部の露出して
いる基板表面を不活性化する工程と、 この不活性化処理が行われた基板表面を清浄化する工程
と、 前記開口部の基板表面に導電層を形成する工程とを有す
ることを特徴とする半導体基板の処理方法。
8. A step of forming and patterning an insulating film on a semiconductor substrate and forming an opening in a part of the insulating film so that the semiconductor substrate is exposed, and a plasma in which a gas containing at least hydrogen atoms is excited. Exposing the semiconductor substrate to an atmosphere to inactivate the substrate surface where the opening is exposed; cleaning the substrate surface on which the passivation has been performed; Forming a conductive layer.
【請求項9】 半導体基板上に絶縁膜を形成する工程
と、 少なくとも水素原子を含有するガスを励起させたプラズ
マ雰囲気に半導体基板をさらして前記絶縁膜下の基板表
面を不活性化する工程と、 前記絶縁膜をパターニングし、この絶縁膜の一部に半導
体基板が露出する開口部を形成する工程と、 この開口部の露出している基板表面を清浄化する工程
と、 前記開口部の基板表面に導電層を形成する工程とを有す
ることを特徴とする半導体基板の処理方法。
9. A step of forming an insulating film on the semiconductor substrate, and a step of exposing the semiconductor substrate to a plasma atmosphere in which a gas containing at least hydrogen atoms is excited to inactivate a substrate surface under the insulating film. Patterning the insulating film to form an opening in which a semiconductor substrate is exposed in a part of the insulating film; cleaning the substrate surface where the opening is exposed; Forming a conductive layer on a surface of the semiconductor substrate.
【請求項10】 請求項7、8または9記載の半導体基
板の処理方法において、 半導体基板表面を活性化するための加熱処理を、前記清
浄化工程の後、あるいは導電層形成工程の後に行うこと
を特徴とする半導体基板の処理方法。
10. The method for processing a semiconductor substrate according to claim 7, wherein a heat treatment for activating the surface of the semiconductor substrate is performed after the cleaning step or after the conductive layer forming step. A method for processing a semiconductor substrate, comprising:
【請求項11】 請求項4記載の半導体基板の処理方法
において、 前記洗浄工程は、フッ酸を含む溶液で半導体基板を洗浄
する工程であることを特徴とする半導体基板の処理方
法。
11. The method for processing a semiconductor substrate according to claim 4, wherein the cleaning step is a step of cleaning the semiconductor substrate with a solution containing hydrofluoric acid.
【請求項12】 請求項5記載の半導体基板の処理方法
において、 前記エッチング工程は、基板表面をプラズマ、スパッタ
又はイオンビームによってドライエッチングする工程で
あることを特徴とする半導体基板の処理方法。
12. The method for processing a semiconductor substrate according to claim 5, wherein the etching step is a step of dry-etching the substrate surface by plasma, sputter, or ion beam.
【請求項13】 請求項6、7、8又は9記載の半導体
基板の処理方法において、 前記導電層形成工程は、少なくとも金属とハロゲン元素
との化合物を含むガスを用いた化学気相成長法により基
板表面に導電層を形成する工程であることを特徴とする
半導体基板の処理方法。
13. The method for processing a semiconductor substrate according to claim 6, 7, 8 or 9, wherein the conductive layer forming step is performed by a chemical vapor deposition method using a gas containing at least a compound of a metal and a halogen element. A method for treating a semiconductor substrate, comprising a step of forming a conductive layer on a substrate surface.
【請求項14】 請求項6、7、8又は9記載の半導体
基板の処理方法において、 前記導電層形成工程は、少なくともタングステンとハロ
ゲン元素との化合物を含むガスを用いた化学気相成長法
により基板表面にタングステン層を形成する工程である
ことを特徴とする半導体基板の処理方法。
14. The method for processing a semiconductor substrate according to claim 6, 7, 8 or 9, wherein the conductive layer forming step is performed by a chemical vapor deposition method using a gas containing at least a compound of tungsten and a halogen element. A method for treating a semiconductor substrate, comprising a step of forming a tungsten layer on a substrate surface.
【請求項15】 請求項6、7、8又は9記載の半導体
基板の処理方法において、 前記導電層形成工程は、スパッタ法によりチタン層を形
成する工程であることを特徴とする半導体基板の処理方
法。
15. The method for processing a semiconductor substrate according to claim 6, wherein the step of forming a conductive layer is a step of forming a titanium layer by a sputtering method. Method.
【請求項16】 請求項1、2、3、7、8又は9記載
の半導体基板の処理方法において、 前記不活性化処理工程は、少なくとも水素原子と窒素原
子を含有するガスを励起させたプラズマ雰囲気に半導体
基板をさらす工程であることを特徴とする半導体基板の
処理方法。
16. The method of processing a semiconductor substrate according to claim 1, 2, 3, 7, 8, or 9, wherein said deactivating step includes a step of exciting a gas containing at least a hydrogen atom and a nitrogen atom. A method for treating a semiconductor substrate, comprising exposing the semiconductor substrate to an atmosphere.
【請求項17】 請求項1、2、3、7、8又は9記載
の半導体基板の処理方法において、 前記不活性化処理工程は、少なくとも水素原子と酸素原
子を含有するガスを励起させたプラズマ雰囲気に半導体
基板をさらす工程であることを特徴とする半導体基板の
処理方法。
17. The method for processing a semiconductor substrate according to claim 1, 2, 3, 7, 7, or 9, wherein said deactivating step includes a step of exciting a gas containing at least a hydrogen atom and an oxygen atom. A method for treating a semiconductor substrate, comprising exposing the semiconductor substrate to an atmosphere.
JP05257495A 1994-03-25 1995-03-13 Semiconductor substrate processing method Expired - Lifetime JP3218362B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05257495A JP3218362B2 (en) 1994-03-25 1995-03-13 Semiconductor substrate processing method

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP7792794 1994-03-25
JP25085594 1994-10-17
JP6-250855 1994-10-17
JP6-77927 1994-10-17
JP05257495A JP3218362B2 (en) 1994-03-25 1995-03-13 Semiconductor substrate processing method

Publications (2)

Publication Number Publication Date
JPH08172067A JPH08172067A (en) 1996-07-02
JP3218362B2 true JP3218362B2 (en) 2001-10-15

Family

ID=27294670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05257495A Expired - Lifetime JP3218362B2 (en) 1994-03-25 1995-03-13 Semiconductor substrate processing method

Country Status (1)

Country Link
JP (1) JP3218362B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093992A (en) * 2003-08-08 2005-04-07 Semiconductor Energy Lab Co Ltd Doping apparatus, doping method and manufacturing method for thin film transistor
US7250312B2 (en) 2003-08-08 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Doping method and method for fabricating thin film transistor
KR101440282B1 (en) * 2007-07-11 2014-09-17 주성엔지니어링(주) Plasma cleaing method
JPWO2011013811A1 (en) * 2009-07-31 2013-01-10 株式会社アルバック Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JPH08172067A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
US5712193A (en) Method of treating metal nitride films to reduce silicon migration therein
US5723383A (en) Semiconductor substrate treatment method
US20060024896A1 (en) Method for fabricating metal-oxide-semiconductor transistor with selective epitaxial growth film
JP3104689B2 (en) Method for forming silicide layer and method for manufacturing semiconductor device
US7022618B2 (en) Method of forming a conductive contact
JP2000091570A (en) Manufacture of semiconductor device
JP3061736B2 (en) Method of manufacturing MOS field effect transistor having lightly doped drain
JP3218362B2 (en) Semiconductor substrate processing method
US7910996B2 (en) Semiconductor device and method of manufacturing a semiconductor device
KR100407362B1 (en) Method for forming a silicide layer
US6274512B1 (en) Method for manufacturing a semiconductor device
US6797618B2 (en) Method for forming silicide film of a semiconductor device
JP2830414B2 (en) Method of forming MES structure electrode
JPH10270381A (en) Manufacture of semiconductor device
JP3033518B2 (en) Method for manufacturing semiconductor device
JPH05182925A (en) Manufacturing method and device of semiconductor device
KR0161394B1 (en) Method for fabricating semiconductor transistor
JP2780501B2 (en) Semiconductor wafer with insulating film and method of manufacturing the same
US20040237881A1 (en) Methods for epitaxial silicon growth
JPH1079363A (en) Method for surface treatment of compound semiconductor wafer
JP3075778B2 (en) Surface treatment method for semiconductor substrate
JP2956616B2 (en) Method for manufacturing semiconductor device
JP2917690B2 (en) Method for manufacturing compound semiconductor device
JP2940487B2 (en) Method for manufacturing semiconductor device
JPH05251404A (en) Dry etching method for dielectric layer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term