JP3015458B2 - リードフレームを用いた半導体装置の製造方法 - Google Patents

リードフレームを用いた半導体装置の製造方法

Info

Publication number
JP3015458B2
JP3015458B2 JP2320429A JP32042990A JP3015458B2 JP 3015458 B2 JP3015458 B2 JP 3015458B2 JP 2320429 A JP2320429 A JP 2320429A JP 32042990 A JP32042990 A JP 32042990A JP 3015458 B2 JP3015458 B2 JP 3015458B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor element
resin
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2320429A
Other languages
English (en)
Other versions
JPH04192352A (ja
Inventor
初男 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2320429A priority Critical patent/JP3015458B2/ja
Publication of JPH04192352A publication Critical patent/JPH04192352A/ja
Application granted granted Critical
Publication of JP3015458B2 publication Critical patent/JP3015458B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はリードフレームを用いた半導体素子の製造方
法に関し、特に放熱板を有するリードフレームを用いた
個別半導体装置の組立工程に好適する製造方法に関する
ものである。
(従来の技術) 従来から集積回路や個別半導体に係わらず、リードフ
レームを利用する組立方法が広く行われており、マウン
トされた集積回路や個別半導体の所定の電極とリードフ
レームのインナーリード間に金属細線をボンディング法
により接続する手法が採られている。このような組立方
法において、放熱板が取付けられたリードフレームを用
いる半導体装置の製造工程を、第4図および第5図を参
照して説明する。厚さが0.4mm程度の導電性金属例えば
純鉄、鉄−ニッケル合金、クラッド材または銅や銅合金
から成るリードフレームはエッチング工程またはプレス
工程などにより造られるのが一般的である。例えば型を
利用するプレス工程によって形成するリードフレーム1
には第3図に示すように相対向する枠2、2が設けら
れ、ここには搬送または位置決め用に利用する第1孔部
3…を設置すると共に枠2、2に交差する部材4も設置
する。また、リードフレーム1と一体とする放熱板5に
は第5図に示すように突起6を設けており、一方のリー
ドフレーム1には突起6とカシメ結合のための第2孔部
7を枠2に連続して形成する。放熱板5とリードフレー
ム1間の隙間は理論上0.375mmである。また相対向する
枠2、2間には連結細条10を設置して機械的強度を増す
一助としており、これを境にインナーリード8…とアウ
ターリード9が形成される。即ちインナーリード8…は
枠2、2により形成される空間のほぼ中央部分に向けて
延長して形成し、その端末を自由端(フリー)としたも
のである。アウターリード9…は後述する樹脂射止工程
後封止樹脂層外に導出して他の電子装置と接続する役割
を果たすもので、呼名もインナーリードからアウターリ
ードに変わる。
ところでインナーリード8…の一部を構成し連結細条
10に隣接する幅(厚さ方向に直交する方向)広部分Aは
樹脂封止工程に使用する金型と接触する唯一の場所であ
り、最外側とその次のインナーリード8…の幅が他のも
のより大きく形成されている。
さらに放熱板5と一体となるリードフレーム1の特徴
は半導体素子マウント用ベッド部が形成されていない点
である。即ち放熱板5の所定の位置に特定の半導体素子
が導電性接着材を介してダイボンディングされている。
また、放熱板5にリードフレーム1を固定するために、
リードフレーム1には曲げ加工が施される。即ちリード
フレーム1の第2孔部7を0.375mmの段差分だけ低くし
ておき、放熱板5に形成した突起6に嵌め込んでからい
わゆるカシメにより両者を固定する。このような処理を
経てからトランスファモールド法である、金型を使用す
る樹脂封止工程によって所定の半導体素子12を埋込んだ
外囲器12が得られる。この樹脂封止工程は、放熱板5に
固着した被封止半導体素子12を樹脂封止用金型に形成し
たキャビティ内に配置するとともに、インナーリード8
…はこれらの自由端を支える部品が全くない状態でキャ
ビティ内に配置されるので、これらは封止樹脂の流れに
晒されることになる。外囲器12は、第5図に示されるよ
うに、放熱板5が封止樹脂層13の底部から露出する構造
になっている。勿論樹脂封止工程に先立って半導体素子
の電極(第4図参照)とリードフレームのインナーリー
ド8…間に金属細線14を超音波ボンディングやボールボ
ンディング法により電気的に接続する。
(発明が解決しようとする課題) カシメ工程により放熱板に取付けたリードフレーム
は、放熱板に対して一定の間隔、すなわち、0.375mmの
段差分離して樹脂封止工程を行うのが設計思想である
が、第6図に明らかにしたようにインナーリードが放熱
板に接触する致命的な事故が発生じた。この対策として
リードフレームの材料硬度を高くする方法、あるいは、
第7図のようにインナーリードの先端部を予め高く形成
しておく方法を試みたところ、前者では確認できる程の
効果がみられず、後者では大きな効果があった。しか
し、後者にあってはインナーリードの先端部分だけが他
の部分より高く形成されているために、後工程であるメ
ッキ工程や組立工程中における取り扱いにおいてこの部
分が他のリードフレームや各種の装置に引っかかり、イ
ンナーリードが大きく変形し、不良品となるなどの新た
な問題が生じた。
さらにインナーリードに対応する放熱板部分に絶縁体
を設置する方式も考えられるが、コストアップを招き厳
しい価格競争をおこなっている半導体産業にとって採用
することができない。
本発明はこのような事情により成されたもので、特
に、インナーリードと放熱板の接触不良から解放できる
放熱板付きリードフレームを用いた半導体装置の製造方
法提供することを目的とするものである。
[発明の構成] (課題を解決するための手段) 本発明の放熱板付きリードフレームを用いた半導体装
置の製造方法は、放熱板上に相対向して配置される金属
製の枠と、これらの金属製の枠間に形成する連結細条
と、この連結細条に連結される幅広部分を有し、その自
由端が前記金属製枠中央部の半導体素子形成予定領域周
辺部に延長配置されるように中間部が屈曲形成されると
ともに、前記幅広部分にねじれが付与されたインナーリ
ードとを備えたリードフレームを準備する工程と、この
リードフレームの前記半導体素子形成予定領域の放熱板
上に半導体素子を固着し、この半導体素子の電極と前記
インナーリードの自由端とを接続する工程と、前記半導
体素子が接続されたリードフレームを樹脂封止金型内に
収納し、前記インナーリードの幅広部分を樹脂封止金型
により押圧することにより、前記インナーリードに回転
力を付与し、前記インナーリードの自由端を前記放熱板
面に対して浮上させる工程と、この状態において前記樹
脂封止金型内に封止樹脂を充填する工程とからなり、こ
の封止樹脂充填工程により、前記インナーリードの自由
端が前記放熱板面に対してほぼ平行に維持されることを
特徴とするものである。
(作用) 放熱板と僅かな隙間を維持したリードフレームに対し
て、インナーリードの連結細条部の幅広部断面を斜めに
形成してねじれを付与し、樹脂射止工程においてこの部
分を金型により押圧することにより、インナーリードに
回転力を付与する。この回転力に基づくインナーリード
の回転運動量は、前記幅広部から最も離れた位置のイン
ナーリードの自由端において最大になることを利用して
いる。
すなわち、樹脂封止工程では放熱板に取付けたリード
フレームにおけるインナーリードの幅広部に金型が接触
するので、この部分を金型により水平方向に締め付ける
ことにより、インナーリードに回転力を付与する。この
結果、インナーリードの自由端が放熱板面から浮上し、
更に封止樹脂により押し下げられ、水平状態になる。従
って放熱板との距離を一定に保持することが可能になっ
た。
(実施例) 本発明に係わる一実施例を第1図乃至第3図を参照し
て説明する。これらの図においては、従来技術として示
した図4乃至図6と同一の部品には同じ番号を付してい
る。本発明に利用できるリードフレームは鉄、鉄−ニッ
ケル、銅、銅合金更にこれらの金属の一種類をクラッド
した導電性金属材料であり、所定の形状を形成するには
等方性エッチングまたは型を利用するプレス工程による
のが通常である。さらににマウントする半導体素子は動
作中の発熱量が大きい例えば電力用トランジスタなど単
独であるが、複数個をマウントする場合もある。
先ず、本発明に使用するリードフレーム1の構造を第
1図により説明する。導電性金属材料を例えば型を利用
するプレス工程により相対向する枠外2、2を形成し、
これに交差する方向にも複数本の部材4を形成し、両者
に囲まれた部分を一単位として複数個の半導体素子接続
部が連続的に形成され、リードフレーム1を構成する。
枠外2、2間には部材4に平行に連結細条10を設置して
機械的強度を増強している。さらに枠外2、2には搬送
や位置決めに利用する第1の孔部3…を設置する。連結
細条10を境にしてインナーリード8…及びアウターリー
ド9が形成され、枠外2、2と部材4により囲われる枠
体のほぼ中央部分までインナーリード8…を延長すると
共に先端をフリー、すなわち、自由端とする。各インナ
ーリード8…の自由端は半導体素子が配置される予定領
域の周囲を囲むようにほぼ水平面内で屈曲延長されてい
る。図1から明らかなように、これらのインナーリード
8…は、外側に配置されたインナーリード8…ほど、そ
の長さが長くなるとともに、半導体素子配置予定領域の
周辺部に到達するために、その屈曲の度合いが増加す
る。
これらのインナーリード8…の自由端付近、すなわ
ち、半導体素子配置予定領域には通常の半導体装置にお
いて用いられるベッド部は形成されず、放熱板5に直接
固着されるのが特徴の一つである。インナーリード8…
には、また、連結細条10に連結される部分に幅広部分A
が形成されており、ここが後に行われる樹脂封止工程に
使用する金型と接触する唯一の場所である。
第2図は第1図に記載したAの部分をB−B線で切断
した断面図を示している。本発明に用いられる半導体用
リードフレームの最大の特徴はプレス工程で使用する型
を利用してインナーリード8…にねじれを付与している
ことである。すなわち、図2の断面図から明らかなよう
に、最外側とその次のインナーリード8…の断面は、他
のインナーリード8…に比較して幅が広く、かつ、これ
らの幅広部分は水平面に対し、内側より外側が高くなる
ように傾斜している。これらの幅広部分の傾斜角度、す
なわち、ねじり角度は約1゜である。
次に第5図の従来技術で説明したように、放熱板5と
リードフレーム1の一体化に備えて両方を加工する。即
ち、枠外2に連続して形成した第2孔部7…に対応する
放熱板5部分には突起6を設置する。この両者を嵌め合
わせてからいわゆるかしめ工程を施して一体とするが、
この工程前に曲げ加工を第2孔部7…に行う。前記のプ
レス工程により形成される導電性金属から成るリードフ
レーム1は厚さが0.4mmであり、リードフレーム1と放
熱板5間の隙間は理論上0.375mmである。また、曲げ加
工工程により厚さ分だけ第2孔部7…を枠2より低い位
置に成形して、両者の嵌め合わせを確実にする。
またリードフレーム1おけるインナーリード8…の自
由端付近に対応する放熱板5には所定の半導体素子例え
ば電力用トランジスタ12を常法によりマウント後、前記
かしめ工程によりリードフレーム1を取付ける。ここで
インナーリード8…と電力用トランジスタ12の電極間を
図5に示したように、金属細線例えば金線14を超音波ボ
ンディングやボールボンディングなどの熱圧着工程によ
り固着する。このような工程を経てから行う樹脂封止工
程では被封止半導体素子を収容するキャビティやゲート
を形成したモールドプレス金型を使用しており、注入樹
脂は第1図の第2孔部7の下側から流入することにな
る。
第3図は、このように構成された半導体用リードフレ
ームを用いた樹脂封止工程を示すモールド金型の断面図
である。すなわちモールドプレス用の下型15に形成され
た溝16には、上記のように形成され切断されたインナー
リード8…が載置されている。最外側とその次のインナ
ーリード8…は、それらの幅広部Aが上下の金型15によ
り締付けられることにより、右側のインナーリード8…
は断面の左下が支点17となり、また、左側のインナーリ
ード8…は断面の右下が支点17となり、回転運動を生ず
る。この場合、各インナーリード8…の自由端、すなわ
ち、フリーとなっている先端の回転運動量が最も大きく
なり、この結果、自由端は放熱板5の面に対して浮き上
がる。しかし、樹脂封止工程では、このように金型と接
触した上で締付けられることにより浮上した分が、樹脂
により押し下げられ、結果として水平状態になる。した
がって、インナーリード8…と放熱板5との距離を、予
め設定された放熱板5とリードフレーム1との隙間0.37
5mmに、樹脂封止工程においても維持することができ
た。なお、斜めに形成する角度は樹脂封止工程後の試料
断面より測定し、複数個のインナーリード8…毎に設定
管理する。
[発明の効果] 本発明の半導体用リードフレームでは、幅広部が傾斜
し、ねじれが付与されたインナーリードを金型により締
付けることにより、それの自由端を浮上させ、この状態
で樹脂封止することにより、樹脂封止工程における樹脂
流の圧力によりインナーリードが押下げられても、結果
的に水平状態となり、放熱板との距離を一定に維持する
ことができる。したがって、インナーリードと放熱板と
の間の接触不良が皆無となり、半導体装置の信頼性を高
めることができる。
【図面の簡単な説明】 第1図は本発明に用いられるリードフレームの上面図、
第2図は第1図をB−B線で切断した断面図、第3図は
本発明の放熱板付きリードフレームを用いた樹脂封止工
程を示すモールド金型の断面図、第4図は従来のリード
フレームの上面図、第5図は放熱板にリードフレーム及
び半導体素子をマウントし樹脂封止工程を施した従来の
この種の半導体装置の外囲器を示す断面図、第6図は従
来のこの種の半導体装置における放熱板に囲インナーリ
ードが接触した状態を示す断面図、第7図はインナーリ
ード先端が他の部分より浮上ったリードフレームを用い
た半導体装置の外囲器を示す断面図である。 1:リードフレーム、2:枠 3:第1の孔部、4:部材 5:放熱板、6:突起 7:第2の孔部、8:インナーリード 9:アウターリード、10:連結細条 12:半導体素子、12:外囲器 13:封止樹脂、14:金属細線 15:モールドプレス型、16:溝 17:支点
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】放熱板上に相対向して配置される金属製の
    枠と、これらの金属製の枠間に形成する連結細条と、こ
    の連結細条に連結される幅広部分を有し、その自由端が
    前記金属製枠中央部の半導体素子形成予定領域周辺部に
    延長配置されるように中間部が屈曲形成されるととも
    に、前記幅広部分にねじれが付与されたインナーリード
    とを備えたリードフレームを準備する工程と、このリー
    ドフレームの前記半導体素子形成予定領域の放熱板上に
    半導体素子を固着し、この半導体素子の電極と前記イン
    ナーリードの自由端とを接続する工程と、前記半導体素
    子が接続されたリードフレームを樹脂封止金型内に収納
    し、前記インナーリードの幅広部分を樹脂封止金型によ
    り押圧することにより、前記インナーリードに回転力を
    付与し、前記インナーリードの自由端を前記放熱板面に
    対して浮上させる工程と、この状態において前記樹脂封
    止金型内に封止樹脂を充填する工程とからなり、この封
    止樹脂充填工程により、前記インナーリードの自由端が
    前記放熱板面に対してほぼ平行に維持されることを特徴
    とするリードフレームを用いた半導体装置の製造方法。
JP2320429A 1990-11-22 1990-11-22 リードフレームを用いた半導体装置の製造方法 Expired - Fee Related JP3015458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320429A JP3015458B2 (ja) 1990-11-22 1990-11-22 リードフレームを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320429A JP3015458B2 (ja) 1990-11-22 1990-11-22 リードフレームを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04192352A JPH04192352A (ja) 1992-07-10
JP3015458B2 true JP3015458B2 (ja) 2000-03-06

Family

ID=18121352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320429A Expired - Fee Related JP3015458B2 (ja) 1990-11-22 1990-11-22 リードフレームを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3015458B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132467U (ja) * 1981-02-12 1982-08-18
JPS61201350U (ja) * 1985-06-05 1986-12-17
JPS633461A (ja) * 1986-06-24 1988-01-08 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH04192352A (ja) 1992-07-10

Similar Documents

Publication Publication Date Title
US4984059A (en) Semiconductor device and a method for fabricating the same
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US6281568B1 (en) Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US7115445B2 (en) Semiconductor package having reduced thickness
US7635910B2 (en) Semiconductor package and method
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR101640625B1 (ko) 반도체 소자 기판, 그 제조 방법 및 반도체 장치
JPH1131776A (ja) 半導体チップパッケージ
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
KR102402841B1 (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4547086B2 (ja) 半導体装置
US20040262752A1 (en) Semiconductor device
JP3417095B2 (ja) 半導体装置
JPH06338583A (ja) 樹脂封止型半導体装置及びその製造方法
JP3015458B2 (ja) リードフレームを用いた半導体装置の製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP3424184B2 (ja) 樹脂封止型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JP2000150725A (ja) 半導体装置およびその製造方法
JP2528192B2 (ja) 半導体装置
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees