JP3011741B2 - Semiconductor substrate manufacturing method - Google Patents

Semiconductor substrate manufacturing method

Info

Publication number
JP3011741B2
JP3011741B2 JP2166610A JP16661090A JP3011741B2 JP 3011741 B2 JP3011741 B2 JP 3011741B2 JP 2166610 A JP2166610 A JP 2166610A JP 16661090 A JP16661090 A JP 16661090A JP 3011741 B2 JP3011741 B2 JP 3011741B2
Authority
JP
Japan
Prior art keywords
silicon
film
substrate
semiconductor substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2166610A
Other languages
Japanese (ja)
Other versions
JPH0457340A (en
Inventor
強 朝生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2166610A priority Critical patent/JP3011741B2/en
Publication of JPH0457340A publication Critical patent/JPH0457340A/en
Application granted granted Critical
Publication of JP3011741B2 publication Critical patent/JP3011741B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体集積回路に用いられる半導体基板
の製造方法に係り、詳しくは、半導体基板の表面に絶縁
分離性と溶融シリコンとのぬれ性の両方を備えた膜を形
成し、その上に、溶融シリコンの被着固化により多結晶
シリコン層を形成する方法に関するものである。
Description: BACKGROUND OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor substrate used in a semiconductor integrated circuit. More specifically, the present invention relates to a method for manufacturing a semiconductor substrate. The present invention relates to a method for forming a film having both of the above, and forming a polycrystalline silicon layer thereon by depositing and solidifying molten silicon.

(従来の技術) 半導体基板の表面に絶縁分離性と溶融シリコンとのぬ
れ性の両方を備えた膜を形成し、その上に、溶融シリコ
ンの被着固化により多結晶シリコン層を形成する方法
は、一例として誘電体分離基板の製造法に応用される。
そこで、従来の上記方法として、従来の誘電体分離基板
の製造法について第2図を参照して説明する。この誘電
体分離基板の製造法は、特開平2−135754号公報に開示
される。
(Prior Art) A method of forming a film having both insulating properties and wettability with molten silicon on a surface of a semiconductor substrate, and then forming a polycrystalline silicon layer by solidifying the molten silicon on the film. For example, the present invention is applied to a method of manufacturing a dielectric isolation substrate.
Therefore, as a conventional method, a conventional method of manufacturing a dielectric isolation substrate will be described with reference to FIG. The method of manufacturing this dielectric isolation substrate is disclosed in Japanese Patent Application Laid-Open No. 2-135754.

まず、第2図(a)に示すように、単結晶シリコン基
板1を酸化し、その表面に膜厚1μm程度の二酸化シリ
コン膜2を形成する。
First, as shown in FIG. 2A, a single crystal silicon substrate 1 is oxidized to form a silicon dioxide film 2 having a thickness of about 1 μm on the surface thereof.

次に、第2図(b)に示すように、ホトリソ・エッチ
ングにより二酸化シリコン膜2を部分的に開孔し、残り
の二酸化シリコン膜2を保護マスクとして、単結晶シリ
コン基板1を異方性エッチングすることにより、深さ50
μm程度のV字溝3を形成する。
Next, as shown in FIG. 2 (b), the silicon dioxide film 2 is partially opened by photolitho etching, and the single crystal silicon substrate 1 is anisotropically formed using the remaining silicon dioxide film 2 as a protective mask. Etching to a depth of 50
A V-shaped groove 3 of about μm is formed.

次に、第2図(c)に示すように、二酸化シリコン膜
2を除去後、再び単結晶シリコン基板1を酸化し、V字
溝3を含む基板表面に膜厚2μm程度の絶縁分離のため
の二酸化シリコン膜4を形成する。
Next, as shown in FIG. 2 (c), after removing the silicon dioxide film 2, the single-crystal silicon substrate 1 is oxidized again to form an insulating film having a thickness of about 2 μm on the substrate surface including the V-shaped groove 3. Of silicon dioxide film 4 is formed.

次に、該二酸化シリコン膜4上に公知のCVD法によ
り、膜厚0.2μm程度のシリコンオキシナイトライド(S
iOxNy)系の薄膜5を二酸化シリコン膜4側から形成表
面方向に向かって、膜中の酸素に対する窒素の組成比y/
xが増加するように形成する。ここで、該薄膜5は、二
酸化シリコン膜4に接する部分は完全な酸化シリコン
で、表面は完全な窒化シリコンであってもよい。尚、シ
リコンオキシナイトライド系の薄膜はSiH4・NH3・N2O混
合ガスの熱分解により得られ、膜成長につれてNH3/N2O
の混合比を増加させることにより、前記膜構成のシリコ
ンオキシナイトライド系の薄膜5が形成できる。又、シ
リコンオキシナイトライドはその酸素と窒素の組成比に
応じて、二酸化シリコンと窒化シリコンとの中間の性質
を示し、前記の膜構成とすることにより、後の工程で溶
融シリコンを該シリコンオキシナイトライド系の薄膜5
上に滴下した際に、絶縁分離のための二酸化シリコン膜
4との界面では、その二酸化シリコンと同様の熱膨張係
数により膜剥がれは生じず、表面では、窒化シリコンと
同様の溶融シリコンに対するぬれ性により、該溶融シリ
コンのV字溝3内への充填を確保する。
Next, silicon oxynitride (S) having a thickness of about 0.2 μm is formed on the silicon dioxide film 4 by a known CVD method.
An iO x N y ) -based thin film 5 is formed from the silicon dioxide film 4 side toward the surface to be formed.
It is formed so that x increases. Here, the thin film 5 may be made of complete silicon oxide at the portion in contact with the silicon dioxide film 4 and may be made of complete silicon nitride on the surface. The silicon oxynitride thin film is obtained by thermal decomposition of a mixed gas of SiH 4 , NH 3 and N 2 O, and NH 3 / N 2 O
By increasing the mixing ratio, the silicon oxynitride-based thin film 5 having the above-mentioned film configuration can be formed. In addition, silicon oxynitride exhibits intermediate properties between silicon dioxide and silicon nitride according to the composition ratio of oxygen and nitrogen. By adopting the above-mentioned film configuration, molten silicon can be converted into silicon oxynitride in a later step. Nitride thin film 5
When it is dropped on the surface, the film does not peel off at the interface with the silicon dioxide film 4 for insulation separation because of the same thermal expansion coefficient as the silicon dioxide, and the surface has the same wettability to molten silicon as silicon nitride. Thereby, the filling of the molten silicon into the V-shaped groove 3 is ensured.

次に、1440℃程度の温度の溶融シリコンを、1300〜14
00℃にシリコン基板1を保って前記薄膜5上に滴下ある
いはノズルからの噴射により供給し、全面に広げ、さら
に冷却することにより、シリコンオキシナイトライド系
の薄膜5上に550μm程度の厚さの多結晶シリコン層6
を被着する。
Next, molten silicon at a temperature of about 1440 ° C.
The silicon substrate 1 is kept at 00 ° C. and supplied onto the thin film 5 by dripping or spraying from a nozzle, spread over the entire surface, and further cooled to form a 550 μm thick film on the silicon oxynitride-based thin film 5. Polycrystalline silicon layer 6
To adhere.

この溶融シリコンの固化に際し、シリコン基板1の温
度が溶融シリコンの温度よりも低いこと、また、結晶の
持っている表面エネルギーの異方性により、基板表面か
ら(100)面が優先的に結晶成長する。したがって、シ
リコン基板1のV字溝3を除く主平面上には、矢印イで
示すように垂直方向に方位が(100)に揃った結晶が成
長する。しかし、主平面と平行な面内の方位に対しては
規制する要素がないため任意となり、その結果として、
一点鎖線ロの結晶粒界から明らかなように、主平面と垂
直方向に粒径が大きく、平行方向に粒径が小さい結晶が
形成される。また、V字溝3上には、同様の理由によ
り、主平面上とは異なる方位に結晶が成長する。
During the solidification of the molten silicon, the (100) plane preferentially grows from the substrate surface due to the fact that the temperature of the silicon substrate 1 is lower than the temperature of the molten silicon and the anisotropy of the surface energy of the crystal. I do. Therefore, on the main plane excluding the V-shaped groove 3 of the silicon substrate 1, a crystal whose orientation is aligned to (100) in the vertical direction as shown by an arrow a grows. However, the orientation in a plane parallel to the main plane is arbitrary because there is no restricting element, and as a result,
As is clear from the crystal grain boundary indicated by the dashed line B, a crystal having a large grain size in the direction perpendicular to the main plane and having a small grain size in the parallel direction is formed. On the V-shaped groove 3, a crystal grows in an orientation different from that on the main plane for the same reason.

その後、多結晶シリコン層6の表面を平坦な加工基準
面ハまで研削した後、単結晶シリコン基板1の裏面側を
V字溝3の先端が露出するまで研削・研磨により除去す
ることにより、第2図(d)に示すように単結晶シリコ
ン島7が互いに電気的に分離された誘電体分離基板を完
成させる。
Then, after the surface of the polycrystalline silicon layer 6 is ground to a flat processing reference plane c, the back side of the single-crystal silicon substrate 1 is removed by grinding and polishing until the tip of the V-shaped groove 3 is exposed. 2 As shown in FIG. 2D, a dielectric isolation substrate in which the single crystal silicon islands 7 are electrically separated from each other is completed.

(発明が解決しようとする課題) しかしながら、上記のような従来の製造方法では、単
結晶シリコン基板1の主平面と平行な方向(水平方向)
において、粒径の小さい多結晶シリコン層6となるの
で、該多結晶シリコン層6と単結晶シリコン基板1の熱
膨張係数が異なり、多結晶シリコン層形成後、シリコン
基板1を常温に戻すまでの冷却時に、全体に反りが生じ
る問題点があった。そして、この反りは、第2図の誘電
体分離基板においては、均一な厚みを持つ単結晶シリコ
ン島7が得られないという問題につながった。
(Problems to be Solved by the Invention) However, in the above-described conventional manufacturing method, the direction parallel to the main plane of the single crystal silicon substrate 1 (horizontal direction)
In this case, since the polycrystalline silicon layer 6 has a small grain size, the polycrystalline silicon layer 6 and the single-crystal silicon substrate 1 have different coefficients of thermal expansion. At the time of cooling, there was a problem that the entire body was warped. This warpage has led to a problem that a single-crystal silicon island 7 having a uniform thickness cannot be obtained in the dielectric isolation substrate shown in FIG.

この発明は上記の点に鑑みなされたもので、半導体基
板と多結晶シリコン層との熱膨張係数の違いにより反り
が生じることを低減でき、高品質の半導体基板を得るこ
とができる半導体基板の製造方法を提供することを目的
とする。
The present invention has been made in view of the above points, and it is possible to reduce the occurrence of warpage due to a difference in thermal expansion coefficient between a semiconductor substrate and a polycrystalline silicon layer, and to manufacture a semiconductor substrate capable of obtaining a high-quality semiconductor substrate. The aim is to provide a method.

(課題を解決するための手段) この発明では、単結晶シリコン基板の表面に絶縁分離
性と溶融シリコンとのぬれ性の両方を備えた膜を形成
し、この膜の表面の一部分をエッチングして、この膜の
表面に、溶融シリコンの液滴径よりも小なる周期と深さ
を持った溝を形成し、その膜上に、溶融シリコンの被着
固化により多結晶シリコン層を形成する。
(Means for Solving the Problems) According to the present invention, a film having both insulating properties and wettability with molten silicon is formed on the surface of a single crystal silicon substrate, and a part of the surface of the film is etched. A groove having a period and a depth smaller than the diameter of the molten silicon droplet is formed on the surface of this film, and a polycrystalline silicon layer is formed on the film by solidifying the molten silicon.

(作 用) 単結晶シリコン基板表面の前記膜上に、溶融シリコン
の被着固化により多結晶シリコン層を形成すると、溶融
シリコンの固化の際、溝の側面と底面、ならびに溝間の
上面にシリコンの(100)面およびそれと等価の(010)
面または(001)面が接して固化するようになるので、
この場合は、単結晶シリコン基板の表面と垂直方向のみ
ならず、平行な面内においても方位の揃った結晶が成長
するようになり、粒界が生じにくくなるため、垂直方向
のみならず、水平方向においても大きな粒径をもった多
結晶シリコン層となる。したがって、この多結晶シリコ
ン層の熱膨張係数が単結晶シリコンの半導体基板の熱膨
張係数と近似し、その結果として、多結晶シリコン層の
形成後、半導体基板を常温に戻すまでの冷却時に全体に
反りが生じることがなくなる。
(Operation) When a polycrystalline silicon layer is formed on the above-mentioned film on the surface of the single crystal silicon substrate by solidification of molten silicon, when the molten silicon is solidified, silicon is formed on the side and bottom surfaces of the groove and on the upper surface between the grooves. (100) plane and its equivalent (010)
The surface or (001) surface comes into contact and solidifies,
In this case, a crystal having a uniform orientation grows not only in a direction perpendicular to the surface of the single crystal silicon substrate but also in a plane parallel to the surface, so that a grain boundary hardly occurs. A polycrystalline silicon layer having a large grain size also in the direction. Therefore, the coefficient of thermal expansion of this polycrystalline silicon layer approximates the coefficient of thermal expansion of the semiconductor substrate of single-crystal silicon. As a result, after the formation of the polycrystalline silicon layer, the semiconductor substrate is entirely cooled when cooled to room temperature. Warpage does not occur.

(実施例) 以下この発明の一実施例を図面を参照して説明する。
第1図はこの発明の一実施例を示し、この発明を誘電体
分離基板の製造法に応用した場合である。
An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 shows an embodiment of the present invention, in which the present invention is applied to a method of manufacturing a dielectric isolation substrate.

この一実施例では、まず第1図(a)に示すように単
結晶シリコン基板11を酸化し、その表面に膜厚1μm程
度の二酸化シリコン膜12を形成する。
In this embodiment, first, as shown in FIG. 1A, a single crystal silicon substrate 11 is oxidized, and a silicon dioxide film 12 having a thickness of about 1 μm is formed on the surface thereof.

次に、第1図(b)に示すように、ホトリソ・エッチ
ングで二酸化シリコン膜12を部分的に開孔し、残りの二
酸化シリコン膜12を保護マスクとして、単結晶シリコン
基板11を異方性エッチングすることにより、深さ50μm
程度のV字溝13を形成する。
Next, as shown in FIG. 1 (b), the silicon dioxide film 12 is partially opened by photolitho etching, and the single crystal silicon substrate 11 is anisotropically formed using the remaining silicon dioxide film 12 as a protective mask. 50μm depth by etching
A V-shaped groove 13 is formed.

次に、二酸化シリコン膜12を除去後、再び単結晶シリ
コン基板11を酸化することにより、第1図(c)のよう
に、V字溝13を含む基板表面に膜厚2μm程度の絶縁分
離のための二酸化シリコン膜14を形成する。
Next, after the silicon dioxide film 12 is removed, the single crystal silicon substrate 11 is oxidized again to form an insulating film having a thickness of about 2 μm on the surface of the substrate including the V-shaped groove 13 as shown in FIG. A silicon dioxide film 14 is formed.

続いて、同図に示すように、その二酸化シリコン膜14
上に公知のCVD法により、膜厚0.3μm程度の従来例と同
様の組成を持ったシリコンオキシナイトライド系の薄膜
15を形成する。
Subsequently, as shown in FIG.
A silicon oxynitride-based thin film with the same composition as the conventional example with a film thickness of about 0.3 μm by the known CVD method above
Form 15.

そして、そのシリコンオキシナイトライド系の薄膜15
の表面の一部を、レジストをマスクに、CF4+O2による
ドライエッチングで0.1μmエッチングすることによ
り、V字溝13を除く基板11主平面上の部分の前記薄膜15
表面に、周期が3.8μmで深さが0.1μmの等間隔の溝16
を形成する。ここで、後述する溶融シリコンの液滴径
は、滴下の場合は数mm、ノズルからの噴射の場合は数十
μmであり、したがって、前記溝16の周期および深さ
は、前記液滴径より充分に小さいといえる。
Then, the silicon oxynitride-based thin film 15
Of the surface of the substrate 11 except for the V-shaped groove 13 on the main plane, by etching a part of the surface of the substrate 11 by dry etching with CF 4 + O 2 using a resist as a mask.
On the surface, equally spaced grooves 16 with a period of 3.8 μm and a depth of 0.1 μm
To form Here, the droplet diameter of the molten silicon, which will be described later, is several mm in the case of dropping, and several tens of μm in the case of ejection from a nozzle.Therefore, the period and depth of the groove 16 are smaller than the droplet diameter. It can be said that it is small enough.

しかる後、1440℃程度の溶融シリコンを、1300℃〜14
00℃にシリコン基板11を保って、前記薄膜15上に滴下あ
るいはノズルからの噴射により供給し、全面に広げ、さ
らに冷却することにより、前記薄膜15上に550μm程度
の厚さの多結晶シリコン層17を前記第1図(c)に示す
ように形成する。この時、溶融シリコンの液滴径より周
期および深さが充分に小さい等間隔の溝16を形成した薄
膜15の部分では、溝16の側面と底面、ならびに溝間の上
面にシリコンの(100)面およびそれと等価の(010)面
または(001)面が接してシリコンが固化するようにな
る。したがって、この例では、シリコン基板11のV字溝
13を除く主平面上においては、シリコン基板11の主平面
と垂直方向のみならず、平行な面内においても方位の揃
った結晶が成長するようになり、第1図(c)に示すよ
うに粒界が生じにくくなるため(一点鎖線ロで示す結晶
粒界の間が広がっている)、垂直方向のみならず、水平
方向においても大きな粒径をもった多結晶シリコン層と
なる。
After that, molten silicon at about 1440 ° C,
While maintaining the silicon substrate 11 at 00 ° C., the polycrystalline silicon layer having a thickness of about 550 μm is provided on the thin film 15 by supplying the solution onto the thin film 15 by dropping or spraying from a nozzle, spreading over the entire surface, and further cooling. 17 is formed as shown in FIG. 1 (c). At this time, in the portion of the thin film 15 where the grooves 16 are formed at regular intervals and whose period and depth are sufficiently smaller than the droplet diameter of the molten silicon, the side and bottom surfaces of the grooves 16 and the upper surface between the grooves (100) The plane and its equivalent (010) plane or (001) plane come into contact with each other, so that the silicon is solidified. Therefore, in this example, the V-shaped groove of the silicon substrate 11 is used.
On the main plane excluding 13, crystals having a uniform orientation grow not only in a direction perpendicular to the main plane of the silicon substrate 11 but also in a plane parallel thereto, as shown in FIG. Since a grain boundary is less likely to be formed (a space between crystal grain boundaries indicated by a one-dot chain line B is widened), a polycrystalline silicon layer having a large grain size not only in the vertical direction but also in the horizontal direction is obtained.

その後は、多結晶シリコン層17の表面を平坦な加工基
準面にまで研削した後、単結晶シリコン基板11の裏面側
をV字溝13の先端が露出するまで、研削・研磨により除
去することにより、第1図(d)に示すように単結晶シ
リコン島18が互いに電気的に分離された誘電体分離基板
を完成させる。
Thereafter, after the surface of the polycrystalline silicon layer 17 is ground to a flat processing reference plane, the back side of the single crystal silicon substrate 11 is removed by grinding and polishing until the tip of the V-shaped groove 13 is exposed. Then, as shown in FIG. 1 (d), a dielectric isolation substrate in which the single crystal silicon islands 18 are electrically isolated from each other is completed.

なお、上記一実施例は、この発明を誘電体分離基板に
応用した場合であるが、この発明は、その他の同様の半
導体基板の製造方法にも適用できる。
Although the above embodiment is an example in which the present invention is applied to a dielectric isolation substrate, the present invention can be applied to other similar semiconductor substrate manufacturing methods.

また、上記一実施例では、絶縁分離性と溶融シリコン
に対するぬれ性を確保する膜が二酸化シリコン膜14とシ
リコンオキシナイトライド系の薄膜15で構成されるが、
一枚で用が足りる場合はそれでもよい。
Further, in the above-described embodiment, the film that secures insulation isolation and wettability to molten silicon is composed of the silicon dioxide film 14 and the silicon oxynitride-based thin film 15,
If one sheet is enough, it may be enough.

(発明の効果) 以上詳細に説明したように、この発明の製造方法によ
れば、単結晶シリコン基板表面の、絶縁分離性と溶融シ
リコンに対するぬれ性を確保する膜の表面に、溶融シリ
コンの液滴径より小なる周期と深さをもった溝を形成
し、その膜上に、溶融シリコンの被着固化により多結晶
シリコン層を形成するようにしたので、溶融シリコンの
固化時、単結晶シリコン基板の表面と垂直方向のみなら
ず、平行な面内においても方位の揃った結晶が成長する
ようになり、粒界が生じにくくなるため、垂直方向のみ
ならず、水平方向においても大きな粒径をもった多結晶
シリコン層を形成することができる。したがって、この
多結晶シリコン層と単結晶シリコンの半導体基板との熱
膨張係数の違いを小さくすることができ、この多結晶シ
リコン層形成後の常温に戻すまでの冷却時に全体が反る
ことを防止でき、実施例の誘電体分離基板によれば均一
な厚みを持つ単結晶シリコン島を得ることができる。
(Effects of the Invention) As described above in detail, according to the manufacturing method of the present invention, the liquid of molten silicon is deposited on the surface of the single crystal silicon substrate surface, which secures insulation isolation and wettability to molten silicon. A groove with a period and depth smaller than the droplet diameter was formed, and a polycrystalline silicon layer was formed on the film by solidification of molten silicon. A crystal having a uniform orientation grows not only in a direction perpendicular to the surface of the substrate but also in a plane parallel to the substrate, and it becomes difficult to generate grain boundaries. Thus, a polycrystalline silicon layer can be formed. Therefore, the difference in the coefficient of thermal expansion between the polycrystalline silicon layer and the semiconductor substrate made of single crystal silicon can be reduced, and the entire structure can be prevented from being warped when cooled down to room temperature after the polycrystalline silicon layer is formed. According to the dielectric isolation substrate of the embodiment, a single crystal silicon island having a uniform thickness can be obtained.

また、実施例の誘電体分離基板において、グリッドラ
インを形成する単結晶シリコン島部分で膜表面に溝を形
成し、その部分(グリッドライン部分)で大きな粒径を
持った多結晶シリコン領域が形成されるようにすれば、
V字溝上で生じる小さな粒径を持った多結晶シリコン領
域が、前記グリッドライン上の大きな粒径を持った多結
晶シリコン領域によってグリッドライン部分で分断さ
れ、その悪影響も小さくすることができるから、より反
りを小さくしてより均一な厚みをもつ単結晶シリコン島
を得ることができる。
In the dielectric isolation substrate of the embodiment, a groove is formed on the surface of the film at a single crystal silicon island portion forming a grid line, and a polycrystalline silicon region having a large grain size is formed at that portion (grid line portion). If you do
Since the polycrystalline silicon region having a small grain size generated on the V-shaped groove is divided at the grid line portion by the polycrystalline silicon region having a large grain size on the grid line, the adverse effect can be reduced. A single crystal silicon island having a more uniform thickness can be obtained with a smaller warpage.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の半導体基板の製造方法の一実施例を
示す工程断面図、第2図は従来の誘電体分離基板の製造
法を示す工程断面図である。 11……単結晶シリコン基板、14……二酸化シリコン膜、
15……シリコンオキシナイトライド系の薄膜、16……
溝、17……多結晶シリコン層。
FIG. 1 is a process sectional view showing one embodiment of a method of manufacturing a semiconductor substrate according to the present invention, and FIG. 2 is a process sectional view showing a conventional method of manufacturing a dielectric isolation substrate. 11 ... single crystal silicon substrate, 14 ... silicon dioxide film,
15 ... Silicon oxynitride thin film, 16 ...
Groove, 17 ... polycrystalline silicon layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】単結晶シリコン基板の表面に絶縁分離性と
溶融シリコンとのぬれ性の両方を備えた膜を形成する工
程と、 該膜の表面の一部分をエッチングして、該膜の表面に、
溶融シリコンの液滴径よりも小なる幅と深さを持ち、形
成周期が前記液滴径より小さい溝を形成する工程と、 その膜上に、溶融シリコンの被着固化により多結晶シリ
コン層を形成する工程とを具備してなる半導体基板の製
造方法。
A step of forming a film having both insulating properties and wettability with molten silicon on a surface of a single crystal silicon substrate; and etching a part of the surface of the film to form a film on the surface of the film. ,
Forming a groove having a width and depth smaller than the droplet diameter of the molten silicon and a forming cycle smaller than the droplet diameter; and forming a polycrystalline silicon layer on the film by solidifying the molten silicon. Forming a semiconductor substrate.
JP2166610A 1990-06-27 1990-06-27 Semiconductor substrate manufacturing method Expired - Fee Related JP3011741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2166610A JP3011741B2 (en) 1990-06-27 1990-06-27 Semiconductor substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2166610A JP3011741B2 (en) 1990-06-27 1990-06-27 Semiconductor substrate manufacturing method

Publications (2)

Publication Number Publication Date
JPH0457340A JPH0457340A (en) 1992-02-25
JP3011741B2 true JP3011741B2 (en) 2000-02-21

Family

ID=15834500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166610A Expired - Fee Related JP3011741B2 (en) 1990-06-27 1990-06-27 Semiconductor substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP3011741B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701033B (en) * 2020-12-29 2022-03-15 济南晶正电子科技有限公司 Preparation method of composite substrate, composite substrate and composite film

Also Published As

Publication number Publication date
JPH0457340A (en) 1992-02-25

Similar Documents

Publication Publication Date Title
JP2840434B2 (en) Crystal formation method
JP3011741B2 (en) Semiconductor substrate manufacturing method
JPH0435439B2 (en)
JP2699359B2 (en) Semiconductor substrate manufacturing method
JPS6155252B2 (en)
JPH09326391A (en) Manufacture of element isolation oxide film
JPS59129439A (en) Manufacture of substrate for semiconductor device
JPS62196813A (en) Growth method for compound semiconductor
JPH05121321A (en) Silicon crystal growth method
JPH0324719A (en) Forming method of single crystal film and crystal products
JPH02135754A (en) Manufacture of semiconductor substrate
JPS604237A (en) Manufacture of semiconductor device
JPH03292723A (en) Manufacture of silicon singe crystal thin film
JP2554336B2 (en) Method for manufacturing dielectric isolation substrate
JPH0727983B2 (en) Method for manufacturing glass substrate for semiconductor
JP2532252B2 (en) Method for manufacturing SOI substrate
JPS5818928A (en) Manufacture of semiconductor device
JPS6079711A (en) Manufacture of semiconductor device
JPS6398120A (en) Crystal growth method
JPH0334531A (en) Semiconductor substrate
JP3016432B2 (en) Semiconductor substrate manufacturing method
JPH04307735A (en) Manufacture of semiconductor device
JPS63239186A (en) Crystal article and its formation
JP3327977B2 (en) Semiconductor substrate manufacturing method
JPH03125459A (en) Method of forming single crystal region, and crystal article using same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees