JP3011160B2 - Micro cold cathode and manufacturing method thereof - Google Patents

Micro cold cathode and manufacturing method thereof

Info

Publication number
JP3011160B2
JP3011160B2 JP30742997A JP30742997A JP3011160B2 JP 3011160 B2 JP3011160 B2 JP 3011160B2 JP 30742997 A JP30742997 A JP 30742997A JP 30742997 A JP30742997 A JP 30742997A JP 3011160 B2 JP3011160 B2 JP 3011160B2
Authority
JP
Japan
Prior art keywords
emitter
silicon
film
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30742997A
Other languages
Japanese (ja)
Other versions
JPH11144608A (en
Inventor
政行 吉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30742997A priority Critical patent/JP3011160B2/en
Publication of JPH11144608A publication Critical patent/JPH11144608A/en
Application granted granted Critical
Publication of JP3011160B2 publication Critical patent/JP3011160B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、微小冷陰極の構造
に関わり、特にエミッションしきい値電圧が低い微小冷
陰極及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a micro cold cathode, and more particularly to a micro cold cathode having a low emission threshold voltage and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の冷陰極の構造は、コーン状のエミ
ッタと電界印加用のゲート電極とその間を埋める絶縁層
からなるものである。冷陰極のエミッションしきい値電
圧を下げようとすると、エミッタの先端曲率半径を小さ
くすることやエミッタ−ゲート間距離を小さくすること
によって、エミッタ先端にかかる電界強度を大きくする
必要があった。
2. Description of the Related Art A conventional cold cathode structure comprises a cone-shaped emitter, a gate electrode for applying an electric field, and an insulating layer filling the gap therebetween. In order to lower the emission threshold voltage of the cold cathode, it is necessary to increase the electric field intensity applied to the emitter tip by reducing the radius of curvature of the tip of the emitter or reducing the distance between the emitter and the gate.

【0003】一般的には、スピントら(C. A. Spindt,
J. Appl. Phys., Vol.47, p5248(196))によって提案さ
れているようなエミッタを蒸着法で形成する方法と、グ
レイら(H. F. Gray et al., IEDM Tech. Dig., p.776,
(1986))によって提案されているようなシリコン基板
をエッチングしてエミッタを形成する方法とが知られて
いる。
In general, Spindt et al. (CA Spindt,
J. Appl. Phys., Vol. 47, p5248 (196)), a method of forming an emitter by a vapor deposition method, and a method of forming an emitter by HF Gray et al., IEDM Tech. Dig., P. 776,
(1986)), a method of etching a silicon substrate to form an emitter is known.

【0004】従来のシリコン基板のエッチングによる冷
陰極の製造フローを図2を用いて説明する。まず、シリ
コン基板21上の所定の位置に円盤状酸化シリコン膜マ
スク22(最小直径0.3μm程度)を作製する(図2
(a))。次に等方性エッチングによりシリコン基板2
1を図2(b)に示すように1000Å程度エッチング
する。熱酸化法などの手法によりシリコン基板表面を酸
化シリコン膜23、コーン状のエミッタ24を形成する
(図2(c))。窒化膜等の絶縁膜25及びゲート膜2
6を形成し(図2(d))、最後に酸化シリコン膜22
及び23をエッチングし、マスク22上の絶縁膜25及
びゲート膜26をリフトオフするとともにエミッタ24
を露出させることにより図2(e)に示すような冷陰極
素子が形成される。以上のように、エミッタ作製時のマ
スクを利用してゲート作製する技術が知られている。
A conventional flow of manufacturing a cold cathode by etching a silicon substrate will be described with reference to FIG. First, a disk-shaped silicon oxide film mask 22 (with a minimum diameter of about 0.3 μm) is formed at a predetermined position on a silicon substrate 21 (FIG. 2).
(A)). Next, the silicon substrate 2 isotropically etched.
1 is etched by about 1000 ° as shown in FIG. A silicon oxide film 23 and a cone-shaped emitter 24 are formed on the surface of the silicon substrate by a method such as thermal oxidation (FIG. 2C). Insulating film 25 such as nitride film and gate film 2
6 (FIG. 2D), and finally, a silicon oxide film 22 is formed.
And 23 are etched to lift off the insulating film 25 and the gate film 26 on the mask 22 and to remove the emitter 24.
Is exposed, a cold cathode device as shown in FIG. 2E is formed. As described above, a technique for manufacturing a gate using a mask at the time of manufacturing an emitter is known.

【0005】また別の製造方法を図3を用いて説明す
る。まず、図2と同様にして、シリコン基板31上にコ
ーン状のエミッタ34を形成し(図3(a)〜
(c))、マスク32を除去した後、絶縁膜33及びゲ
ート膜36を形成し、更に所望の開口を形成するように
フォトレジストによりマスク37を作製する(図3
(d))。最後にマスク37を用いてゲート膜36、絶
縁膜33をエッチング除去し、マスク37として使用し
たレジストを除去して、図3(e)に示すようなゲート
を形成する。
Another manufacturing method will be described with reference to FIG. First, a cone-shaped emitter 34 is formed on a silicon substrate 31 in the same manner as in FIG. 2.
(C)) After removing the mask 32, an insulating film 33 and a gate film 36 are formed, and a mask 37 is formed with a photoresist so as to form a desired opening (FIG. 3).
(D)). Finally, the gate film 36 and the insulating film 33 are removed by etching using the mask 37, and the resist used as the mask 37 is removed to form a gate as shown in FIG.

【0006】[0006]

【発明が解決しようとする課題】上記の図2に示す従来
技術では、エミッタ形成用マスクを用いてゲートを形成
するために、エミッタ径よりも小さい径のゲートを形成
することは困難であり、エミッタ−ゲート間距離を小さ
くするには限界がある。また、マスクをリフトオフする
際に、浮遊しているゲート膜によりエミッタが破壊され
て先端が欠けたり、ゲート膜が絶縁膜側面に付着して絶
縁不良を引き起こすなどの問題があった。
In the prior art shown in FIG. 2, since the gate is formed using the mask for forming the emitter, it is difficult to form a gate having a diameter smaller than the diameter of the emitter. There is a limit to reducing the distance between the emitter and the gate. Further, when the mask is lifted off, there are problems that the emitter is destroyed by the floating gate film and the tip is chipped, and the gate film adheres to the side surface of the insulating film to cause insulation failure.

【0007】又、図3に示す従来技術では、絶縁膜をエ
ッチングする際にオーバーエッチング等によりエミッタ
先端が損傷し易くなる。また、フォトレジストマスクに
形成するゲート開口パターンの微小化には限界がある。
In the prior art shown in FIG. 3, when the insulating film is etched, the tip of the emitter is easily damaged by over-etching or the like. Further, there is a limit to miniaturization of a gate opening pattern formed in a photoresist mask.

【0008】ゲート開口の微小化を図る方法として、特
開平8−17330号公報には、図4に示すように、基
板41表面に窒化膜エッチングマスク42を形成し(工
程(a))、該マスク42を介してシリコン基板41に
異方性エッチングにより円柱状構造43を形成した後、
円柱構造側面及び基板面を異方性エッチングによりエッ
チングしてくびれ44を形成し、円錐形状のシリコンの
対をなす上部構造45及び下部構造46を形成する(工
程(b))。更に等方性エッチングにより前記対構造を
縮小させ、上部微構造47と下部微構造48からなる微
小対構造を形成し(工程(c))、熱酸化により前記微
小対構造の表面にシリコンの酸化膜49を形成して前記
上部微構造47と下部微構造48とを酸化膜49で分離
し、その後、上部微構造47をマスクに下部微構造48
の周辺に絶縁膜50とゲート膜51を形成(工程
(d))して、最後に酸化膜の49エッチングにより絶
縁膜50及びゲート膜51の付着した上部微構造47を
除去するとともに、下部微構造48の円錐又は多角錘の
頂点の酸化膜49を除去して先端の急峻なエミッタ52
を形成(工程(e))する方法が提案されている。そし
てこのような方法により、リソグラフィーの限界以下の
微小なゲート開口を提供できることが記載されている。
As a method for miniaturizing the gate opening, Japanese Patent Application Laid-Open No. Hei 8-17330 discloses a method of forming a nitride film etching mask 42 on the surface of a substrate 41 (step (a)) as shown in FIG. After forming the columnar structure 43 on the silicon substrate 41 through the mask 42 by anisotropic etching,
The side surface of the columnar structure and the substrate surface are etched by anisotropic etching to form a constriction 44, and an upper structure 45 and a lower structure 46 forming a pair of conical silicon (step (b)). Further, the pair structure is reduced by isotropic etching to form a micro pair structure including an upper microstructure 47 and a lower microstructure 48 (step (c)), and oxidation of silicon is performed on the surface of the micropair structure by thermal oxidation. A film 49 is formed and the upper microstructure 47 and the lower microstructure 48 are separated by an oxide film 49. Thereafter, the lower microstructure 48 is masked using the upper microstructure 47 as a mask.
Forming an insulating film 50 and a gate film 51 around the step (step (d)). Finally, the upper microstructure 47 on which the insulating film 50 and the gate film 51 are adhered is removed by etching 49 of the oxide film. The oxide film 49 at the apex of the cone or polygonal cone of the structure 48 is removed, and the emitter 52 having a sharp tip is removed.
Is formed (step (e)). It is described that such a method can provide a small gate opening smaller than the limit of lithography.

【0009】しかしながら、この方法では最初に異方性
エッチングにより上下対構造を形成するためには、ウェ
ットエッチングによらざるを得ず、そのため、微構造部
が汚染される虞があり、また、使用する基板は表面が
(100)面である必要があり、基板が限定されるとい
う問題が残っている。また、図4(c)に示す上部微構
造はそのくびれ部が極めて細いために製造過程で欠落し
てしまい、マスクの用を成さないなどの問題がある。
However, in this method, in order to form an upper / lower pair structure by anisotropic etching first, it is inevitable to use wet etching, which may contaminate the microstructure portion. The substrate to be formed must have a (100) surface, and the problem that the substrate is limited remains. In addition, the upper microstructure shown in FIG. 4C has a problem that the constricted portion is extremely thin and is lost during the manufacturing process, so that the mask cannot be used.

【0010】従って、本発明の目的は、ゲート開口の微
小化を図るとともに、エミッタ先端部の損傷を防止する
冷陰極素子の製造方法を提供することにある。
Accordingly, it is an object of the present invention to provide a method of manufacturing a cold cathode device in which a gate opening is miniaturized and damage to the tip of an emitter is prevented.

【0011】[0011]

【発明を解決するための手段】本発明者は、上記課題に
鑑み鋭意検討した結果、本発明に到達した。すなわち本
発明は、先端が尖ったエミッタとそれを取り囲むように
形成されたゲートとを有する微小冷陰極の製造方法にお
いて、(a)シリコン基板上に窒化膜、酸化シリコン膜
を形成した後、フォトレジストをマスクとして該窒化
膜、酸化シリコン膜をエミッタ形成用マスクに形成する
工程、(b)前記エミッタ形成用マスクを用いて、シリ
コン基板をエッチングしてシリコン柱状構造を形成する
工程、(c)酸化を行い、酸化シリコン膜により前記柱
状構造中央部にくびれ部を形成する工程、(d)前記窒
化膜をマスクとして酸化シリコン膜異方性エッチング、
シリコン異方性エッチングを行い、窒化膜下部の酸化シ
リコン膜を残したままくびれ部下部にシリコン柱状構造
を形成する工程、(e)酸化シリコン膜をウェットエッ
チングにより除去した後、シリコン柱状構造中のくびれ
部が2分されるまで酸化する工程、(f)窒化膜をウェ
ットエッチングにより除去した後、2分されたくびれ部
の上部のシリコン部をマスクとして酸化シリコン膜異方
性エッチングを行う工程、(g)絶縁膜、ゲート膜を成
膜し、更に酸化シリコン膜を成膜する工程、(h)酸化
シリコン膜をドライエッチングで除去して、エミッタ上
部のゲート膜を露出させる工程、及び(i)エミッタ先
端位置までゲート膜をエッチングした後、マスクとして
用いたくびれ部上部のシリコン膜を除去し、更に絶縁膜
をウェットエッチングしてエミッタ先端を露出させる工
程を含むことを特徴とする微小冷陰極の製造方法であ
る。
Means for Solving the Problems The present inventors have made intensive studies in view of the above problems, and as a result, have reached the present invention. That is, the present invention relates to a method for manufacturing a micro-cold cathode having a sharp-pointed emitter and a gate formed so as to surround the emitter, wherein (a) after forming a nitride film and a silicon oxide film on a silicon substrate, Forming the nitride film and the silicon oxide film as a mask for forming an emitter by using a resist as a mask; (b) forming a silicon columnar structure by etching a silicon substrate using the mask for forming an emitter; (c) Oxidizing to form a constriction at the center of the columnar structure with a silicon oxide film; (d) anisotropically etching the silicon oxide film using the nitride film as a mask;
Performing silicon anisotropic etching to form a silicon columnar structure below the constricted portion while leaving the silicon oxide film below the nitride film; (e) removing the silicon oxide film by wet etching; (F) removing the nitride film by wet etching, and then performing anisotropic etching of the silicon oxide film using the silicon portion above the two-part constricted portion as a mask; (G) a step of forming an insulating film and a gate film and further forming a silicon oxide film; (h) a step of removing the silicon oxide film by dry etching to expose a gate film above the emitter; and (i) ) After etching the gate film to the tip of the emitter, remove the silicon film above the constriction used as a mask, and wet-etch the insulating film. It is a manufacturing method for a micro cold cathode which comprises a step of exposing the emitter tip grayed.

【0012】また本発明は、上記方法で形成された微小
冷陰極に関する。
The present invention also relates to a micro cold cathode formed by the above method.

【0013】[0013]

【発明の実施の形態】本発明によれば、エミッタ上部に
シリコン部が残るように酸化することで、残ったシリコ
ン部の径が酸化用マスク径よりも小さくなり、微小なゲ
ート開口が形成できると共に、最終工程まで、エミッタ
先端部が厚い酸化膜によって保護されているために、エ
ミッタ先端部が欠けることが無い。また、シリコン基板
の酸化法によってエミッタ先端部を形成するため、使用
する基板が限定されることが無い。このように微小径の
ゲート開口が形成できることから、エミッタ−ゲート間
距離を小さくすることが出来、ひいてはエミッションし
きい値を下げることができるという効果を奏する。
According to the present invention, the diameter of the remaining silicon portion becomes smaller than the diameter of the oxidizing mask by oxidizing the silicon portion so that the silicon portion remains above the emitter, so that a minute gate opening can be formed. In addition, since the emitter tip is protected by the thick oxide film until the final step, the emitter tip does not chip. Further, since the emitter tip is formed by the oxidation method of the silicon substrate, the substrate to be used is not limited. Since a gate opening having a very small diameter can be formed in this manner, the distance between the emitter and the gate can be reduced, and the emission threshold can be reduced.

【0014】[0014]

【実施例】以下、図面を参照する実施例により本発明を
具体的に説明するが、本発明はこれらの実施例のみに限
定されるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described specifically with reference to the drawings, but the present invention is not limited to these embodiments.

【0015】図1は、本発明の一実施形態になる製造工
程を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a manufacturing process according to an embodiment of the present invention.

【0016】まず、シリコン基板1上に窒化膜2を80
0Å、酸化シリコン膜3を5000Å形成した後、フォ
トレジスト4をマスクとして窒化膜2、酸化シリコン膜
3をエミッタ形成用円盤状マスク(5000Åφ)に成
形する(図1(a))。
First, a nitride film 2 is formed on a silicon substrate 1 by 80
After the silicon oxide film 3 is formed at 5000.degree., The nitride film 2 and the silicon oxide film 3 are formed into a disk-shaped mask (5000.degree..phi.) For forming the emitter using the photoresist 4 as a mask (FIG. 1A).

【0017】このマスクを用いてシリコン基板1を30
00Åエッチングし、シリコン柱状構造5を形成する
(図1(b))。
Using this mask, the silicon substrate 1 is
Etching is performed to form a silicon columnar structure 5 (FIG. 1B).

【0018】次に熱酸化によりシリコン柱状構造5を含
むシリコン基板1に酸化シリコン膜6を2500Åの厚
みに形成し、シリコン柱状構造5の中央部に酸化膜によ
るくびれ7を形成する(図1(c))。
Next, a silicon oxide film 6 is formed to a thickness of 2500 ° on the silicon substrate 1 including the silicon columnar structure 5 by thermal oxidation, and a constriction 7 of the oxide film is formed at the center of the silicon columnar structure 5 (FIG. c)).

【0019】酸化シリコン膜異方性エッチングを260
0Åまで行って、窒化膜2の上部の酸化シリコン膜3及
びシリコン基板1上の酸化シリコン膜6を除去する。こ
の時、柱状構造のくびれ部7の周りの酸化シリコン膜6
はそのまま残っている。更にシリコン異方性エッチング
を4000Å行い、図1(d)に示す第2の柱状構造8
を得る。
The silicon oxide film is anisotropically etched by 260
0 °, the silicon oxide film 3 on the nitride film 2 and the silicon oxide film 6 on the silicon substrate 1 are removed. At this time, the silicon oxide film 6 around the constriction 7 of the columnar structure
Remains intact. Further, silicon anisotropic etching is performed at 4000 °, and the second columnar structure 8 shown in FIG.
Get.

【0020】くびれ部7に残存する酸化シリコン膜6を
フッ酸を含むエッチング液などを用いて除去した後、シ
リコン柱状構造8のくびれ部が二分されるまで酸化(3
000Å)を行う。この時、酸化シリコン膜9で二分さ
れた上部シリコン部10と下部にはエミッタとなるシリ
コン部11とが形成される(図1(e))。
After the silicon oxide film 6 remaining in the constricted portion 7 is removed using an etching solution containing hydrofluoric acid or the like, the silicon oxide film 6 is oxidized until the constricted portion of the silicon columnar structure 8 is divided into two (3).
000Å). At this time, an upper silicon portion 10 divided by the silicon oxide film 9 and a silicon portion 11 serving as an emitter are formed below the lower portion (FIG. 1E).

【0021】窒化膜2をウェットエッチングで除去した
後、エミッタ上部に残ったシリコン部10をマスクとし
て酸化シリコン膜9の異方性(ドライ)エッチングを7
000Å行う(図1(f))。
After the nitride film 2 is removed by wet etching, anisotropic (dry) etching of the silicon oxide film 9 is performed using the silicon portion 10 remaining on the emitter as a mask.
000 ° (FIG. 1 (f)).

【0022】絶縁膜としての酸化シリコン膜12を10
00Å、ゲート膜13を1000Å成膜し、更に酸化シ
リコン膜14を6000Å成膜する。この時、リフロー
を行って、エミッタ上部の酸化シリコン膜14を薄くす
る(図1(g))。
The silicon oxide film 12 as an insulating film is
At 00 °, a gate film 13 is formed at 1000 °, and a silicon oxide film 14 is formed at 6000 °. At this time, reflow is performed to thin the silicon oxide film 14 above the emitter (FIG. 1 (g)).

【0023】酸化シリコン膜14をエミッタ上部のゲー
ト膜13が露出するまでドライエッチングする(図1
(h))。
The silicon oxide film 14 is dry-etched until the gate film 13 above the emitter is exposed (FIG. 1).
(H)).

【0024】残存する酸化シリコン膜14をマスクとし
てゲート膜13をエミッタ11の先端位置までエッチン
グした後、マスクとして用いた酸化シリコン膜13を除
去し、エミッタ上部にできたシリコン部10をエッチン
グする。更に絶縁膜12をウェットエッチングしてエミ
ッタ11の先端部を露出させることにより、図1(i)
に示す本発明の微小冷陰極素子が形成される。
After the gate film 13 is etched to the tip of the emitter 11 using the remaining silicon oxide film 14 as a mask, the silicon oxide film 13 used as a mask is removed, and the silicon portion 10 formed on the emitter is etched. Further, by exposing the tip of the emitter 11 by wet-etching the insulating film 12, FIG.
Is formed.

【0025】このように形成された微小冷陰極素子のゲ
ート径は約3000Åφ程度と、最初に使用した円盤状
マスク(5000Åφ)よりも小さくすることが出来、
また、最終工程までエミッタの先端部が酸化シリコン膜
で保護されているため、製造過程においてエミッタ先端
が欠けたり、また、上部シリコン部10が欠落すること
が無い。更に、酸化膜形成によりくびれ部を形成するた
めに、基板の面方位を限定すること無く、また、汚染も
防止することができる。
The gate diameter of the micro cold cathode device thus formed is about 3000 ° φ, which can be smaller than the disk-shaped mask (5000 ° φ) used first.
Further, since the tip of the emitter is protected by the silicon oxide film until the final step, the tip of the emitter is not chipped or the upper silicon portion 10 is not dropped in the manufacturing process. Further, since the constricted portion is formed by forming an oxide film, the surface orientation of the substrate is not limited, and contamination can be prevented.

【0026】[0026]

【発明の効果】以上説明したように、本発明の製造方法
に依れば、エミッタのごく近傍にゲートを作製すること
が出来、結果としてエミッションしきい値を下げること
ができる。また、エミッタ先端の破損やエミッタとゲー
ト間のリークを防止することができる。
As described above, according to the manufacturing method of the present invention, a gate can be formed very close to an emitter, and as a result, an emission threshold can be lowered. Further, damage to the tip of the emitter and leakage between the emitter and the gate can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法を説明する断面工程図であ
る。
FIG. 1 is a sectional process view illustrating a manufacturing method of the present invention.

【図2】従来技術による冷陰極の製造方法を説明する工
程断面図である。
FIG. 2 is a process sectional view illustrating a method for manufacturing a cold cathode according to a conventional technique.

【図3】従来技術による他の冷陰極の製造方法を説明す
る工程断面図である。
FIG. 3 is a process cross-sectional view for explaining another conventional cold cathode manufacturing method.

【図4】特開平8−17330号公報に記載の従来技術
を説明する工程断面図である。
FIG. 4 is a process sectional view for explaining a conventional technique described in JP-A-8-17330.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 窒化膜 3、6、9、14 酸化シリコン膜 4 フォトレジスト 5 第1の柱状構造 7 くびれ部 8 第2の柱状構造 10 上部シリコン部 11 エミッタ部 12 絶縁膜 13 ゲート膜 REFERENCE SIGNS LIST 1 silicon substrate 2 nitride film 3, 6, 9, 14 silicon oxide film 4 photoresist 5 first columnar structure 7 constriction 8 second columnar structure 10 upper silicon unit 11 emitter unit 12 insulating film 13 gate film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/30 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01J 9/02 H01J 1/30

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 先端が尖ったエミッタとそれを取り囲む
ように形成されたゲートとを有する微小冷陰極の製造方
法において、(a)シリコン基板上に窒化膜、酸化シリ
コン膜を形成した後、フォトレジストをマスクとして該
窒化膜、酸化シリコン膜をエミッタ形成用マスクに形成
する工程、(b)前記エミッタ形成用マスクを用いて、
シリコン基板をエッチングしてシリコン柱状構造を形成
する工程、(c)酸化を行い、酸化シリコン膜により前
記柱状構造中央部にくびれ部を形成する工程、(d)前
記窒化膜をマスクとして酸化シリコン膜異方性エッチン
グ、シリコン異方性エッチングを行い、窒化膜下部の酸
化シリコン膜を残したままくびれ部下部にシリコン柱状
構造を形成する工程、(e)酸化シリコン膜をウェット
エッチングにより除去した後、シリコン柱状構造中のく
びれ部が2分されるまで酸化する工程、(f)窒化膜を
ウェットエッチングにより除去した後、2分されたくび
れ部の上部のシリコン部をマスクとして酸化シリコン膜
異方性エッチングを行う工程、(g)絶縁膜、ゲート膜
を成膜し、更に酸化シリコン膜を成膜する工程、(h)
酸化シリコン膜をドライエッチングで除去して、エミッ
タ上部のゲート膜を露出させる工程、及び(i)エミッ
タ先端位置までゲート膜をエッチングした後、マスクと
して用いたくびれ部上部のシリコン膜を除去し、更に絶
縁膜をウェットエッチングしてエミッタ先端を露出させ
る工程を含むことを特徴とする微小冷陰極の製造方法。
1. A method of manufacturing a micro cold cathode having an emitter having a sharp tip and a gate formed so as to surround the emitter, wherein (a) after forming a nitride film and a silicon oxide film on a silicon substrate, Forming the nitride film and the silicon oxide film as a mask for forming an emitter using a resist as a mask, (b) using the mask for forming the emitter,
A step of etching a silicon substrate to form a silicon columnar structure, (c) a step of oxidizing and forming a constriction in the center of the columnar structure with a silicon oxide film, and (d) a silicon oxide film using the nitride film as a mask. Performing anisotropic etching and silicon anisotropic etching to form a silicon columnar structure below the constricted portion while leaving the silicon oxide film below the nitride film; (e) removing the silicon oxide film by wet etching; A step of oxidizing the constricted portion in the silicon columnar structure until it is divided into two parts, (f) removing the nitride film by wet etching, and then using the silicon part on the constricted part that has been divided into two parts as a mask, anisotropically forming the silicon oxide film (H) forming an insulating film and a gate film, and further forming a silicon oxide film;
Removing the silicon oxide film by dry etching to expose the gate film above the emitter; and (i) removing the silicon film above the constricted portion used as a mask after etching the gate film to the emitter tip position, A method for manufacturing a micro cold cathode, further comprising a step of exposing the tip of the emitter by wet etching the insulating film.
【請求項2】 請求項1に記載の方法で形成された微小
冷陰極。
2. A micro cold cathode formed by the method according to claim 1.
JP30742997A 1997-11-10 1997-11-10 Micro cold cathode and manufacturing method thereof Expired - Fee Related JP3011160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30742997A JP3011160B2 (en) 1997-11-10 1997-11-10 Micro cold cathode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30742997A JP3011160B2 (en) 1997-11-10 1997-11-10 Micro cold cathode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11144608A JPH11144608A (en) 1999-05-28
JP3011160B2 true JP3011160B2 (en) 2000-02-21

Family

ID=17968966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30742997A Expired - Fee Related JP3011160B2 (en) 1997-11-10 1997-11-10 Micro cold cathode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3011160B2 (en)

Also Published As

Publication number Publication date
JPH11144608A (en) 1999-05-28

Similar Documents

Publication Publication Date Title
JPH0135495B2 (en)
US5358909A (en) Method of manufacturing field-emitter
JPH09129622A (en) Method of etching silicon carbide
US6326221B1 (en) Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer
JP3011160B2 (en) Micro cold cathode and manufacturing method thereof
JP3303908B2 (en) Micro cold cathode and manufacturing method thereof
JP4228441B2 (en) Method for manufacturing transfer mask
JP2809189B2 (en) Method for manufacturing semiconductor transistor
JPH0765706A (en) Cathode device and its manufacture
US5924903A (en) Method of fabricating a cold cathode for field emission
JPH08190856A (en) Manufacture of field emission cold cathode
JPH10199400A (en) Manufacture of field emission element
JPH0817332A (en) Field emission electronic device and its manufacture
JP3344051B2 (en) Method for manufacturing thin film transistor
JPH0652791A (en) Manufacture of electron gun
JPH06203750A (en) Manufacture of cold cathode electron gun
JP3478991B2 (en) Method for forming element isolation region of semiconductor device
JPH05225895A (en) Manufacture of electric-field emission cathode electrode
JPS6022335A (en) Manufacture of semiconductor device
JPS6367736A (en) Manufacture of semiconductor substrate
JPH06120200A (en) Manufacture of semiconductor device
JPS6159870A (en) Manufacture of semiconductor device
JPH0448644A (en) Manufacture of semiconductor device
JPS6273726A (en) Manufacture of semiconductor device
JPS61288428A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees