JPH05225895A - Manufacture of electric-field emission cathode electrode - Google Patents
Manufacture of electric-field emission cathode electrodeInfo
- Publication number
- JPH05225895A JPH05225895A JP5921992A JP5921992A JPH05225895A JP H05225895 A JPH05225895 A JP H05225895A JP 5921992 A JP5921992 A JP 5921992A JP 5921992 A JP5921992 A JP 5921992A JP H05225895 A JPH05225895 A JP H05225895A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- field emission
- silicon substrate
- emission cathode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000005684 electric field Effects 0.000 title abstract 6
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 238000005530 etching Methods 0.000 claims abstract description 145
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 133
- 239000010703 silicon Substances 0.000 claims abstract description 133
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 130
- 239000007772 electrode material Substances 0.000 claims abstract description 44
- 239000010406 cathode material Substances 0.000 claims description 51
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000007864 aqueous solution Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- CHWRSCGUEQEHOH-UHFFFAOYSA-N potassium oxide Chemical compound [O-2].[K+].[K+] CHWRSCGUEQEHOH-UHFFFAOYSA-N 0.000 claims 1
- 229910001950 potassium oxide Inorganic materials 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000011733 molybdenum Substances 0.000 description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 12
- 229910052750 molybdenum Inorganic materials 0.000 description 12
- 238000007740 vapor deposition Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 9
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000010884 ion-beam technique Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、マイクロ真空デバイ
スにおける電界放出陰極の作製方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission cathode in a micro vacuum device.
【０００２】[0002]
【従来の技術】最近、微小な電界放出陰極を利用し、超
高速の真空集積回路や、高精細のフラットパネルブラウ
ン管を形成しようという試みが始まっている。これらの
マイクロ真空デバイスは、半導体の微細加工技術を用い
て形成され、素子の高機能化と高集積化を目指すもので
ある。2. Description of the Related Art Recently, attempts have been made to form ultra-high-speed vacuum integrated circuits and high-definition flat panel cathode ray tubes by using minute field emission cathodes. These micro vacuum devices are formed by using a semiconductor microfabrication technology, and aim at high functionality and high integration of elements.
【０００３】上記電界放出陰極はマイクロ真空デバイス
の主要構成要素であり、その形状から錐状と楔型の２種
類に分けることができる。錐状の電界放出陰極は基板と
垂直の方向に電子を放出し、楔型は水平方向に放出す
る。錐状の電界放出陰極はその形成方法で、蒸着型とエ
ッチング型の２種類に分けることができる。蒸着型は陰
極が金属の蒸着により形成され、エッチング型はシリコ
ンの異方性エッチングにより形成される。楔型は金属の
蒸着とそのエッチングによって形成される。The field emission cathode is a main constituent element of a micro vacuum device, and can be classified into two types, a cone shape and a wedge shape, depending on its shape. The cone-shaped field emission cathode emits electrons in a direction vertical to the substrate, and the wedge type emits electrons in a horizontal direction. The conical field emission cathode can be divided into two types, a vapor deposition type and an etching type, depending on the forming method. In the vapor deposition type, the cathode is formed by vapor deposition of metal, and the etching type is formed by anisotropic etching of silicon. The wedge shape is formed by vapor deposition of metal and its etching.
【０００４】また、これらの電界放出陰極を適用したデ
バイスとして、フラットパネルＣＲＴがある。フラット
パネルＣＲＴは電界放出陰極の高集積度を最大限に利用
しようとするものである。A flat panel CRT is a device to which these field emission cathodes are applied. Flat panel CRTs seek to maximize the high integration of field emission cathodes.
【０００５】図６は従来の錐状の電界放出陰極を示す断
面図であり、図において、６１は基板、６２は絶縁膜６
３を介して基板６１上に設けられたゲート電極膜、６４
は基板６１上に突出された電界放出陰極（エミッタコー
ン）で、円錐状あるいは角錐状に形成されている。ゲー
ト電極膜６２は酸化けい素の絶縁膜６３上に形成されて
いる。電界放出陰極６４とアノード（図示していない）
との間に電圧をかけ、かつ、エミッタとゲート間に電圧
を印加することにより、電界放出陰極６４の先端から電
子が引き出される。なお、この電界放出陰極６４の先端
の曲率半径は数１００Åである。FIG. 6 is a sectional view showing a conventional cone-shaped field emission cathode. In the figure, 61 is a substrate and 62 is an insulating film 6.
A gate electrode film provided on the substrate 61 via
Is a field emission cathode (emitter cone) projected on the substrate 61 and is formed in a cone shape or a pyramid shape. The gate electrode film 62 is formed on a silicon oxide insulating film 63. Field emission cathode 64 and anode (not shown)
An electron is extracted from the tip of the field emission cathode 64 by applying a voltage between the emitter and the gate and applying a voltage between the emitter and the gate. The radius of curvature of the tip of the field emission cathode 64 is several hundred Å.
【０００６】図７は蒸着型の電界放出陰極の作製方法を
示す作製工程図であり、図において、７２は基板７１上
に形成された酸化けい素（Ｓi Ｏ2 ）の絶縁膜、７３は
モリブデン膜、７４はアルミニウム犠牲層、７５はモリ
ブデン蒸着膜、７６は電界放出陰極である。FIG. 7 is a manufacturing process chart showing a method of manufacturing a vapor deposition type field emission cathode. In the drawing, 72 is an insulating film of silicon oxide (Si O 2 ) formed on a substrate 71, and 73 is molybdenum. A film, 74 is an aluminum sacrificial layer, 75 is a molybdenum deposited film, and 76 is a field emission cathode.
【０００７】まず、この図７において、表面ドープを施
し導電性を良くしたけい素ウエハーの基板７１上に、絶
縁膜７２を１〜１．５μｍ厚に成膜し、モリブデン膜７
３を電子ビーム蒸着する。この上から、直径１μｍの円
状にモリブデン膜７３と絶縁膜７２をエッチングで抜
く。次に、フッ化水素酸で酸化けい素をやや溶かしだ
し、その後アルミニウム犠牲層７４を斜め方向から、図
７（ａ）に示すように蒸着する。次に、モリブデンを上
方より真空蒸着する。このモリブデン蒸着膜７５はアル
ミニウム，モリブデン，酸化けい素の各膜７４，７３，
７２の孔を通して基板７１上に堆積するが、モリブデン
蒸着膜７５の孔の縁にも堆積するため、次第に孔の径が
小さくなり、最終的には孔は閉じてしまう。そのため、
モリブデンはコーン状になって基板７１上に図７（ｂ）
に示すように堆積する。最後にアルミニウム犠牲層７４
を溶解除去し、表面のモリブデン膜７３も図７（ｃ）に
示すように同時に除去することにより、所期の電界放出
陰極７６が得られる。First, in FIG. 7, an insulating film 72 having a thickness of 1 to 1.5 μm is formed on a substrate 71 of a silicon wafer which has been surface-doped to improve its conductivity.
3 is electron beam evaporated. From this, the molybdenum film 73 and the insulating film 72 are removed by etching into a circular shape having a diameter of 1 μm. Next, silicon oxide is slightly melted with hydrofluoric acid, and then the aluminum sacrificial layer 74 is vapor-deposited from an oblique direction as shown in FIG. Next, molybdenum is vacuum-deposited from above. This molybdenum vapor deposition film 75 is made of aluminum, molybdenum, and silicon oxide films 74, 73,
Although it is deposited on the substrate 71 through the hole 72, it is also deposited on the edge of the hole of the molybdenum vapor deposition film 75, so that the diameter of the hole is gradually reduced and finally the hole is closed. for that reason,
Molybdenum has a cone shape and is formed on the substrate 71 as shown in FIG.
Deposit as shown in. Finally aluminum sacrificial layer 74
By dissolving and removing the molybdenum film 73 on the surface at the same time as shown in FIG. 7C, the desired field emission cathode 76 is obtained.
【０００８】図８はエッチング型の電界放出陰極の形成
方法を示す。図において、８１は基板、８２は基板８１
上に載置したエッチングマスク、８３は絶縁膜、８４は
ゲート電極、８５は電界放出陰極である。FIG. 8 shows a method of forming an etching type field emission cathode. In the figure, 81 is a substrate, and 82 is a substrate 81.
An etching mask placed on top, 83 an insulating film, 84 a gate electrode, and 85 a field emission cathode.
【０００９】この図８によれば、導電性を上げるため、
予めけい素ウエハーの基板８１面にリンをドーブし、Ｎ
型けい素にしておく。その上に、窒化けい素（Ｓi3 Ｎ4
）や酸化けい素（Ｓi Ｏ2 ）のエッチングマスク８２
を所望の大きさ（１〜２μｍの円形）に形成して、図８
（ａ）に示すように載置する。次に、水酸化カリウム
（ＫＯＨ）などの溶液でけい素ウエハーを異方性エッチ
ングすると、けい素が、図８（ｂ）に示すようにピラミ
ッド状に加工される。このピラミッドの先端曲率半径は
１０００Å以下である。続いて、このようにして形成さ
れた電界放出陰極８５の周囲に酸化けい素の絶縁膜（１
〜２μｍ厚，ＣＶＤ法）８３とタングステン，モリブデ
ン，タンタルなどのゲート用の金属膜（０．５μｍ厚，
ＥＢ蒸着法）８４を、図８（ｃ）に示すように成膜す
る。According to FIG. 8, in order to increase the conductivity,
Doping phosphorus on the surface of the substrate 81 of the silicon wafer in advance, and
Leave it as a silicon. On top of that, silicon nitride (Si 3 N 4
) Or silicon oxide (SiO 2 ) etching mask 82
To a desired size (circle of 1 to 2 μm), and
Place as shown in (a). Next, when the silicon wafer is anisotropically etched with a solution such as potassium hydroxide (KOH), the silicon is processed into a pyramid shape as shown in FIG. 8B. The radius of curvature of the tip of this pyramid is less than 1000Å. Then, an insulating film (1) of silicon oxide is formed around the field emission cathode 85 thus formed.
˜2 μm thickness, CVD method) 83 and metal film for gate (0.5 μm thickness, tungsten, molybdenum, tantalum, etc.)
EB vapor deposition method) 84 is formed as shown in FIG.
【００１０】[0010]
【発明が解決しようとする課題】従来の電界放出陰極の
作製方法は以上のようであるので、蒸着型の電界放出陰
極の形成方法では、電界放出陰極７６が金属でできてい
るため、高い電流密度が期待できるという長所がある
が、ミクロンオーダーの小さい開口部を通して金属を蒸
着するので、開口部の径の大きさにより電界放出陰極７
６の径と高さが異なり、その形状の制御が困難であるな
どの問題点があった。なお、かかる従来の作製方法とし
て、ディスプレイ誌｛（Ｔｅｃｈｎｉｃａｌ ｎｏｔ
ｅ，ＤＩＳＰＬＡＹＳ）テクニカルノート，１９８７年
１月発行｝に類似する技術が示されている。Since the conventional method for producing a field emission cathode is as described above, in the method for forming a vapor deposition type field emission cathode, since the field emission cathode 76 is made of metal, a high current is generated. Although it has an advantage that the density can be expected, since the metal is vapor-deposited through a small opening of micron order, the field emission cathode 7 is formed depending on the size of the diameter of the opening.
There is a problem that the diameter and height of 6 are different and it is difficult to control the shape. In addition, as such a conventional manufacturing method, a display magazine {(Technical not
e, DISPLAYS) Technical Note, issued January 1987}.
【００１１】また、エッチング型の電界放出陰極の形成
方法では、シリコンの異方性エッチングを利用して電界
放出陰極を形成するので、形状の制御が比較的容易であ
るが、シリコン自体が電極構成材料となるため、電流密
度が小さく、電流−電圧特性が不規則になるなどの問題
点があった。Further, in the method of forming the etching type field emission cathode, since the field emission cathode is formed by utilizing anisotropic etching of silicon, it is relatively easy to control the shape, but silicon itself has an electrode structure. Since it is a material, there are problems that the current density is low and the current-voltage characteristics are irregular.
【００１２】また、ゲート電極８４を形成する場合、上
記の方法ではゲート電極材料を基板表面全面に形成して
おり、この場合、画像信号を導入するためには、そのゲ
ート電極材料や電界放出陰極材料をパターニングする必
要があるが、このパターニングには写真製版やエッチン
グ等の工程がさらに必要となり、すでに電界放出陰極７
６，８５のコーンが形成された後では、コーンの先端に
悪影響をおよぼす懸念があるなどの問題点があった。When the gate electrode 84 is formed, the gate electrode material is formed on the entire surface of the substrate by the above method. In this case, in order to introduce an image signal, the gate electrode material or the field emission cathode is used. Although it is necessary to pattern the material, this patterning requires additional steps such as photoengraving and etching.
After the formation of 6,85 cones, there was a problem that the tip of the cone might be adversely affected.
【００１３】さらに、上記のように、蒸着法やエッチン
グ法を用いて電界放出陰極を構成した場合、カソードコ
ーンへの電気的接続をとるために、基板に導電性のある
ものを用いたり、基板に接続用の端子穴をあけるなどの
追加加工が必要になるなどの問題点があった。Further, when the field emission cathode is constructed by using the vapor deposition method or the etching method as described above, a substrate having conductivity or a substrate is used to make an electrical connection to the cathode cone. There was a problem that additional processing such as drilling a terminal hole for connection was required.
【００１４】またさらに、大面積のフラットパネルＣＲ
Ｔを構成しようとした場合、電界放出陰極が構成された
ある一定の大きさのユニットを、縦横にタイリングしな
ければならず、この場合、各ユニットの接続部分が広く
なるのを防ぐために、各ユニットに接続される電極はユ
ニットの側面からではなく、裏面から取るのが望ましい
ものの、上記の構成では裏面から電極をとるのが困難で
あるなどの問題点があった。Furthermore, a large area flat panel CR
In order to configure T, a unit of a certain size in which the field emission cathode is configured must be tiled vertically and horizontally, and in this case, in order to prevent the connection portion of each unit from widening, Although it is desirable to take the electrode connected to each unit from the back surface of the unit rather than from the side surface, there is a problem that it is difficult to take the electrode from the back surface in the above configuration.
【００１５】この請求項１の発明は上記のような問題点
を解消するためになされたもので、金属でできた電界放
出陰極を用いることで高い電流密度を得、かつ錐状の形
状を得るために比較的容易な形状制御方法を採用するこ
とにより、性能，信頼性が高く、製造コストの安い電界
放出陰極の作製方法を得ることを目的とする。The invention of claim 1 is to solve the above-mentioned problems, and by using a field emission cathode made of metal, a high current density and a pyramidal shape are obtained. Therefore, an object of the present invention is to obtain a method of manufacturing a field emission cathode having high performance and reliability and low manufacturing cost by adopting a relatively easy shape control method.
【００１６】また、この請求項２の発明は電界放出陰極
のコーンを形成する前にゲート電極のパターニングを行
って、後加工によるコーン先端の損傷を防止できる電界
放出陰極の作製方法を得ることを目的とする。According to the invention of claim 2, the gate electrode is patterned before forming the cone of the field emission cathode to obtain a method of manufacturing the field emission cathode capable of preventing damage to the tip of the cone due to post-processing. To aim.
【００１７】さらに、この請求項３の発明はゲート電極
の端子を裏面から取り出すことにより、タイリングした
際に接合部間隙を小さくすることができる電界放出陰極
の作製方法を得ることを目的とする。Further, an object of the invention of claim 3 is to obtain a method for producing a field emission cathode by taking out the terminal of the gate electrode from the back surface, thereby making it possible to reduce the gap of the joint portion when tiling. ..
【００１８】またさらに、この請求項４の発明はＸ−Ｙ
マトリックスのパターンのゲート電極を同時に形成でき
る電界放出陰極の作製方法を得ることを目的とする。Furthermore, the invention of claim 4 is XY
It is an object of the present invention to obtain a method for manufacturing a field emission cathode capable of simultaneously forming a gate electrode having a matrix pattern.
【００１９】[0019]
【課題を解決するための手段】この請求項１の発明に係
る電界放出陰極の作製方法は、けい素基板上に形成した
エッチングマスク上にフォトレジストを塗布した後、写
真製版を施し、上記けい素基板の一部を残して他をレジ
ストで覆い、次に、上記一部にあるエッチングマスクを
溶解除去した後、水酸化カリウム水溶液による異方性エ
ッチングによって角錐状の凹みを上記けい素基板表面に
形成し、上記フォトレジストおよびエッチングマスクを
除去した上記けい素基板の表面に、上記凹みにも充填さ
れるように電界放出陰極材料を形成し、最後に、けい素
基板をエッチングにより除去して、上記電界放出陰極材
料上に角錐状の電界放出陰極を露出させるようにしたも
のである。According to the method of manufacturing a field emission cathode according to the invention of claim 1, a photoresist is applied on an etching mask formed on a silicon substrate, and then photolithography is performed to obtain the above-mentioned silicon. After covering the other part of the base substrate with a resist and then dissolving and removing the etching mask in the above part, the pyramidal pits are formed by anisotropic etching with an aqueous solution of potassium hydroxide to form the pyramidal surface. Formed on the surface of the silicon substrate from which the photoresist and the etching mask have been removed, a field emission cathode material is formed so as to be filled in the recesses, and finally, the silicon substrate is removed by etching. A pyramidal field emission cathode is exposed on the field emission cathode material.
【００２０】また、この請求項２の発明に係る電界放出
陰極の作製方法は、けい素基板上に形成したエッチング
マスク上にフォトレジストを塗布した後、写真製版を施
し、一部のエッチングマスクを残して他をエッチング
し、さらに上記けい素基板にリアクティブドライエッチ
ングにより一定の深さの異方性エッチングを施し、その
上にゲート電極材料および絶縁膜を所定の厚さに形成し
た後、上記一部におけるエッチングマスク，ゲート電極
材料および絶縁膜を除去して上記けい素基板の表面を露
出させ、この露出部に水酸化カリウム水溶液による異方
性エッチングによって錐状の凹みを形成し、この凹みに
も充填されるように、上記けい素基板および絶縁膜の表
面に電界放出陰極材料を形成し、最後に、けい素基板を
エッチングにより除去するようにしたものである。Further, in the method for manufacturing a field emission cathode according to the invention of claim 2, a photoresist is applied on an etching mask formed on a silicon substrate, a photoengraving process is performed, and a part of the etching mask is applied. Etching the others while leaving it, and further anisotropically etching the silicon substrate to a certain depth by reactive dry etching, and forming a gate electrode material and an insulating film to a predetermined thickness on it, The etching mask, the gate electrode material and the insulating film in a part are removed to expose the surface of the silicon substrate, and a conical recess is formed in this exposed portion by anisotropic etching with an aqueous solution of potassium hydroxide. Field emission cathode material is formed on the surfaces of the silicon substrate and the insulating film so that the silicon substrate is also filled in, and finally the silicon substrate is removed by etching. It is obtained by way.
【００２１】さらに、この請求項３の発明に係る電界放
出陰極の作製方法は、けい素基板上に形成したエッチン
グマスク上にフォトレジストを塗布した後、写真製版を
施し、一部のエッチングマスクを残して他をエッチング
し、さらに上記けい素基板をリアクティブドライエッチ
ングにより一定の深さに異方性エッチングを施し、その
上にゲート電極材料および絶縁膜を所定の厚さに形成し
た後、上記一部におけるエッチングマスク，ゲート電極
材料および絶縁膜を除去して上記けい素基板の表面を露
出させ、さらに、上記絶縁膜にエッチングによりスルー
ホール形成するとともに、けい素基板の露出部に水酸化
カリウム水溶液による異方性エッチングにより錐状の凹
みを形成し、この凹みおよび上記スルーホールにも充填
されるように、上記けい素基板および絶縁膜上に電界放
出陰極材料を形成し、上記スルーホール上の電界放出陰
極材料が除去されるようなパターニングを行い、最後
に、けい素基板をエッチングにより除去するようにした
ものである。Further, in the method for manufacturing a field emission cathode according to the invention of claim 3, a photoresist is applied on an etching mask formed on a silicon substrate, a photoengraving process is performed, and a part of the etching mask is removed. After etching the others, the silicon substrate is anisotropically etched to a certain depth by reactive dry etching, and a gate electrode material and an insulating film are formed to a predetermined thickness on the silicon substrate. The surface of the silicon substrate is exposed by removing the etching mask, the gate electrode material, and the insulating film in a part, and furthermore, a through hole is formed in the insulating film by etching, and potassium hydroxide is exposed on the exposed portion of the silicon substrate. A conical recess is formed by anisotropic etching with an aqueous solution. A method in which a field emission cathode material is formed on a silicon substrate and an insulating film, patterning is performed so that the field emission cathode material on the through hole is removed, and finally the silicon substrate is removed by etching. Is.
【００２２】またさらに、この請求項４の発明に係る電
界放出陰極の作製方法は、けい素基板上に形成したエッ
チングマスク上にフォトレジストを塗布した後、写真製
版を施し、一部のエッチングマスクを残して他をエッチ
ングし、さらに上記けい素基板をリアクティブドライエ
ッチングにより一定の深さに異方性エッチングを施し、
その上にゲート電極材料および絶縁膜を所定の厚さに形
成した後、上記一部におけるエッチングマスク，ゲート
電極材料を所定の厚さに形成した後、このゲート電極材
料の表面の一部に任意のパターンを写真製版によって形
成し、次に、エッチングマスクを除去してゲート電極材
料の表面を露出させた後、これの上に絶縁膜を所定の厚
さに形成し、上記一部におけるエッチングマスク，ゲー
ト電極材料および絶縁膜を除去して、けい素基板の表面
を露出させ、上記一部以外の絶縁膜にエッチングにより
スルーホールを形成するとともに、上記けい素基板の上
記露出部に、水酸化カリウム水溶液による異方性エッチ
ングにより錐状の凹みを形成し、この凹み、上記スルー
ホールおよび上記パターンにも充填されるように、上記
けい素基板および絶縁膜上に電界放出陰極材料を形成
し、上記スルーホール上の電界放出陰極材料が除去され
るようなパターンニングを行い、最後にけい素基板をエ
ッチングにより除去するようにしたものである。Further, in the method for producing a field emission cathode according to the invention of claim 4, a photoresist is applied on an etching mask formed on a silicon substrate, and then photolithography is performed to partially remove the etching mask. Etching the others leaving, and further anisotropically etching the silicon substrate to a certain depth by reactive dry etching,
After forming a gate electrode material and an insulating film to a predetermined thickness on it, an etching mask and a gate electrode material in the above part are formed to a predetermined thickness, and then a part of the surface of the gate electrode material is arbitrarily formed. Pattern is formed by photolithography, and then the etching mask is removed to expose the surface of the gate electrode material, and then an insulating film is formed to a predetermined thickness on the surface of the gate electrode material. , The gate electrode material and the insulating film are removed to expose the surface of the silicon substrate, a through hole is formed in the insulating film other than the above part by etching, and the exposed part of the silicon substrate is hydrated. A conical recess is formed by anisotropic etching with a potassium aqueous solution, and the silicon substrate and the recess are filled so as to fill the recess, the through hole, and the pattern. The field emission cathode material is formed on the border membrane performs patterning such as field emission cathode material on the through hole is removed is the last one so as to remove the silicon substrate by etching.
【００２３】[0023]
【作用】この請求項１の発明におけるけい素基板に設け
られた錐状の凹みは、その凹みを含むけい素基板の上面
に、金属の電界放出陰極材料を形成することで、その基
板をエッチングにより除去することによって、電界放出
陰極材料上に錐状の電流密度が高い電界放出陰極を傷付
きなく形成可能にする。The pyramidal depression provided on the silicon substrate according to the first aspect of the present invention is formed by forming a metal field emission cathode material on the upper surface of the silicon substrate including the depression to etch the substrate. By removing by means of, it is possible to form a cone-shaped field emission cathode having a high current density on the field emission cathode material without damage.
【００２４】また、この請求項２の発明におけるゲート
電極は、金属の電界放出陰極を形成する過程で、最終工
程で除去されるけい素基板に対しパターニングを可能に
し、コーンの先端が損傷したりする事故を回避可能にす
る。The gate electrode according to the second aspect of the present invention enables patterning on the silicon substrate which is removed in the final step in the process of forming the metal field emission cathode, and the tip of the cone is damaged. Make it possible to avoid an accident.
【００２５】さらに、この請求項３の発明におけるスル
ーホールは、電界放出陰極材料が充填されて、ゲート電
極を背面から取り出し可能にする端子を形成可能にし、
タイリングした際に接合部間隙を狭小に抑えられるよう
にする。Further, the through hole according to the invention of claim 3 is filled with a field emission cathode material to form a terminal capable of taking out the gate electrode from the back surface,
Make it possible to keep the joint gap small when tiling.
【００２６】この請求項４の発明におけるパターン化さ
れたゲート電極は、フラットパネルＣＲＴにおけるＸ−
Ｙマトリックスを電界放出陰極の形成過程で容易，迅速
に形成可能にする。The patterned gate electrode according to the invention of claim 4 is the X-type electrode in a flat panel CRT.
The Y matrix can be easily and quickly formed in the process of forming the field emission cathode.
【００２７】[0027]
【実施例】 実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明による電界放出陰極の形成方法の
一実施例を示す断面図であり、図において、１１はけい
素基板、１２は基板エッチング用のエッチングマスク、
１３はフォトレジスト、１４はけい素基板１１上に形成
された錐状の凹み、１６は電界放出陰極材料、１７は電
界放出陰極である。EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing an embodiment of a method for forming a field emission cathode according to the present invention, in which 11 is a silicon substrate, 12 is an etching mask for etching the substrate,
13 is a photoresist, 14 is a conical recess formed on the silicon substrate 11, 16 is a field emission cathode material, and 17 is a field emission cathode.
【００２８】まず、図１（ａ）に示すようにけい素基板
（０．５ｍｍ厚程度、結晶方位１００）１１上にエッチ
ングマスク１２として酸化けい素を３０００Åの厚さで
スパッタ形成する。なお、こうして作られる酸化けい素
膜に代えて熱酸化けい素膜あるいは窒化けい素膜等でも
よい。また、その上にフォトレジスト１３を塗布後、写
真製版を施し、基板１１に錐状の凹みを設ける部分以外
を、図１（ｂ）に示すようにフォトレジスト１３で覆う
（第１工程）。次に、フッ化水素酸やフッ化アンモニウ
ム水溶液を用いて酸化けい素のエッチングマスク１２
を、図１（ｃ）に示すように溶解除去する。さらに、水
酸化カリウム水溶液に基板１１を浸漬し、異方性エッチ
ングにより、図１（ｄ）に示すような角錐状の凹みをけ
い素基板１１の表面に形成する（第２工程）。最後に、
フォトレジスト１３を除去した後、エッチングマスク１
２である酸化けい素膜をフッ酸等でエッチング除去する
ことにより、角錐状の凹み１４を有するけい素基板１１
を得ることができる。そこで、さらにこのけい素基板１
１の凹み１４を含む上面に電界放出陰極材料１６を図１
（ｅ）に示すようにスパッタ法などにより形成し（第３
工程）、これをウエットエッチング処理して、けい素基
板１１を除去することで、図１（ｆ）に示すように、電
界放出陰極１７を電界放出陰極材料１６上に形成できる
（第４工程）。First, as shown in FIG. 1A, a silicon oxide film having a thickness of 3000 Å is formed as an etching mask 12 on a silicon substrate (having a thickness of about 0.5 mm and a crystal orientation of 100). Note that a thermal silicon oxide film, a silicon nitride film, or the like may be used instead of the silicon oxide film thus formed. Further, after applying the photoresist 13 thereon, photoengraving is performed, and the portion other than the portion where the conical recess is provided on the substrate 11 is covered with the photoresist 13 as shown in FIG. 1B (first step). Then, a silicon oxide etching mask 12 is formed by using an aqueous solution of hydrofluoric acid or ammonium fluoride.
Are dissolved and removed as shown in FIG. Further, the substrate 11 is dipped in an aqueous solution of potassium hydroxide and anisotropically etched to form pyramidal depressions as shown in FIG. 1D on the surface of the silicon substrate 11 (second step). Finally,
After removing the photoresist 13, the etching mask 1
By removing the silicon oxide film of No. 2 by etching with hydrofluoric acid or the like, the silicon substrate 11 having the pyramidal recesses 14 is formed.
Can be obtained. Therefore, this silicon substrate 1
The field emission cathode material 16 is provided on the upper surface including the recess 14 of FIG.
As shown in (e), it is formed by a sputtering method or the like (3rd
Process) and wet-etching it to remove the silicon substrate 11, thereby forming the field emission cathode 17 on the field emission cathode material 16 as shown in FIG. 1F (fourth process). ..
【００２９】なお、上記酸化けい素膜のエッチング液に
は、フッ酸，硝酸以外にアルカリエッチング液があり、
水酸化カリウムあるいは有機アルカリ水溶液を加熱すれ
ば、かなりのエッチ速度に達する。そしてこの種のエッ
チング液は結晶方位依存性が大きく、結晶方位が図２に
示すような１００方向のエッチ速度は早く、これに対し
て、図２における１１１方向のエッチ速度は最も遅い。In addition to hydrofluoric acid and nitric acid, alkaline etching solutions other than hydrofluoric acid and nitric acid,
If potassium hydroxide or an organic alkaline aqueous solution is heated, a considerable etching rate is reached. This type of etching solution has a large crystal orientation dependency, and the etching rate in the 100-direction crystal orientation as shown in FIG. 2 is fast, whereas the etching rate in the 111-direction in FIG. 2 is the slowest.
【００３０】そこで結晶方位１００面のけい素ウエハー
をけい素基板１１として用い、パターンの線を１１１方
向にすれば、この線を含む１１１面が現れる。そしてこ
の方向には、エッチングがほとんど進行しないので、エ
ッチング形状は図２に示すようになる。Therefore, when a silicon wafer having a crystal orientation of 100 planes is used as the silicon substrate 11 and the lines of the pattern are oriented in the 111 direction, the 111 plane including these lines appears. Since etching hardly progresses in this direction, the etching shape is as shown in FIG.
【００３１】実施例２．図３はこの請求項２の発明の一
実施例を示す断面図であり、図において、２１はけい素
基板、２２は基板エッチング用のエッチングマスク、２
３はゲート電極材料、２４は絶縁膜、２５はけい素基板
２１の表面に設けられた錐状の凹み、２６は電界放出陰
極材料（エミッタコーン材料）、２７は形成された電界
放出陰極（エミッタコーン）である。Example 2. FIG. 3 is a sectional view showing an embodiment of the invention of claim 2, in which 21 is a silicon substrate, 22 is an etching mask for etching the substrate, and 2 is an etching mask.
3 is a gate electrode material, 24 is an insulating film, 25 is a conical recess provided on the surface of the silicon substrate 21, 26 is a field emission cathode material (emitter cone material), and 27 is a formed field emission cathode (emitter). Corn).
【００３２】次に電界放出陰極の形成方法について説明
する。まず、けい素基板（０．５ｍｍ厚程度、結晶方位
１００）２１上にエッチングマスク２２としてクロムを
２０００Åの厚さにスパッタ形成する。さらに、その上
にフォトレジストを塗布した後、写真製版を施し、１．
５μｍ角のエッチングマスク２２を残してイオンビーム
エッチング（ＩＢＥ）を行い、図３（ａ）に示すよう
に、カソードコーンが形成される部分のみ、エッチング
マスク２２を形成する（第５工程）。次に、このけい素
基板２１をリアクティブドライエッチング装置中に載置
し、４フッ化メタン（ＣＦ4 ）と酸素（Ｏ2 ）の混合ガ
スの高周波プラズマを用いて、図３（ｂ）に示すよう
に、２μｍの深さに異方性エッチングを施す（第６工
程）。Next, a method of forming the field emission cathode will be described. First, as an etching mask 22, chromium is sputtered to a thickness of 2000 Å on a silicon substrate (about 0.5 mm thickness, crystal orientation 100). Further, after applying a photoresist on it, photoengraving is performed, and 1.
Ion beam etching (IBE) is performed while leaving the 5 μm square etching mask 22 to form the etching mask 22 only in the portion where the cathode cone is formed, as shown in FIG. 3A (fifth step). Next, this silicon substrate 21 is placed in a reactive dry etching apparatus, and high frequency plasma of a mixed gas of tetrafluoromethane (CF 4 ) and oxygen (O 2 ) is used to obtain the structure shown in FIG. As shown, anisotropic etching is performed to a depth of 2 μm (sixth step).
【００３３】さらに、スパッタ法あるいは真空蒸着法に
より、モリブデン，タングステン，金などのゲート電極
材料２３を５０００Åの厚さに形成し、図３（ｃ）に示
すように、その上に酸化けい素の絶縁膜２４をスパッタ
法等で１．５μｍの厚さに形成する。次に、けい素基板
２１の表面に錐状の凹みを形成する部分に付いているエ
ッチングマスク２２，ゲート電極材料２３，絶縁膜２４
を除去し、図３（ｄ）に示すように、けい素基板２１の
表面を露出させる（第７工程）。さらに、実施例１の要
領で、図３（ｅ）に示すように、露出しているけい素基
板２１の表面部分に水酸化カリウム水溶液の浸漬による
異方性エッチングにより錐状の凹み２５を形成させる
（第８工程）。この時、けい素基板２１の裏面のエッチ
ングを避けるため、けい素基板２１の裏面をマスク材で
覆っておくのが望ましい。Further, a gate electrode material 23 such as molybdenum, tungsten, or gold is formed to a thickness of 5000 Å by a sputtering method or a vacuum evaporation method, and silicon oxide is deposited thereon as shown in FIG. 3 (c). The insulating film 24 is formed to a thickness of 1.5 μm by a sputtering method or the like. Next, the etching mask 22, the gate electrode material 23, the insulating film 24 attached to the portion where the conical recess is formed on the surface of the silicon substrate 21.
Are removed to expose the surface of the silicon substrate 21 as shown in FIG. 3D (seventh step). Further, in the same manner as in Example 1, as shown in FIG. 3E, a conical recess 25 is formed in the exposed surface portion of the silicon substrate 21 by anisotropic etching by dipping a potassium hydroxide aqueous solution. (Step 8). At this time, in order to avoid etching the back surface of the silicon substrate 21, it is desirable to cover the back surface of the silicon substrate 21 with a mask material.
【００３４】次にけい素基板２１の表面に電界放出陰極
材料２６をスパッタ法あるいは真空蒸着法等で形成し、
けい素基板２１の表面の錐状の凹み２５にも、図３
（ｆ）に示すように充填させる（第９工程）。そのあ
と、けい素基板２１を水酸化カリウムによるウェットエ
ッチングあるいは４フッ化メタンを用いたリアクティブ
イオンエッチングにて、図３（ｇ）に示すように除去
し、エミッタコーン２７を露出させる（第１０工程）。
以上の方法により、ゲート電極、絶縁層、電界放出陰極
が形成できる。この場合、けい素基板２１除去の前に、
けい素基板２１の表面に電界放出陰極を支える支持基板
を接合しておくことが望ましい。Next, a field emission cathode material 26 is formed on the surface of the silicon substrate 21 by a sputtering method or a vacuum deposition method,
Also in the conical recess 25 on the surface of the silicon substrate 21, FIG.
It is filled as shown in (f) (9th step). After that, the silicon substrate 21 is removed by wet etching using potassium hydroxide or reactive ion etching using tetrafluoromethane as shown in FIG. 3 (g) to expose the emitter cone 27 (tenth). Process).
The gate electrode, the insulating layer, and the field emission cathode can be formed by the above method. In this case, before removing the silicon substrate 21,
It is desirable to bond a support substrate supporting the field emission cathode to the surface of the silicon substrate 21.
【００３５】実施例３．図４はこの請求項３の発明の一
実施例を示す断面図であり、図において、３１はけい素
基板、３２は基板エッチング用のエッチングマスク、３
３はゲート電極材料、３４は絶縁膜、３５は絶縁膜３４
中に設けられたスルーホール、３６はけい素基板３１の
表面に設けられた錐状の凹み、３７は電界放出陰極材料
（エミッタコーン材料）、３８はエミッタコーン材料３
７が充填されたスルーホール、３９はエミッタコーン材
料３７がパターニングされたパターン、４０は形成され
たエミッタコーンとしての電界放出陰極である。Example 3. FIG. 4 is a sectional view showing an embodiment of the invention of claim 3, in which 31 is a silicon substrate, 32 is an etching mask for etching the substrate, and 3 is an etching mask.
3 is a gate electrode material, 34 is an insulating film, 35 is an insulating film 34
Through holes provided therein, 36 is a conical recess provided on the surface of the silicon substrate 31, 37 is a field emission cathode material (emitter cone material), 38 is an emitter cone material 3
7 is a through hole filled with 39, 39 is a pattern in which the emitter cone material 37 is patterned, and 40 is a field emission cathode as the formed emitter cone.
【００３６】まず、けい素基板（０．５ｍｍ厚程度、結
晶方位１００）３１上にエッチングマスク３２としてク
ロムを２０００Åの厚さにスパッタ形成する。その上に
フォトレジストを塗布した後、写真製版を施し、１．５
μｍ角のエッチングマスク３２を残してイオンビームエ
ッチングを行い、図４（ａ）に示すように、カソードコ
ーンが形成される部分のみエッチングマスク３２を形成
する。First, as an etching mask 32, chromium is sputtered to a thickness of 2000 Å on a silicon substrate (about 0.5 mm thick, crystal orientation 100). After applying a photoresist on it, photoengraving is performed, and then 1.5
Ion beam etching is performed while leaving the etching mask 32 of square μm, and as shown in FIG. 4A, the etching mask 32 is formed only in the portion where the cathode cone is formed.
【００３７】次に、このけい素基板３１をリアクティブ
ドライエッチング装置中に載置し、４フッ化メタン（Ｃ
Ｆ4 ）と酸素（Ｏ2 ）の混合ガスの高周波プラズマを用
いて、図４（ｂ）に示すように、２μｍの深さに異方性
エッチングを施す（第１１工程）。さらに、スパッタ法
あるいは真空蒸着法により、モリブデン，タングステ
ン，金などのゲート電極材料３３を５０００Åの厚さに
形成し、図４（ｃ）に示すように、その上に酸化けい素
絶縁膜３４をスパッタ法等で１．５μｍの厚さに形成す
る（第１２工程）。次に、けい素基板３１の表面に錐状
の凹みを形成する部分に付いているエッチングマスク３
２，ゲート電極材料３３，絶縁膜３４を除去し、図４
（ｄ）に示すように、けい素基板３１の表面を露出させ
る（第１３工程）。Next, this silicon substrate 31 is placed in a reactive dry etching apparatus, and tetrafluoromethane (C
Using high frequency plasma of a mixed gas of F 4 ) and oxygen (O 2 ), anisotropic etching is performed to a depth of 2 μm as shown in FIG. 4B (11th step). Further, a gate electrode material 33 such as molybdenum, tungsten, or gold is formed to a thickness of 5000 Å by a sputtering method or a vacuum evaporation method, and a silicon oxide insulating film 34 is formed thereon as shown in FIG. 4C. It is formed to have a thickness of 1.5 μm by a sputtering method or the like (a twelfth step). Next, the etching mask 3 attached to the portion where the conical depression is formed on the surface of the silicon substrate 31.
2, the gate electrode material 33 and the insulating film 34 are removed, and FIG.
As shown in (d), the surface of the silicon substrate 31 is exposed (13th step).
【００３８】そのあと、写真製版を施し、フッ化水素
酸，フッ化アンモニウムの水溶液によるウエットエッチ
ングあるいは４フッ化メタンによるリアクティブイオン
エッチングにより、図４（ｅ）に示すように、絶縁膜３
４中にスルーホール３５を形成する（第１４工程）。次
に、実施例１の要領でシリコンが露出している部分に、
図４（ｆ）に示すような錐状の凹み３６を形成させる。
この時、けい素基板３１裏面のエッチングを避けるた
め、基板裏面をマスク材で覆っておくのが望ましい。After that, photolithography is performed, and wet etching is performed using an aqueous solution of hydrofluoric acid or ammonium fluoride or reactive ion etching is performed using tetrafluoromethane, as shown in FIG.
Through holes 35 are formed in the wiring 4 (14th step). Next, in the portion where the silicon is exposed as in Example 1,
A conical recess 36 as shown in FIG. 4F is formed.
At this time, in order to avoid etching of the back surface of the silicon substrate 31, it is desirable to cover the back surface of the substrate with a mask material.
【００３９】次に、けい素基板３１の表面にエミッタコ
ーン材料としての電界放出陰極材料３７をスパッタ法あ
るいは真空蒸着法等で、図４（ｇ）に示すように形成
し、けい素基板３１の表面の錐状の凹み３６や絶縁膜３
４中のスルーホール３５中にも充填させる（第１５工
程）。そのあと電界放出陰極材料３７表面に写真製版を
施す。この時、絶縁膜に設けたスルーホール３５内の上
の電界放出陰極材料３７が除去できるようなパターン３
９で写真製版を行う（第１６工程）。Next, a field emission cathode material 37 as an emitter cone material is formed on the surface of the silicon substrate 31 by a sputtering method or a vacuum deposition method as shown in FIG. Surface conical depression 36 and insulating film 3
The through holes 35 in 4 are also filled (15th step). After that, the surface of the field emission cathode material 37 is subjected to photoengraving. At this time, the pattern 3 capable of removing the field emission cathode material 37 on the inside of the through hole 35 provided in the insulating film
Photoengraving is performed in 9 (16th step).
【００４０】さらに、イオンビームエッチングにより電
界放出陰極材料３７をエッチングし、充填されたスルー
ホール３８の表面を露出させる。続いて、けい素基板３
１を水酸化カリウムによるウエットエッチングあるいは
４フッ化メタンを用いたリアクティブイオンエッチング
にて除去し、エミッタコーンである電界放出陰極４０を
図４（ｉ）に示すように露出させる（第１７工程）。Further, the field emission cathode material 37 is etched by ion beam etching to expose the surface of the filled through hole 38. Then, the silicon substrate 3
1 is removed by wet etching using potassium hydroxide or reactive ion etching using tetrafluoromethane to expose the field emission cathode 40, which is an emitter cone, as shown in FIG. 4 (i) (step 17). ..
【００４１】なお、図４（ｈ）で電界放出陰極材料３７
をエッチングする場合、モリブデンのように、４フッ化
メタンガスのプラズマを用いることにより、リアクティ
ブエッチングが可能な材料であれば、必ずしもイオンビ
ームエッチングを用いる必要はない。以上の方法によ
り、ゲート電極、絶縁層、電界放出陰極が形成できる。
この場合、けい素基板３１の除去の前に、そのけい素基
板３１の表面に電界放出陰極を支える支持基板を接合し
ておくことが望ましい。The field emission cathode material 37 shown in FIG.
When etching is carried out, it is not always necessary to use ion beam etching as long as it is a material capable of reactive etching by using plasma of tetrafluoromethane gas like molybdenum. The gate electrode, the insulating layer, and the field emission cathode can be formed by the above method.
In this case, before removing the silicon substrate 31, it is desirable to join a support substrate supporting the field emission cathode to the surface of the silicon substrate 31.
【００４２】さらに、この実施例では、電界放出陰極材
料３７はもとより、ゲート電極もスルーホールに充填さ
れた電極材料により、形成した電界放出陰極４０の裏面
に露出させることが可能である。そのため、けい素基板
３１の側面から接続用の電極を取る必要がなくなり、け
い素基板３１同志をタイリングしたときに、けい素基板
３１間の接合部分の隙間をより狭くすることができる。Further, in this embodiment, not only the field emission cathode material 37 but also the gate electrode can be exposed on the back surface of the formed field emission cathode 40 by the electrode material with which the through hole is filled. Therefore, it is not necessary to take an electrode for connection from the side surface of the silicon substrate 31, and when the silicon substrates 31 are tiled, the gap between the bonded portions between the silicon substrates 31 can be made narrower.
【００４３】実施例４．図５はこの請求項４の発明の一
実施例を示す断面図であり、図において、４１はけい素
基板、４２は基板エッチング用のエッチングマスク、４
３はゲート電極材料、４４はゲート電極をパターニング
したパターン、４５は絶縁膜、４６は絶縁膜４５に設け
られたスルーホール、４７は基板４１の表面に設けられ
た錐状の凹み、４８はエミッタコーン材料としての電界
放出陰極材料，４９は電界放出陰極材料４８が充填され
たスルーホール、５０は電界放出陰極材料がパターニン
グされた部分、５１は形成されたエミッタコーンとして
の電界放出陰極である。Example 4. 5 is a sectional view showing an embodiment of the invention of claim 4, in which 41 is a silicon substrate, 42 is an etching mask for etching the substrate, and 4 is an etching mask.
3 is a gate electrode material, 44 is a pattern obtained by patterning the gate electrode, 45 is an insulating film, 46 is a through hole provided in the insulating film 45, 47 is a conical recess provided on the surface of the substrate 41, and 48 is an emitter. A field emission cathode material as a cone material, 49 is a through hole filled with the field emission cathode material 48, 50 is a portion where the field emission cathode material is patterned, and 51 is a field emission cathode as an formed emitter cone.
【００４４】次に、電界放出陰極の形成方法について説
明する。まず、けい素基板（０．５ｍｍ厚程度、結晶方
位１００）４１上にエッチングマスク４２としてクロム
を２０００Åの厚さにスパッタ形成する。その上にフォ
トレジストを塗布した後写真製版を施し、１．５μｍ角
のエッチングマスク４２を残してイオンビームエッチン
グを行い、図５（ａ）に示すように、カソードコーンが
形成される部分のみエッチングマスク４２を形成する。Next, a method for forming the field emission cathode will be described. First, as an etching mask 42, chromium is sputtered to a thickness of 2000 Å on a silicon substrate (about 0.5 mm thick, crystal orientation 100). After applying a photoresist thereon, photoengraving is performed, and ion beam etching is performed while leaving a 1.5 μm square etching mask 42, and as shown in FIG. 5A, only a portion where a cathode cone is formed is etched. The mask 42 is formed.
【００４５】次に、このけい素基板４１をリアクティブ
ドライエッチング装置中に設置し、上記と同様の４フッ
化メタンと酸素の混合ガスの高周波プラズマを用いて、
図５（ｂ）に示すように２μｍの深さに異方性エッチン
グを施す（第１８工程）。さらに、スパッタ法あるいは
真空蒸着法により、上記のようなゲート電極材料４３
を、図５（ｃ）に示すように５０００Åの厚さに形成す
る（第１９工程）。ここでゲート電極材料４３の表面に
写真製版を施す。この時、パターンとしては電界放出陰
極を駆動させるのに都合の良い任意のパターンを製版す
る。たとえば、電界放出陰極を用いたフラットディスプ
レイならばＸ−Ｙマトリクスで画像信号を受けるため、
ゲート電極はＸ方向あるいはＹ方向のストライプ状パタ
ーンが望ましい。そして、イオンビームエッチングなど
でゲート電極材料４３をエッチングマスク（図示しな
い）を用いてエッチングし、図５（ｄ）に示すようにパ
ターン４４を形成する（第２０工程）。Next, the silicon substrate 41 is set in a reactive dry etching apparatus, and the same high frequency plasma of a mixed gas of tetrafluoromethane and oxygen as described above is used,
As shown in FIG. 5B, anisotropic etching is performed to a depth of 2 μm (step 18). Further, the gate electrode material 43 as described above is formed by the sputtering method or the vacuum deposition method.
Is formed to a thickness of 5000Å as shown in FIG. 5C (19th step). Here, the surface of the gate electrode material 43 is photoengraved. At this time, as a pattern, an arbitrary pattern convenient for driving the field emission cathode is prepared. For example, since a flat display using a field emission cathode receives an image signal in an XY matrix,
The gate electrode is preferably a stripe pattern in the X direction or the Y direction. Then, the gate electrode material 43 is etched by ion beam etching or the like using an etching mask (not shown) to form a pattern 44 as shown in FIG. 5D (step 20).
【００４６】次に、パターン４４をエッチング形成した
ときに用いたエッチングマスク（図示しない）を除去
し、ゲート電極材料４３の表面を露出させた後、その上
に酸化けい素の絶縁膜４５をスパッタ法で、図５（ｅ）
に示すように１．５μｍの厚さに形成する（第２１工
程）。次に、けい素基板４１の表面に錐状の凹みを形成
する部分、すなわち、図５（ｂ）で示すところのエッチ
ングマスク４２でマスクされたけい素基板４１の出っ張
った部分の上に付いているエッチングマスク４２，ゲー
ト電極材料４３，絶縁膜４５を除去し、けい素基板４１
の表面を図５（ｆ）に示すように露出させる（第２２工
程）。そのあと、写真製版を施し、フッ化水素酸、フッ
化アンモニウムの水溶液によるウエットエッチングある
いは４フッ化メタンによるリアクティブイオンエッチン
グにより、絶縁膜４５中に図５（ｇ）に示すようなスル
ーホール４６を形成する。次に、実施例１の要領でシリ
コンが露出している部分に図５（ｈ）に示すような錐状
の凹み４７を形成させる（第２３工程）。この時、けい
素基板４１の裏面のエッチングを避けるため、基板４１
の裏面をマスク材で覆っておくのが望ましい。Next, the etching mask (not shown) used when the pattern 44 is formed by etching is removed to expose the surface of the gate electrode material 43, and then an insulating film 45 of silicon oxide is sputtered thereon. Method, Fig. 5 (e)
As shown in FIG. 5, it is formed to a thickness of 1.5 μm (step 21). Next, on the portion where the conical depression is formed on the surface of the silicon substrate 41, that is, on the protruding portion of the silicon substrate 41 masked by the etching mask 42 shown in FIG. The etching mask 42, the gate electrode material 43, and the insulating film 45 that are present are removed to remove the silicon substrate 41.
The surface of is exposed as shown in FIG. 5 (f) (step 22). After that, photolithography is performed, and wet etching with an aqueous solution of hydrofluoric acid or ammonium fluoride or reactive ion etching with tetrafluoromethane is performed to form through holes 46 in the insulating film 45 as shown in FIG. To form. Next, a pyramidal recess 47 as shown in FIG. 5H is formed in the exposed silicon portion as in Example 1 (23rd step). At this time, in order to avoid etching of the back surface of the silicon substrate 41, the substrate 41
It is desirable to cover the back surface of the with a mask material.
【００４７】次に、けい素基板４１の表面に電界放出陰
極材料４８をスパッタ法あるいは真空蒸着法等で形成
し、基板４１の表面の錐状の凹み４７や絶縁膜４５中の
スルーホール４６中にも、図５（ｉ）に示すように充填
させる（第２４工程）。そのあと、電界放出陰極材料４
８の表面に写真製版を施す。この時、絶縁膜に設けたス
ルーホール４６の上の電界放出陰極材料が除去できるよ
うなパターン５０で写真製版を行う。なお、この時、た
とえば、電界放出陰極を用いたフラットパネルディスプ
レイならば、先の図５（ｄ）で示したゲート電極のパタ
ーン４４に対して直角方向にパターニングを行いパター
ン４５Ａを形成してＸ−Ｙマトリクスを得るようにす
る。Next, a field emission cathode material 48 is formed on the surface of the silicon substrate 41 by a sputtering method or a vacuum deposition method, and the conical recess 47 on the surface of the substrate 41 or the through hole 46 in the insulating film 45. Also, it is filled as shown in FIG. 5 (i) (24th step). After that, the field emission cathode material 4
The surface of 8 is photoengraved. At this time, photolithography is performed with a pattern 50 that allows the field emission cathode material on the through hole 46 provided in the insulating film to be removed. At this time, for example, in the case of a flat panel display using a field emission cathode, patterning is performed in a direction perpendicular to the gate electrode pattern 44 shown in FIG. -Get the Y matrix.
【００４８】次に、イオンビームエッチングにより電界
放出陰極材料４８をエッチングし、絶縁膜４５の表面な
らびに電界放出陰極材料４８が充填された絶縁膜４５中
のスルーホール４９表面を、図５（ｊ）に示すように露
出させる（第２５工程）。そのあと、基板４１を水酸化
カリウムによるウエットエッチングあるいは４フッ化メ
タンを用いたリアクティブイオンエッチングにて除去
し、エミッタコーンとしての電界放出陰極５１を、図５
（ｈ）に示すように露出させる（第２６工程）。以上の
方法により、パターニングされたゲート電極、絶縁層、
パターニングされた電界放出陰極が形成できる。この場
合、けい素基板４１の除去の前にけい素基板４１の表面
に電界放出陰極５１を支える支持基板を接合しておくこ
とが望ましい。Next, the field emission cathode material 48 is etched by ion beam etching to expose the surface of the insulating film 45 and the surface of the through hole 49 in the insulating film 45 filled with the field emission cathode material 48, as shown in FIG. And exposed as shown in (25th step). After that, the substrate 41 is removed by wet etching using potassium hydroxide or reactive ion etching using tetrafluoromethane, and the field emission cathode 51 as an emitter cone is formed as shown in FIG.
It is exposed as shown in (h) (step 26). By the above method, the patterned gate electrode, the insulating layer,
A patterned field emission cathode can be formed. In this case, it is desirable to bond a support substrate supporting the field emission cathode 51 to the surface of the silicon substrate 41 before removing the silicon substrate 41.
【００４９】さらに、この実施例では、電界放出陰極材
料４８はもとより、ゲート電極もスルーホール４６に充
填された電極材料により、形成した電界放出陰極５１の
裏面に露出させることが可能である。そのため、けい素
基板４１の側面から接続用の電極を取る必要がなくな
り、けい素基板４１同志をタイリングしたときに、けい
素基板４１間の接合部分の隙間をより狭くすることもで
きる。Further, in this embodiment, not only the field emission cathode material 48 but also the gate electrode can be exposed on the back surface of the formed field emission cathode 51 by the electrode material with which the through hole 46 is filled. Therefore, it is not necessary to take a connecting electrode from the side surface of the silicon substrate 41, and when the silicon substrates 41 are tiled, the gap between the silicon substrate 41 and the bonding portion can be narrowed.
【００５０】[0050]
【発明の効果】以上のように、この請求項１の発明によ
れば、けい素基板上に形成したエッチングマスク上にフ
ォトレジストを塗布した後、写真製版を施し、上記けい
素基板の一部を残して他をレジストで覆い、次に、上記
一部にあるエッチングマスクを溶解除去した後、水酸化
カリウム水溶液による異方性エッチングによって角錐状
の凹みを上記けい素基板表面に形成し、上記フォトレジ
ストおよびエッチングマスクを除去した上記けい素基板
の表面に、上記凹みにも充填されるように電界放出陰極
材料を形成し、最後に、けい素基板をエッチングにより
除去して、上記電界放出陰極材料上に角錐状の電界放出
陰極を露出させるようにしたので、凹みを含むけい素基
板の上面に、金属の電界放出陰極材料を形成すること
で、その基板をエッチングにより除去することによっ
て、電界放出陰極材料上に錐状の電流密度が高い電界放
出陰極を傷付きなく形成でき、また、その電界放出陰極
の形状制御を容易に行えるものが得られる効果がある。As described above, according to the first aspect of the present invention, a photoresist is applied on the etching mask formed on the silicon substrate, and then photolithography is performed to form a part of the silicon substrate. Then, the other part is covered with a resist, and then the etching mask in the above part is dissolved and removed, and then pyramidal depressions are formed on the silicon substrate surface by anisotropic etching with an aqueous solution of potassium hydroxide. A field emission cathode material is formed on the surface of the silicon substrate from which the photoresist and the etching mask have been removed so that the recesses are filled, and finally, the silicon substrate is removed by etching to form the field emission cathode. Since the pyramid-shaped field emission cathode is exposed on the material, the metal field emission cathode material is formed on the upper surface of the silicon substrate including the depressions to etch the substrate. By removing the field-emission cathode material with a conical shape, it is possible to form a cone-shaped field-emission cathode having a high current density on the field-emission cathode material without scratching, and it is possible to easily control the shape of the field-emission cathode. ..
【００５１】また、この請求項２の発明によれば、けい
素基板上に形成したエッチングマスク上にフォトレジス
トを塗布した後、写真製版を施し、一部のエッチングマ
スクを残して他をエッチングし、さらに上記けい素基板
にリアクティブドライエッチングにより一定の深さの異
方性エッチングを施し、その上にゲート電極材料および
絶縁膜を所定の厚さに形成した後、上記一部におけるエ
ッチングマスク，ゲート電極材料および絶縁膜を除去し
て上記けい素基板の表面を露出させ、この露出部に水酸
化カリウム水溶液による異方性エッチングによって錐状
の凹みを形成し、この凹みにも充填されるように、上記
けい素基板および絶縁膜の表面に電界放出陰極材料を形
成し、最後に、けい素基板をエッチングにより除去する
ようにしたので、金属の電界放出陰極を形成する過程
で、最終工程で除去されるけい素基板に対しゲート電極
のパターンニングを可能にできる、従って、電界放出陰
極の形成後における損傷を未然に防止できるものが得ら
れる効果がある。According to the second aspect of the present invention, after the photoresist is applied on the etching mask formed on the silicon substrate, photoengraving is performed, and some etching masks are left and the others are etched. Further, anisotropic dry etching of a certain depth is performed on the silicon substrate by reactive dry etching, and a gate electrode material and an insulating film are formed to have a predetermined thickness on the silicon substrate. The gate electrode material and the insulating film are removed to expose the surface of the silicon substrate, and a cone-shaped recess is formed in this exposed portion by anisotropic etching with an aqueous solution of potassium hydroxide, so that the recess is also filled. In addition, since the field emission cathode material is formed on the surfaces of the silicon substrate and the insulating film, and finally the silicon substrate is removed by etching, In the process of forming a field emission cathode, the gate electrode can be patterned on the silicon substrate to be removed in the final step, and therefore, it is possible to prevent damage after the formation of the field emission cathode. It is effective.
【００５２】さらに、この請求項３の発明によれば、絶
縁膜にエッチングによりスルーホール形成するととも
に、けい素基板の露出部に水酸化カリウム水溶液による
異方性エッチングにより錐状の凹みを形成し、この凹み
および上記スルーホールにも充填されるように、上記け
い素基板および絶縁膜上に電界放出陰極材料を形成し、
上記スルーホール上の電界放出陰極材料が除去されるよ
うなパターニングを行い、最後に、けい素基板をエッチ
ングにより除去するようにしたので、電界放出陰極材料
が充填されて、ゲート電極を背面から取り出し可能にす
る端子を形成可能にし、タイリングした際に接合部間隙
を狭小に抑えられるものが安価に得られる効果がある。Further, according to the invention of claim 3, through holes are formed in the insulating film by etching, and conical recesses are formed in the exposed portion of the silicon substrate by anisotropic etching using an aqueous solution of potassium hydroxide. , Forming a field emission cathode material on the silicon substrate and the insulating film so that the recess and the through hole are also filled,
Patterning was performed so that the field emission cathode material on the through hole was removed, and finally, the silicon substrate was removed by etching, so that the field emission cathode material was filled and the gate electrode was taken out from the back surface. What makes it possible to form a terminal that makes it possible, and has a small joint gap when tiling is obtained at low cost.
【００５３】さらにまた、この請求項４の発明によれ
ば、けい素基板上に形成したエッチングマスク上にフォ
トレジストを塗布した後、写真製版を施し、一部のエッ
チングマスクを残して他をエッチングし、さらに上記け
い素基板をリアクティブドライエッチングにより一定の
深さに異方性エッチングを施し、その上にゲート電極材
料および絶縁膜を所定の厚さに形成した後、上記一部に
おけるエッチングマスク，ゲート電極材料を所定の厚さ
に形成した後、このゲート電極材料の表面の一部に任意
のパターンを写真製版によって形成し、次に、エッチン
グマスクを除去してゲート電極材料の表面を露出させた
後、これの上に絶縁膜を所定の厚さに形成し、上記一部
におけるエッチングマスク，ゲート電極材料および絶縁
膜を除去して、けい素基板の表面を露出させ、上記一部
以外の絶縁膜にエッチングによりスルーホールを形成す
るとともに、上記けい素基板の上記露出部に、水酸化カ
リウム水溶液による異方性エッチングにより錐状の凹み
を形成し、この凹み、上記スルーホールおよび上記パタ
ーンにも充填されるように、上記けい素基板および絶縁
膜上に電界放出陰極材料を形成し、上記スルーホール上
の電界放出陰極材料が除去されるようなパターンニング
を行い、最後にけい素基板をエッチングにより除去する
ようにしたので、電界放出陰極の形成過程で、上下２段
のゲート電極をＸ−Ｙマトリックスとしてパターン化で
き、これを容易にフラットパネルブラウン管に簡単かつ
安価に適用できるものが得られる効果がある。Further, according to the invention of claim 4, after applying the photoresist on the etching mask formed on the silicon substrate, photolithography is carried out, and a part of the etching mask is left and the others are etched. Then, the silicon substrate is anisotropically etched to a certain depth by reactive dry etching, and a gate electrode material and an insulating film are formed on the silicon substrate to a predetermined thickness. , After forming the gate electrode material to a predetermined thickness, an arbitrary pattern is formed on a part of the surface of the gate electrode material by photolithography, and then the etching mask is removed to expose the surface of the gate electrode material. After that, an insulating film having a predetermined thickness is formed thereon, and the etching mask, the gate electrode material and the insulating film in the above part are removed, The surface of the substrate is exposed, through holes are formed in the insulating film other than the above part by etching, and conical recesses are formed in the exposed part of the silicon substrate by anisotropic etching with an aqueous potassium hydroxide solution. Then, a field emission cathode material is formed on the silicon substrate and the insulating film so that the recess, the through hole, and the pattern are filled, and the field emission cathode material on the through hole is removed. Since the silicon substrate is removed by etching at the end, it is possible to pattern the upper and lower gate electrodes as an XY matrix in the process of forming the field emission cathode, which can be easily flattened. There is an effect that a panel CRT that can be easily and inexpensively applied can be obtained.
【図１】この請求項１の発明の一実施例による電界放出
陰極の作製方法を示す作製工程図である。FIG. 1 is a manufacturing process diagram showing a method for manufacturing a field emission cathode according to an embodiment of the invention of claim 1;
【図２】図１におけるアルカリウエットエッチングによ
り現われる結晶面の方向を示す説明図である。FIG. 2 is an explanatory view showing the directions of crystal planes that appear by alkaline wet etching in FIG.
【図３】この請求項２の発明の一実施例による電界放出
陰極の作製方法を示す作製工程図である。FIG. 3 is a manufacturing process diagram showing a method of manufacturing a field emission cathode according to an embodiment of the invention of claim 2;
【図４】この請求項３の発明の一実施例による電界放出
陰極の作製方法を示す作製工程図である。FIG. 4 is a manufacturing process diagram showing a method for manufacturing a field emission cathode according to an embodiment of the invention of claim 3;
【図５】この請求項４の発明の一実施例による電界放出
陰極の作製方法を示す作製工程図である。FIG. 5 is a manufacturing process diagram showing a method of manufacturing a field emission cathode according to an embodiment of the invention of claim 4;
【図６】従来の電界放出陰極を示す断面図である。FIG. 6 is a cross-sectional view showing a conventional field emission cathode.
【図７】従来の蒸着型の電界放出陰極の作製方法を示す
作製工程図である。FIG. 7 is a manufacturing process diagram showing a method of manufacturing a conventional vapor deposition type field emission cathode.
【図８】従来のエッチング型の電界放出陰極の作製方法
を示す作製工程図である。FIG. 8 is a manufacturing process diagram showing a method of manufacturing a conventional etching type field emission cathode.
１１，２１，３１，４１ けい素基板 １２，２２，３２，４２ エッチングマスク １３ フォトレジスト １４，２５，３６，４７ 凹み １６，２６，３７，４８ 電界放出陰極材料 １７，２７，４０，５１ 電界放出陰極 ２３，３３，４３ ゲート電極材料 ２４，３４，４５ 絶縁膜 ３５，３８，４６ スルーホール ３９，４４，４５Ａ，５０ パターン 11, 21, 31, 41 Silicon substrate 12, 22, 32, 42 Etching mask 13 Photoresist 14, 25, 36, 47 Recess 16, 26, 37, 48 Field emission cathode material 17, 27, 40, 51 Field emission Cathode 23, 33, 43 Gate electrode material 24, 34, 45 Insulating film 35, 38, 46 Through hole 39, 44, 45A, 50 pattern
Claims (4)
ク上にフォトレジストを塗布した後、写真製版を施し、
上記けい素基板の一部を残して他を上記フォトレジスト
で覆う第１工程と、次に、上記一部にあるエッチングマ
スクを溶解除去した後、水酸化カリウム水溶液による異
方性エッチングによって角錐状の凹みを上記けい素基板
表面に形成する第２工程と、さらに上記フォトレジスト
およびエッチングマスクを除去した上記けい素基板の表
面に、上記凹みにも充填されるように電界放出陰極材料
を形成する第３工程と、最後に、けい素基板をエッチン
グにより除去して、上記電界放出陰極材料上に角錐状の
電界放出陰極を露出させる第４工程とを実施する電界放
出陰極の作製方法。1. A photoresist is applied on an etching mask formed on a silicon substrate, and photoengraving is then performed.
The first step of leaving a part of the silicon substrate and the other part covered with the photoresist, and then, after the etching mask in the part is dissolved and removed, it is formed into a pyramid shape by anisotropic etching with an aqueous solution of potassium hydroxide. Second step of forming the depressions on the surface of the silicon substrate, and forming a field emission cathode material on the surface of the silicon substrate from which the photoresist and the etching mask have been removed so that the depressions are also filled. A method for producing a field emission cathode, which comprises performing a third step and finally, a fourth step of removing the silicon substrate by etching to expose the pyramidal field emission cathode on the field emission cathode material.
ク上にフォトレジストを塗布した後、写真製版を施し、
一部のエッチングマスクを残して他をエッチングする第
５工程と、さらに上記けい素基板にリアクティブドライ
エッチングにより一定の深さの異方性エッチングを施す
第６工程と、またその上にゲート電極材料および絶縁膜
を所定の厚さに形成した後、上記一部におけるエッチン
グマスク，ゲート電極材料および絶縁膜を除去して上記
けい素基板の表面を露出させる第７工程と、この露出部
に水酸化カリウム水溶液による異方性エッチングによっ
て錐状の凹みを形成する第８工程と、この凹みにも充填
されるように、上記けい素基板および絶縁膜の表面に電
界放出陰極材料を形成する第９工程と、最後に、けい素
基板をエッチングにより除去して、上記電界放出陰極材
料上に錐状の電界放出陰極を露出させる第１０工程とを
実施する電界放出陰極の作製方法。2. After applying a photoresist on an etching mask formed on a silicon substrate, photoengraving is performed,
A fifth step of etching the other while leaving a part of the etching mask, a sixth step of performing anisotropic dry etching of a certain depth on the silicon substrate by reactive dry etching, and a gate electrode on the sixth step. After forming the material and the insulating film to a predetermined thickness, the seventh step of exposing the surface of the silicon substrate by removing the etching mask, the gate electrode material and the insulating film in the above part, and water in the exposed part. Eighth step of forming a conical depression by anisotropic etching with an aqueous solution of potassium oxide, and ninth step of forming a field emission cathode material on the surfaces of the silicon substrate and the insulating film so as to fill the depression as well. A field emission method, which comprises a step and, finally, a tenth step of removing the silicon substrate by etching to expose a pyramidal field emission cathode on the field emission cathode material. A method for manufacturing a pole.
ク上にフォトレジストを塗布した後、写真製版を施し、
一部のエッチングマスクを残して他をエッチングする第
１１工程と、さらに上記けい素基板をリアクティブドラ
イエッチングにより一定の深さに異方性エッチングを施
し、その上にゲート電極材料および絶縁膜を所定の厚さ
に形成する第１２工程と、また上記一部におけるエッチ
ングマスク，ゲート電極材料および絶縁膜を除去して上
記けい素基板の表面を露出させる第１３工程と、さらに
上記絶縁膜にエッチングによりスルーホールを形成する
とともに、けい素基板の露出部に水酸化カリウム水溶液
による異方性エッチングにより錐状の凹みを形成する第
１４工程と、この凹みおよび上記スルーホールにも充填
されるように、上記けい素基板および絶縁膜上に電界放
出陰極材料を形成する第１５工程と、上記スルーホール
上の電界放出陰極材料が除去されるようなパターニング
を行う第１６工程と、最後に、けい素基板をエッチング
により除去して、上記電界放出陰極材料上に錐状の電界
放出陰極を露出させる第１７工程とを実施する電界放出
陰極の作製方法。3. A photoresist is applied on an etching mask formed on a silicon substrate, and then photolithography is performed,
Eleventh step of etching the others while leaving a part of the etching mask, and further anisotropically etching the silicon substrate to a certain depth by reactive dry etching, and then forming a gate electrode material and an insulating film thereon. A twelfth step of forming a predetermined thickness, a thirteenth step of removing the etching mask, the gate electrode material and the insulating film in the part to expose the surface of the silicon substrate, and further etching the insulating film. 14th step of forming a conical recess in the exposed portion of the silicon substrate by anisotropic etching with an aqueous solution of potassium hydroxide, so that the recess and the through hole are also filled. Fifteenth step of forming a field emission cathode material on the silicon substrate and the insulating film, and the field emission cathode on the through hole A 16th step of patterning so that the material is removed, and finally, a 17th step of removing the silicon substrate by etching to expose the conical field emission cathode on the field emission cathode material. Method for manufacturing field emission cathode.
ク上にフォトレジストを塗布した後、写真製版を施し、
一部のエッチングマスクを残して他をエッチングする第
１８工程と、さらに上記けい素基板をリアクティブドラ
イエッチングにより一定の深さに異方性エッチングを施
し、その上にゲート電極材料を所定の厚さに形成する第
１９工程と、このゲート電極材料の表面の一部に任意の
パターンを写真製版によって形成する第２０工程と、次
に、エッチングマスクを除去してゲート電極材料の表面
を露出させた後、これの上に絶縁膜を所定の厚さに形成
する第２１工程と、さらに上記一部におけるエッチング
マスク，ゲート電極材料および絶縁膜を除去して、けい
素基板の表面を露出させる第２２工程と、上記一部以外
の絶縁膜にエッチングによりスルーホールを形成すると
ともに、上記けい素基板の上記露出部に、水酸化カリウ
ム水溶液による異方性エッチングにより錐状の凹みを形
成する第２３工程と、この凹み、上記スルーホールにも
充填されるように、上記けい素基板および絶縁膜上に電
界放出陰極材料を形成する第２４工程と、上記スルーホ
ール上の電界放出陰極材料が除去されるようなパターン
ニングを行う第２５工程と、最後に、けい素基板をエッ
チングにより除去して、上記電界放出陰極材料上に錐状
の電界放出陰極を露出させる第２６工程とを実施する電
界放出陰極の作製方法。4. A photoresist is applied on an etching mask formed on a silicon substrate, and photoengraving is then performed.
An eighteenth step of etching the other part while leaving a part of the etching mask, and further anisotropically etching the silicon substrate to a certain depth by reactive dry etching, and applying a gate electrode material to a predetermined thickness on the anisotropic etching. 19th step of forming the gate electrode material, and 20th step of forming an arbitrary pattern on the surface of the gate electrode material by photolithography, and then removing the etching mask to expose the surface of the gate electrode material. After that, a twenty-first step of forming an insulating film with a predetermined thickness thereon, and a step of further removing the etching mask, the gate electrode material and the insulating film in the above part to expose the surface of the silicon substrate 22 step, through holes are formed in the insulating film other than the above part by etching, and the exposed portion of the silicon substrate is exposed to an aqueous solution of potassium hydroxide. Twenty-third step of forming a conical recess by a resistive etching, and twenty-fourth step of forming a field emission cathode material on the silicon substrate and the insulating film so that the recess and the through hole are also filled, Twenty-fifth step of patterning such that the field emission cathode material on the through hole is removed, and finally, the silicon substrate is removed by etching to form a cone-shaped field emission cathode on the field emission cathode material. And a twenty-sixth step of exposing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5921992A JPH05225895A (en) | 1992-02-14 | 1992-02-14 | Manufacture of electric-field emission cathode electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5921992A JPH05225895A (en) | 1992-02-14 | 1992-02-14 | Manufacture of electric-field emission cathode electrode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05225895A true JPH05225895A (en) | 1993-09-03 |
Family
ID=13107053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5921992A Pending JPH05225895A (en) | 1992-02-14 | 1992-02-14 | Manufacture of electric-field emission cathode electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05225895A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708472A1 (en) | 1994-10-21 | 1996-04-24 | Yamaha Corporation | Manufacture of micro electron emitter |
| US5795208A (en) * | 1994-10-11 | 1998-08-18 | Yamaha Corporation | Manufacture of electron emitter by replica technique |
-
1992
- 1992-02-14 JP JP5921992A patent/JPH05225895A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795208A (en) * | 1994-10-11 | 1998-08-18 | Yamaha Corporation | Manufacture of electron emitter by replica technique |
| EP0708472A1 (en) | 1994-10-21 | 1996-04-24 | Yamaha Corporation | Manufacture of micro electron emitter |
| US5599749A (en) * | 1994-10-21 | 1997-02-04 | Yamaha Corporation | Manufacture of micro electron emitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226238B2 (en) | Field emission cold cathode and method of manufacturing the same | |
| US6136621A (en) | High aspect ratio gated emitter structure, and method of making | |
| JP3249288B2 (en) | Micro vacuum tube and method of manufacturing the same | |
| US5825126A (en) | Field emission display and fabricating method therefor | |
| JP2969081B2 (en) | Electron emitting device having horizontal field effect and method of manufacturing the same | |
| JPH06196086A (en) | Electric field emission negative electrode and its forming method | |
| JP3303908B2 (en) | Micro cold cathode and manufacturing method thereof | |
| JP3231528B2 (en) | Field emission cold cathode and method of manufacturing the same | |
| JPH05225895A (en) | Manufacture of electric-field emission cathode electrode | |
| JPH05205614A (en) | Method of fabricating electric field emitting cathode | |
| JP2852356B2 (en) | Field emitter surface modification method | |
| JPH0541152A (en) | Manufacture of electric field emission cathode | |
| JP2946706B2 (en) | Field emission device | |
| KR100569269B1 (en) | Method of manufacturing field emission display device | |
| KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
| JPH06111712A (en) | Field emission cathode and its manufacture | |
| JP3184890B2 (en) | Electron emitting device and method of manufacturing the same | |
| JP3625297B2 (en) | Micro vacuum tube and manufacturing method thereof | |
| JP3143679B2 (en) | Electron emitting device and method of manufacturing the same | |
| JP2987372B2 (en) | Electron-emitting device | |
| KR100292829B1 (en) | Method for fabrication a tripolar mo tip emission display | |
| KR100577780B1 (en) | Method of manufacturing field emission display device | |
| JPH05275001A (en) | Manufacture of micro element | |
| JPH06325691A (en) | Manufacture of fine vacuum element | |
| JPH1167057A (en) | Micro-cold cathode |