JPH0765706A - Cathode device and its manufacture - Google Patents

Cathode device and its manufacture

Info

Publication number
JPH0765706A
JPH0765706A JP11530994A JP11530994A JPH0765706A JP H0765706 A JPH0765706 A JP H0765706A JP 11530994 A JP11530994 A JP 11530994A JP 11530994 A JP11530994 A JP 11530994A JP H0765706 A JPH0765706 A JP H0765706A
Authority
JP
Japan
Prior art keywords
gate electrode
substrate
forming
emitter tip
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11530994A
Other languages
Japanese (ja)
Inventor
Osamu Toyoda
治 豊田
Keiichi Betsui
圭一 別井
Shinya Fukuda
晋也 福田
Tadashi Nakatani
忠司 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11530994A priority Critical patent/JPH0765706A/en
Publication of JPH0765706A publication Critical patent/JPH0765706A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To cause electric field emission with the lowest possible voltage, concerning a cathode device and its manufacture. CONSTITUTION:This is equipped with a substrate 1, at least one emitter tip 2, which has a conical head 2A, and a gate electrode layer 4, which has an opening 4A to expose the head of that emitter tip 2, and the diameter of that opening 4A of that gate electrode layer is smaller than the diameter of the junction with that substrate of that emitter tip 2. In the manufacture, this is so arranged that the gate electrode material of the gate electrode layer 4 is stuck to the diffusion film on the surface of the conical head of the emitter tip 2, and that the inside periphery wall of the opening of the gate electrode layer 4 extends nearly parallel with the conical head of the emitter tip by the removal of that diffusion film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は陰極装置、特には微小電
界放出冷陰極と呼ばれる陰極装置に関する。本発明はさ
らにエッチングを使用した陰極装置の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cathode device, and more particularly to a cathode device called a minute field emission cold cathode. The invention further relates to a method of manufacturing a cathode device using etching.

【0002】[0002]

【従来の技術】微小電界放出冷陰極は、例えば図28に
示されるように、基板1上に形成された1又は複数の円
錐状の先端部分を有するエミッタティップ2と、基板1
の上方に配置され、エミッタティップ2の先端部分を露
出させる開口部を有するゲート電極層4とからなる。絶
縁層3が基板1とゲート絶縁層4との間に設けられる。
エミッタティップ2の基端部2Bとゲート電極層4との
間に電圧を印加することにより、エミッタティップ2の
先端部分2Aとゲート電極層4の開口部4Aの内周壁4
Bとの間で強電界が生じ、エミッタティップの先端部分
から電子が放出される。
2. Description of the Related Art As shown in FIG. 28, for example, a micro field emission cold cathode comprises an emitter tip 2 having one or more conical tip portions formed on a substrate 1, and a substrate 1.
And a gate electrode layer 4 having an opening for exposing the tip portion of the emitter tip 2. The insulating layer 3 is provided between the substrate 1 and the gate insulating layer 4.
By applying a voltage between the base end portion 2B of the emitter tip 2 and the gate electrode layer 4, the tip end portion 2A of the emitter tip 2 and the inner peripheral wall 4 of the opening portion 4A of the gate electrode layer 4.
A strong electric field is generated between B and B, and electrons are emitted from the tip portion of the emitter tip.

【0003】微小電界放出冷陰極は、電子の放出源であ
り、表示装置やマイクロ真空管等として使用される。ま
た、微小電界放出冷陰極は、電子の移動度が大きいので
高速動作が可能であり、また、高温動作や放射損傷に対
する耐性が高いなどの特徴がある。従って、微小電界放
出冷陰極は、上記した用途ばかりでなく、マイクロ波素
子、超高速演算素子、宇宙や原子炉など放射環境で使用
する能動素子、高温環境で使用される能動素子などの分
野での用途が期待されている。
The minute field emission cold cathode is an electron emission source and is used as a display device, a micro vacuum tube, or the like. Further, the minute field emission cold cathode is characterized in that it can operate at high speed because of its high electron mobility, and has high resistance to high temperature operation and radiation damage. Therefore, the micro field emission cold cathode is not only used in the above-mentioned applications, but also in the fields of microwave devices, ultra-high speed operation devices, active devices used in the radiant environment such as space and nuclear reactors, active devices used in high temperature environments, etc. Is expected to be used.

【0004】このような陰極装置をエッチングを利用し
て形成することが知られている。例えば、図29におい
て、シリコン基板1を用い、該基板1上にエミッタティ
ップ2の直径に相当するマスク51を形成し(A)、エ
ッチングを行うと、基板1のマスク51で覆われていな
い部分の表面が削られ、基板のマスクの下方の部分が山
形に残り(B)、この山形の部分がエミッタティップ2
となる。それから、このマスク51を残したままで、基
板1に熱酸化処理を行うと、酸化物がエミッタティップ
の内部に拡散し、酸化膜52がエミッタティップ2の表
面に形成される(C)。この酸化膜52を除去すると鋭
い先端を有するエミッタティップ2ができる。
It is known to form such a cathode device using etching. For example, in FIG. 29, when the silicon substrate 1 is used and a mask 51 corresponding to the diameter of the emitter tip 2 is formed on the substrate 1 (A) and etching is performed, a portion of the substrate 1 not covered by the mask 51 is formed. The surface of the substrate is scraped, and the lower part of the mask on the substrate remains in a mountain shape (B). This mountain part is the emitter tip 2
Becomes Then, when the substrate 1 is subjected to thermal oxidation treatment with the mask 51 left, the oxide diffuses inside the emitter tip, and an oxide film 52 is formed on the surface of the emitter tip 2 (C). By removing the oxide film 52, the emitter tip 2 having a sharp tip is formed.

【0005】それから、マスク51を残したままで、基
板絶縁層3を形成していた。エミッタティップ2の上に
はマスク51があるので、絶縁層3は基板1のマスク5
1で覆われていない部分の上、及びマスク51の上に形
成される。それから、この絶縁層3の上に蒸着等により
ゲート電極層4が形成される。ゲート電極層4は、基板
1上の絶縁層3の上、及びマスク51の上の絶縁層51
の上に形成される。そこで、マスク51を除去すると、
マスク51の上の絶縁層3及びゲート電極層4が同時に
除去される。従って、こうして除去されたマスク51に
対応して、基板の上の絶縁層3及びゲート電極層4の開
口部ができ、図28に示されるように、エミッタティッ
プ2が露出する。
Then, the substrate insulating layer 3 was formed while leaving the mask 51. Since there is a mask 51 on the emitter tip 2, the insulating layer 3 is the mask 5 on the substrate 1.
It is formed on the portion not covered with 1 and on the mask 51. Then, the gate electrode layer 4 is formed on the insulating layer 3 by vapor deposition or the like. The gate electrode layer 4 is formed on the insulating layer 3 on the substrate 1 and on the mask 51.
Formed on. Therefore, if the mask 51 is removed,
The insulating layer 3 and the gate electrode layer 4 on the mask 51 are simultaneously removed. Therefore, openings are formed in the insulating layer 3 and the gate electrode layer 4 on the substrate corresponding to the mask 51 thus removed, and the emitter tip 2 is exposed as shown in FIG.

【0006】このようにして製造した陰極装置において
は、エミッタティップ2の基板1との接合部(底面部)
の大きさDはマスク51の大きさよりも小さい。そし
て、ゲート電極層4の開口部4Aの大きさdはマスク5
1の大きさに依存する。よって、(D<d)であった。
実際には、図30に示されるように絶縁層3を蒸着によ
り形成するときに、マスク51上の絶縁層3の輪郭形状
が上にいくほど広がっていく傾向があり、エミッタティ
ップの段部に襟状成長部分10ができることがある。そ
の後のゲート電極層4の形成においては、ゲート電極層
4の開口部4Aの大きさがマスク51よりもさらに大き
くなる。図31に示されるように、マスク51及びその
上の絶縁層3、並びに襟状成長部分10を除去すると、
エミッタティップとの大きさDはゲート電極層4の開口
部4Aの大きさdよりも小さい。また、マスクの大きさ
も、現在のフォトリソグラフィの技術により、例えば1
μm程度以下にできない。
In the cathode device manufactured as described above, the junction (bottom surface) of the emitter tip 2 with the substrate 1 is joined.
Is smaller than the size of the mask 51. The size d of the opening 4A of the gate electrode layer 4 is determined by the mask 5
Depends on the size of 1. Therefore, (D <d).
Actually, as shown in FIG. 30, when the insulating layer 3 is formed by vapor deposition, the contour shape of the insulating layer 3 on the mask 51 tends to widen upward, and the step shape of the emitter tip may be increased. There may be a collared growth portion 10. In the subsequent formation of the gate electrode layer 4, the size of the opening 4A of the gate electrode layer 4 becomes larger than that of the mask 51. As shown in FIG. 31, when the mask 51 and the insulating layer 3 thereon and the collar-shaped growth portion 10 are removed,
The size D with the emitter tip is smaller than the size d of the opening 4A of the gate electrode layer 4. In addition, the size of the mask is, for example, 1 according to the current photolithography technology.
It cannot be less than about μm.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、でき
るだけ低い電圧で電界放出を起こさせることのできる陰
極装置及びその製造方法を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a cathode device capable of causing field emission at a voltage as low as possible and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明による陰極装置
は、基板1と、該基板に形成され、円錐状の先端部分2
Aを有する少なくとも1つのエミッタティップ2と、該
基板の上方に形成され、該エミッタティップの先端部分
を露出させる開口部4Aを有するゲート電極層4とから
なり、該ゲート電極層の該開口部4Aの直径が該エミッ
タティップ2の該基板との接合部における直径よりも小
さいことを特徴とするものである。また、本発明はこの
ような陰極装置を備えた表示装置を提供するものであ
る。
A cathode device according to the present invention comprises a substrate 1 and a conical tip portion 2 formed on the substrate.
And at least one emitter tip 2 having A, and a gate electrode layer 4 having an opening 4A formed above the substrate and exposing a tip portion of the emitter tip, the opening 4A of the gate electrode layer. Is smaller than the diameter of the junction of the emitter tip 2 with the substrate. The present invention also provides a display device including such a cathode device.

【0009】また、上記陰極装置を製造するのに適した
陰極装置の製造方法は、円錐状の先端部分を有する少な
くとも1つのエミッタティップを基板に形成する工程
と、形成された該エミッタティップの表面に酸化膜を形
成する工程と、ゲート電極材料が少くとも該エミッタテ
ィップの円錐状の該先端部分の表面の酸化膜に付着せし
められ、かつ該エミッタティップの先端部分を露出させ
る開口部4Aを有するようにゲート電極層4を形成する
工程と、該エミッタティップの表面の酸化膜を除去する
酸化膜除去工程とを含み、該酸化膜の除去により、該ゲ
ート電極層の該開口部の内周壁が円錐状の該先端部分の
外側に該先端部分とほぼ平行に延びるように形成される
ことを特徴とする。
Further, a method of manufacturing a cathode device suitable for manufacturing the above-mentioned cathode device includes a step of forming at least one emitter tip having a conical tip portion on a substrate, and a surface of the formed emitter tip. A step of forming an oxide film on the surface of the emitter tip, and a gate electrode material is attached to the oxide film on the surface of the conical tip portion of the emitter tip at least, and has an opening 4A exposing the tip portion of the emitter tip. Thus, the step of forming the gate electrode layer 4 and the step of removing the oxide film on the surface of the emitter tip are performed. By removing the oxide film, the inner peripheral wall of the opening of the gate electrode layer is removed. It is characterized in that it is formed outside the conical tip portion so as to extend substantially parallel to the tip portion.

【0010】[0010]

【作用】本発明による陰極装置においては、ゲート電極
層の開口部の直径がエミッタティップの基板との接合部
における直径よりも小さくしたので、エミッタティップ
の先端部分がゲート電極層の開口部の内周壁により接近
し、従来よりもかなり低い電圧で電界放出を起こさせる
ことができるようになる。また、本発明による陰極装置
の製造方法においては、ゲート電極層の開口部の内周壁
がエミッタティップの円錐状の先端部分の外側に該先端
部分とほぼ平行に延びるほぼ切頭円錐状に形成され、よ
って、ゲート電極層の開口部の直径がエミッタティップ
の基端部の直径よりも小さくなるようにすることができ
る。このため、かなり低い電圧で電界放出を起こさせる
ことができる陰極装置を得ることができる。
In the cathode device according to the present invention, since the diameter of the opening of the gate electrode layer is smaller than the diameter of the junction of the emitter tip with the substrate, the tip of the emitter tip is within the opening of the gate electrode layer. It becomes closer to the peripheral wall, and it becomes possible to cause field emission at a voltage much lower than the conventional one. In the method for manufacturing a cathode device according to the present invention, the inner peripheral wall of the opening of the gate electrode layer is formed outside the conical tip portion of the emitter tip in a substantially frustoconical shape extending substantially parallel to the tip portion. Therefore, the diameter of the opening of the gate electrode layer can be made smaller than the diameter of the base end of the emitter tip. Therefore, it is possible to obtain a cathode device capable of causing field emission at a considerably low voltage.

【0011】このような陰極装置の進歩とともに、でき
るだけ低い電圧で電界放出を起こさせることが求められ
ている。できるだけ低い電圧で電界放出を起こさせるた
めには、エミッタティップが露出するゲート電極層の開
口部の大きさをできるだけ小さくし、ゲート電極層の開
口部の内周壁をエミッタティップにできるだけ近接させ
ることが望ましいことを本発明者らは見出した。さら
に、ゲート電極層の開口部の内周壁の高さをできるだけ
高くし、エミッタティップの先端部分を包囲する面積を
大きくするのがよいことを本発明者らは見出した。
With the advance of such a cathode device, it is required to cause field emission at a voltage as low as possible. In order to generate field emission at a voltage as low as possible, the size of the opening in the gate electrode layer where the emitter tip is exposed should be made as small as possible, and the inner peripheral wall of the opening in the gate electrode layer should be as close as possible to the emitter tip. The inventors have found that it is desirable. Furthermore, the present inventors have found that it is preferable to make the height of the inner peripheral wall of the opening of the gate electrode layer as high as possible and increase the area surrounding the tip portion of the emitter tip.

【0012】[0012]

【実施例】図1は本発明による陰極装置100を示す図
である。陰極装置100は、基板1と、基板1に形成さ
れたエミッタティップ2と、絶縁層3と、ゲート電極層
4とからなる。また、基板1と絶縁層3との間には、酸
化膜52が形成されている。エミッタティップ2は円錐
状の先端部分2Aと、円柱状の基端部分2Bとからな
る。ただし、エミッタティップ2は円柱状の基端部分2
Bがなく、実質的に円錐状の先端部分2Aのみからなる
構造とすることもできる。絶縁層3及びゲート電極層4
はそれぞれエミッタティップ2を露出させる整列した開
口部3A、4Aを有する。ゲート電極層4の開口部4A
の内周壁4Bはエミッタティップ2の先端部分2Aを取
り囲み、エミッタティップ2の先端部分2Aとゲート電
極層4の開口部4Aの内周壁4Bとの間に強電界が発生
し、エミッタティップ2の先端部分2Aから電子を放出
するものである。なお、カソード電極(図示せず)がエ
ミッタティップ2の基端部分2Bに接続される。
1 is a diagram showing a cathode device 100 according to the present invention. The cathode device 100 includes a substrate 1, an emitter tip 2 formed on the substrate 1, an insulating layer 3, and a gate electrode layer 4. An oxide film 52 is formed between the substrate 1 and the insulating layer 3. The emitter tip 2 includes a conical tip portion 2A and a cylindrical base portion 2B. However, the emitter tip 2 is a cylindrical base end portion 2
It is also possible to adopt a structure in which B is not included and only the substantially conical tip portion 2A is provided. Insulating layer 3 and gate electrode layer 4
Respectively have aligned openings 3A, 4A exposing the emitter tips 2. Opening 4A of the gate electrode layer 4
The inner peripheral wall 4B of the emitter tip 2 surrounds the tip portion 2A of the emitter tip 2, and a strong electric field is generated between the tip portion 2A of the emitter tip 2 and the inner peripheral wall 4B of the opening 4A of the gate electrode layer 4, and the tip of the emitter tip 2 is Electrons are emitted from the portion 2A. A cathode electrode (not shown) is connected to the base end portion 2B of the emitter tip 2.

【0013】図1においては、ゲート電極層4の開口部
4Aの内周壁4Bがエミッタティップ2の円錐状の先端
部分2Aの外側にこの先端部分2Aとほぼ平行に延びる
ほぼ切頭円錐状に形成される。従って、ゲート電極層4
の開口部4Aの内周壁4Bの直径がエミッタティップ2
の基板1との接合部(底面部)における直径よりも小さ
くなっている。ゲート電極層4の開口部4Aの内周壁4
Bの(エミッタティップ2の高さ方向に見た)幅はゲー
ト電極層4の(絶縁層3の上の部分の)厚さよりも大き
い。
In FIG. 1, the inner peripheral wall 4B of the opening 4A of the gate electrode layer 4 is formed outside the conical tip portion 2A of the emitter tip 2 in a substantially frustoconical shape extending substantially parallel to the tip portion 2A. To be done. Therefore, the gate electrode layer 4
The diameter of the inner peripheral wall 4B of the opening 4A of the
The diameter is smaller than the diameter at the joint portion (bottom portion) with the substrate 1. Inner peripheral wall 4 of opening 4A of gate electrode layer 4
The width of B (as viewed in the height direction of the emitter tip 2) is larger than the thickness (of the portion above the insulating layer 3) of the gate electrode layer 4.

【0014】図2は図1の陰極装置100を使用する例
を示す略図である。この例では、表示基板1は例えばn
型のシリコン半導体からなり、n型の基板1の表面には
導電型が反対のp型の領域1aが形成されている。複数
のエミッタティップ2がp型の領域1aにそれぞれ形成
されている。この場合、p型の領域1aはカソード電極
として使用され、あるp型の領域1aとゲート電極層4
との間に電圧を印加すると、そのp型の領域1aのエミ
ッタティップ2から電子が矢印で示されるように放出さ
れ、放出された電子はこの陰極装置と関連して設けられ
る陽極装置200へ飛んでいくようになっている。
FIG. 2 is a schematic diagram showing an example of using the cathode device 100 of FIG. In this example, the display substrate 1 is, for example, n
P-type region 1a of opposite conductivity type is formed on the surface of the n-type substrate 1. A plurality of emitter tips 2 are formed in each p-type region 1a. In this case, the p-type region 1a is used as a cathode electrode, and a certain p-type region 1a and the gate electrode layer 4 are used.
When a voltage is applied between the emitter and the emitter, an electron is emitted from the emitter tip 2 of the p-type region 1a as indicated by an arrow, and the emitted electron is flown to the anode device 200 provided in association with this cathode device. It is designed to go out.

【0015】図3は、図1及び図2の陰極装置100を
表示装置に使用した例を示す図である。p型の領域1a
とゲート電極層4とは絶縁層3を介してマトリクス状に
配置されており、マトリクス上の特定の位置のエミッタ
ティップ2から陽極装置200へ向かって電子を飛ばす
ことができる。一方、陽極装置200は透明な板に陽極
層201を形成し、さらに陽極層201に蛍光層(R、
G、B)202を設けてある。従って、陰極装置100
の特定の位置からから飛来した電子は特定の位置の蛍光
層102に当たって発光する。これによって、カラー表
示を行うことができる。陰極装置100はこの例に限定
されることなく、上記したようにマイクロ真空管等の種
々の例に応用可能である。
FIG. 3 is a diagram showing an example in which the cathode device 100 of FIGS. 1 and 2 is used in a display device. p-type region 1a
The gate electrode layer 4 and the gate electrode layer 4 are arranged in a matrix with the insulating layer 3 interposed therebetween, and electrons can be ejected from the emitter tip 2 at a specific position on the matrix toward the anode device 200. On the other hand, in the anode device 200, an anode layer 201 is formed on a transparent plate, and a fluorescent layer (R, R,
G, B) 202 is provided. Therefore, the cathode device 100
The electrons that have come from a specific position hit the fluorescent layer 102 at a specific position and emit light. As a result, color display can be performed. The cathode device 100 is not limited to this example, but can be applied to various examples such as a micro vacuum tube as described above.

【0016】図4から図10は図1の陰極装置100を
製造するための製造方法の第1実施例の連続的な工程を
示す図である。図4において、Si基板1を準備する。
Si基板1は図2に示したようにn型のタイプのもので
あり、その表面にp型領域1aを予め形成しておく。あ
るいは、別の導体からなるカソード電極をSi基板1に
形成しておいてもよい。
FIGS. 4 to 10 are views showing successive steps of the first embodiment of the manufacturing method for manufacturing the cathode device 100 of FIG. In FIG. 4, the Si substrate 1 is prepared.
The Si substrate 1 is of the n-type type as shown in FIG. 2, and the p-type region 1a is formed in advance on the surface thereof. Alternatively, the cathode electrode made of another conductor may be formed on the Si substrate 1.

【0017】そこで、Si基板1上にエミッタティップ
2形成のためのマスクとなる層を例えば化学気相堆積
(CVD)法により形成する。実施例においては、この
マスク層は、例えば厚さ300nmのSi3 4 の第1
の絶縁層61と、例えば厚さが300nmのSiO2
第2の絶縁層51との2層構造である。第1の絶縁層6
1が基板1のすぐ上にあり、第2の絶縁層51が第1の
絶縁層61の上にある。Si3 4 等の窒化物はSiO
2 よりも熱リン酸に対して溶解しやすい性質がある。し
かし、全体の厚ささえ適切に選択すれば、マスク層は例
えばSiO2 からなる絶縁膜51のみでもよい。なお、
他の実施例においては、このような2層構造にすること
が特に有利になることがある。
Therefore, a layer serving as a mask for forming the emitter tip 2 is formed on the Si substrate 1 by, for example, a chemical vapor deposition (CVD) method. In an embodiment, this mask layer is, for example, a first layer of Si 3 N 4 having a thickness of 300 nm.
And a second insulating layer 51 of SiO 2 having a thickness of 300 nm, for example. First insulating layer 6
1 is directly above the substrate 1 and the second insulating layer 51 is above the first insulating layer 61. Nitrides such as Si 3 N 4 are SiO
It has the property of being more soluble in hot phosphoric acid than 2 . However, if the entire thickness is properly selected, the mask layer may be only the insulating film 51 made of SiO 2, for example. In addition,
In other embodiments, such a two layer structure may be particularly advantageous.

【0018】図5において、第1及び第2の絶縁層6
1、51を公知の露光手段により露光した後で、第1及
び第2の絶縁層61、51をエッチングし、エミッタテ
ィップ2の形状に対応したマスクパターンとする。この
エッチングは、エッチングガスとしてCF4 を使用し、
RIE法を適用する。
In FIG. 5, the first and second insulating layers 6
After exposing 1 and 51 by a known exposure means, the first and second insulating layers 61 and 51 are etched to form a mask pattern corresponding to the shape of the emitter tip 2. This etching uses CF 4 as an etching gas,
Apply the RIE method.

【0019】図6において、マスク61、51を使用し
て、Si基板1をエッチングしてエミッタティップ2を
形成する。この場合、エッチングガスとしてSF6 を使
用し、RIE法を適用する。エッチングにより、基板1
のマスクで覆われていない部分の表面が削られ、基板1
のマスクの下方の部分が山形に残り、残った山形の部分
がエミッタティップ2となる。
In FIG. 6, the Si substrate 1 is etched using the masks 61 and 51 to form the emitter tip 2. In this case, SF 6 is used as the etching gas and the RIE method is applied. Substrate 1 by etching
The surface of the part not covered with the mask of
The lower part of the mask remains as a chevron, and the remaining chevron-shaped part becomes the emitter tip 2.

【0020】エミッタティップ2が円錐状の先端部分2
Aと、円柱状の基端部分2Bとからなる比較的に長い形
状のものとするために、実施例においては、最初に等方
性に近いエッチングを行って円錐状の先端部分2Aを形
成し、引き続き異方性エッチングを行ってほぼ円柱状の
基端部分2Bを形成している。なお、RIE法を用いれ
ば、圧力等のエッチング条件を選択することにより、等
方性エッチング及び異方性エッチング等のエッチングの
特徴を制御して実施することができる。
The emitter tip 2 has a conical tip portion 2
In order to obtain a comparatively long shape consisting of A and a cylindrical base end portion 2B, in the embodiment, first, near isotropic etching is performed to form the conical tip portion 2A. Then, anisotropic etching is continuously performed to form a substantially cylindrical base end portion 2B. If the RIE method is used, the etching characteristics such as isotropic etching and anisotropic etching can be controlled and performed by selecting etching conditions such as pressure.

【0021】図7において、熱酸化法を適用することに
より、表出されているSi基板1にSiO2 からなる酸
化膜52を形成する。この酸化膜52は、酸化物がSi
基板1及びエミッタティップ2の内部に拡散していくこ
とにより形成され、図6の段階のSi基板1の表面並び
にエミッタティップ2の表面よりも内部に拡散する。こ
の酸化膜52が除去されると、エミッタティップ2はさ
らに鋭くなっている。
In FIG. 7, a thermal oxidation method is applied to form an oxide film 52 made of SiO 2 on the exposed Si substrate 1. The oxide film 52 has an oxide of Si.
It is formed by diffusing into the inside of the substrate 1 and the emitter tip 2, and diffuses more into the inside than the surface of the Si substrate 1 and the surface of the emitter tip 2 at the stage of FIG. When the oxide film 52 is removed, the emitter tip 2 becomes sharper.

【0022】酸化膜52はまた図6の段階のSi基板1
の表面並びにエミッタティップ2の表面形状よりも外側
にも膨らむ。従って、マスク61、51は除去されてい
ない段階では、エミッタティップ2の円柱状の基端部分
2Bの酸化膜52の外形はマスク61、51の外形より
もわずかに大きくなる(マスク61、51の外形の延長
線は図7に破線で示されている)。つまり、エミッタテ
ィップ2の円柱状の基端部分2B上のの酸化膜52の肩
部が、マスク61、51の外形輪郭よりも外側にはみ出
している。
The oxide film 52 is also formed on the Si substrate 1 at the stage of FIG.
Of the emitter tip 2 and the surface shape of the emitter tip 2. Therefore, in a stage where the masks 61 and 51 are not removed, the outer shape of the oxide film 52 of the cylindrical base end portion 2B of the emitter tip 2 becomes slightly larger than the outer shapes of the masks 61 and 51 (of the masks 61 and 51). The extension of the outline is shown in broken lines in FIG. 7). That is, the shoulder portion of the oxide film 52 on the cylindrical base end portion 2B of the emitter tip 2 protrudes outside the outer contours of the masks 61 and 51.

【0023】図8において、真空蒸着法を適用すること
により、例えば厚さ1000nmのSiO2 からなる絶
縁層3を形成する。この際、マスク61、51上の絶縁
層3の輪郭形状は上にいくほど( 絶縁層3の厚さが増
すほど)半径方向外方に広がっていき、マスク61、5
1のない部分の基板1上の酸化膜52上の絶縁層3の輪
郭形状も同様に広がっていく。
In FIG. 8, the insulating layer 3 made of, for example, SiO 2 having a thickness of 1000 nm is formed by applying the vacuum deposition method. At this time, the contour shape of the insulating layer 3 on the masks 61 and 51 spreads outward in the radial direction as it goes upward (as the thickness of the insulating layer 3 increases).
The contour shape of the insulating layer 3 on the oxide film 52 on the substrate 1 where there is no 1 also expands similarly.

【0024】さらに、この絶縁層3の形成において、絶
縁層3の材料がエミッタティップ2の円柱状の基端部分
2B上の酸化膜52の肩部の上に付着し、襟状成長部分
10が寄生的に形成される。襟状成長部分10は、エミ
ッタティップ2の円柱状の基端部分2B上の酸化膜2B
がマスク61、51の外形形状よりも外側にはみ出して
いるからできるのである。従って、後の例で出てくる
が、絶縁層3の形成において、襟状成長部分10ができ
ない場合もある。
Further, in the formation of the insulating layer 3, the material of the insulating layer 3 adheres to the shoulder portion of the oxide film 52 on the cylindrical base end portion 2B of the emitter tip 2 and the collar-shaped growth portion 10 is formed. It is formed parasitically. The collar-shaped growth portion 10 is an oxide film 2B on the cylindrical base end portion 2B of the emitter tip 2.
Because the masks 61 and 51 protrude outside the outer shapes of the masks 61 and 51. Therefore, as will be seen in a later example, the collar-shaped growth portion 10 may not be formed in the formation of the insulating layer 3.

【0025】図9において、真空蒸着法を適用すること
により、例えば厚さ200nmのCrからなるゲート電
極層4を形成する。この実施例においては、ゲート電極
層4の形成工程において、襟状成長部分10の存在を積
極的に利用する。すなわち、ゲート電極材料がエミッタ
ティップ2の円錐状の先端部分2A上の酸化膜52によ
り多く付着せしめられるように、襟状成長部分10を受
け皿として使用してゲート電極材料が襟状成長部分10
の上方を通りエミッタティップ2の先端部分2A上の酸
化膜52の近傍へまわりこむようにする。
In FIG. 9, the gate electrode layer 4 made of Cr, for example, having a thickness of 200 nm is formed by applying the vacuum deposition method. In this embodiment, the presence of the collar-shaped growth portion 10 is positively utilized in the step of forming the gate electrode layer 4. That is, the gate electrode material is used as a saucer so that the gate electrode material is more adhered to the oxide film 52 on the conical tip portion 2A of the emitter tip 2 by using the gate electrode material as the saucer.
To pass near the oxide film 52 on the tip portion 2A of the emitter tip 2.

【0026】さらに、ゲート電極層4の形成工程におい
て、好ましくは斜め蒸着を行う。すなわち、基板1をそ
の中心軸線(回転軸線)のまわりで回転しつつゲート電
極材料を基板1に該回転軸線に対して斜め方向(矢印
A))から蒸着する。それによって、ゲート電極材料が
襟状成長部分10の上を通ってエミッタティップ2の先
端部分2A上の酸化膜52により多く到達し、酸化膜5
2に付着する。
Furthermore, in the step of forming the gate electrode layer 4, oblique vapor deposition is preferably performed. That is, while rotating the substrate 1 around its central axis (rotational axis), the gate electrode material is vapor-deposited on the substrate 1 from an oblique direction (arrow A) with respect to the rotational axis. As a result, the gate electrode material passes over the collar-shaped growth portion 10 and reaches the oxide film 52 on the tip portion 2A of the emitter tip 2 more, and the oxide film 5
Attach to 2.

【0027】また、ゲート電極層4の形成工程におい
て、真空蒸着法の代わりに、スパッタリング法やCVD
法を利用することができる。これらの方法においては、
ゲート電極材料が襟状成長部分10の上方でエミッタテ
ィップ2の先端部分2A上の酸化膜52の近傍へ回り込
んでゲート電極材料が酸化膜52に付着しやすい。さら
に、ゲート電極材料が回り込みやすい処理条件を選択す
ることもできる。例えば、スパッタリング法の場合、成
膜圧力を標準的な5mtorrから20mtorrに上
げたり、基板1とターゲットとの間の距離を通常の12
0mmから70mmに狭め、基板1から見込んだターゲ
ットの立体角を増加させる等の方法が効果的である。ま
た、膜厚を増加させると、酸化膜52に付着するゲート
電極材料が増加する。
Further, in the step of forming the gate electrode layer 4, instead of the vacuum evaporation method, a sputtering method or a CVD method is used.
You can use the law. In these methods,
The gate electrode material easily wraps around the collar-shaped growth portion 10 to the vicinity of the oxide film 52 on the tip portion 2A of the emitter tip 2 and the gate electrode material easily adheres to the oxide film 52. Furthermore, it is possible to select a processing condition in which the gate electrode material easily wraps around. For example, in the case of the sputtering method, the film formation pressure is raised from the standard 5 mtorr to 20 mtorr, or the distance between the substrate 1 and the target is set to a normal 12 mtorr.
A method such as narrowing it from 0 mm to 70 mm and increasing the solid angle of the target seen from the substrate 1 is effective. Further, as the film thickness is increased, the amount of gate electrode material attached to the oxide film 52 increases.

【0028】それから、図10に示されるように、マス
ク61、51、エミッタティップ2の円錐状の先端部分
2Aの表面の酸化膜52、及び襟状成長部分10を除去
する。実施例においては、基板1をフッ化水素酸エッチ
ャント中に浸漬して、これらの部分を溶解させた。酸化
膜52の溶解により、鋭いエミッタティップ2が現れ、
絶縁層3及びゲート電極層4はそれぞれエミッタティッ
プ2を露出させる開口部3A、4Aを備えることにな
る。
Then, as shown in FIG. 10, the masks 61 and 51, the oxide film 52 on the surface of the conical tip portion 2A of the emitter tip 2 and the collar-shaped growth portion 10 are removed. In the example, the substrate 1 was immersed in a hydrofluoric acid etchant to dissolve these portions. Due to the dissolution of the oxide film 52, a sharp emitter tip 2 appears,
The insulating layer 3 and the gate electrode layer 4 are provided with openings 3A and 4A exposing the emitter tip 2, respectively.

【0029】それから、ゲート電極層4はウエットエッ
チングを適用することにより、適切なパターン(図3参
照)に形成される。図10の陰極装置100は図1の陰
極装置と同じである。図10においては、ゲート電極層
4の開口部4Aの内周壁4Bの直径がdで示され、エミ
ッタティップ2の基板1との接合部における直径がDで
示されている。本発明では、d<Dとなっている。さら
に、ゲート電極層4の開口部4Aの内周壁4Bの幅Wが
ゲート電極層4の厚さtよりも大きい。
Then, the gate electrode layer 4 is formed in an appropriate pattern (see FIG. 3) by applying wet etching. The cathode device 100 of FIG. 10 is the same as the cathode device of FIG. In FIG. 10, the diameter of the inner peripheral wall 4B of the opening 4A of the gate electrode layer 4 is indicated by d, and the diameter of the junction of the emitter tip 2 with the substrate 1 is indicated by D. In the present invention, d <D. Further, the width W of the inner peripheral wall 4B of the opening 4A of the gate electrode layer 4 is larger than the thickness t of the gate electrode layer 4.

【0030】図11は、本発明及び従来の陰極装置の電
圧と電流との関係を測定した結果を示す図である。横軸
には電圧を、縦軸には放出電流をそれぞれとってある。
丸印が本発明によるもの、四角印が従来技術によるもの
をそれぞれ示している。測定においては、6400個の
陰極装置を配列して動作させ、その測定結果を表したも
のである。図から分かるように、本発明による陰極装置
は、従来技術によるものと比較して、低い電圧で急速に
エミッションが開始されている。
FIG. 11 is a diagram showing the results of measuring the relationship between voltage and current of the cathode device of the present invention and the conventional cathode device. The horizontal axis represents voltage and the vertical axis represents emission current.
The circles indicate the present invention, and the squares indicate the prior art. In the measurement, 6400 cathode devices are arranged and operated, and the measurement results are shown. As can be seen, the cathode device according to the invention has a rapid start of emission at a lower voltage compared to the prior art device.

【0031】図12は、ファウラ・ノルドハイムの公式
に準拠したフィールドエミッションの特性を表す図であ
り、横軸に1000/Vを、縦軸にI/Vをそれぞれと
ってある。電界放出に基づく特性は、下記のファウラ・
ノルドハイムの公式に従い、両辺に対数をとった場合、
直線になれば、電界放出と見なせる。
FIG. 12 is a diagram showing the characteristics of field emission according to the Fowler-Nordheim formula, in which the horizontal axis represents 1000 / V and the vertical axis represents I / V. The characteristics based on field emission are as follows.
According to Nordheim's formula, if you take logarithms on both sides,
If it becomes a straight line, it can be regarded as field emission.

【0032】Je=Aexp(Bφ3/2 ) ここで、Jeは電流密度、φは仕事関数、A、Bは定数
である。このデータも、6400個の陰極装置を配列し
て動作させ、その測定結果を表したもので、丸印が本発
明によるもの、四角印が従来技術によるものをそれぞれ
示している。
Je = Aexp (Bφ 3/2 ) where Je is the current density, φ is the work function, and A and B are constants. This data also shows the measurement results obtained by arranging and operating 6400 cathode devices, and the circles indicate the present invention, and the squares indicate the prior art.

【0033】この図では、特性線に傾きが少なく、且
つ、上方にあることがよい結果を示すことが知られてい
る。図から分かるように、本発明による陰極装置は、従
来技術によるものと比較して、より低い電圧でより大き
い電流が得られることを示している。
In this figure, it is known that the characteristic line has a small inclination and that the characteristic line is located above. As can be seen, the cathode device according to the invention shows that a higher current is obtained at a lower voltage compared to the prior art.

【0034】図13はエミッタティップ2の高さと電界
増倍係数との関係を示す図である。各曲線P、Q、R
は、図1の酸化膜52と絶縁層3との厚さの合計が1μ
mであり、且つゲート電極層4の開口部4Aの内周壁4
Bの幅Wがそれぞれ0.2、0.4、0.6μmである
ときの電界増倍係数を示している。各曲線P、Q、Rで
は、電界増倍係数はエミッタティップ2の高さが約1.
41μmのときにピークとなることを示している。ま
た、電界増倍係数は内周壁4Bの幅Wが大きくなるほど
高く(曲線R>曲線Q>曲線P)なることを示してい
る。従って、本発明により、ゲート電極層4の開口部4
Aの内周壁4Bが、エミッタティップ2の円錐状の先端
部分2Aとほぼ平行に延びるほぼ切頭円錐状に形成さ
れ、よって内周壁4Bの幅Wを大きくできることによ
り、電界増倍係数を高くすることができる。
FIG. 13 is a diagram showing the relationship between the height of the emitter tip 2 and the electric field multiplication factor. Each curve P, Q, R
Is the total thickness of the oxide film 52 and the insulating layer 3 of FIG.
m and the inner peripheral wall 4 of the opening 4A of the gate electrode layer 4
The electric field multiplication factors when the width W of B is 0.2, 0.4, and 0.6 μm are shown. In each of the curves P, Q, and R, the electric field multiplication factor is such that the height of the emitter tip 2 is about 1.
It is shown that a peak occurs at 41 μm. Further, it is shown that the electric field multiplication coefficient becomes higher (curve R> curve Q> curve P) as the width W of the inner peripheral wall 4B increases. Therefore, according to the present invention, the opening 4 of the gate electrode layer 4 is formed.
The inner peripheral wall 4B of A is formed into a substantially frustoconical shape that extends substantially parallel to the conical tip portion 2A of the emitter tip 2, and thus the width W of the inner peripheral wall 4B can be increased, thereby increasing the electric field multiplication factor. be able to.

【0035】図14から図17は 陰極装置100を製
造するための製造方法の第2実施例の連続的な工程を示
す図である。前の実施例の図4から図7と同じ工程が第
2実施例においても採用され、図14は、前の実施例の
図8の状態と同じ状態を示している。つまり、図14
は、Si基板1上にエミッタティップ2形成のためのマ
スク61、51を形成し、同マスク61、51をパター
ニングし、マスク61、51を使用してSi基板1をエ
ッチングしてエミッタティップ2を形成し、Si基板1
の表面並びにエミッタティップ2の表面に酸化膜52を
形成し、そして、絶縁層3を形成した状態を示してい
る。また、絶縁層3の形成と同時に、襟状成長部分10
が寄生的に形成される。
14 to 17 are views showing successive steps of the second embodiment of the manufacturing method for manufacturing the cathode device 100. The same steps as those of FIGS. 4 to 7 of the previous embodiment are also adopted in the second embodiment, and FIG. 14 shows the same state as that of FIG. 8 of the previous embodiment. That is, FIG.
Form masks 61 and 51 for forming the emitter tip 2 on the Si substrate 1, pattern the masks 61 and 51, and etch the Si substrate 1 using the masks 61 and 51 to form the emitter tip 2 Formed and Si substrate 1
2 shows a state in which an oxide film 52 is formed on the surface of the emitter tip 2 and the surface of the emitter tip 2 and the insulating layer 3 is formed. Further, at the same time when the insulating layer 3 is formed, the collar-shaped growth portion 10
Are formed parasitically.

【0036】この実施例においては、図15に示される
ように、絶縁層3を形成した後、基板1を熱リン酸から
なるエッチャント中に浸漬する。Si3 4 等の窒化物
はSiO2 よりも熱リン酸に溶解しやすいので、マスク
の第1の絶縁層61は容易に溶解して基板1から除去さ
れ、それと同時にマスクの第2の絶縁層51も除去され
る。一方、絶縁層3及び襟状成長部分10は溶解せずに
残る。
In this embodiment, as shown in FIG. 15, after forming the insulating layer 3, the substrate 1 is immersed in an etchant made of hot phosphoric acid. Since nitrides such as Si 3 N 4 are more easily dissolved in hot phosphoric acid than SiO 2 , the first insulating layer 61 of the mask is easily dissolved and removed from the substrate 1, and at the same time the second insulating layer of the mask is removed. Layer 51 is also removed. On the other hand, the insulating layer 3 and the collar-shaped growth portion 10 remain without being melted.

【0037】図16において、真空蒸着法を適用するこ
とにより、例えば200nmのCrからなるゲート電極
層4を形成する。この場合には、マスク61、51がな
いので、ゲート電極層4は襟状成長部分10及びエミッ
タティップ2の先端部分2Aの上の酸化膜52に付着
し、次第に肥大化しつつ成長する。
In FIG. 16, the gate electrode layer 4 made of, for example, 200 nm of Cr is formed by applying the vacuum evaporation method. In this case, since the masks 61 and 51 are not provided, the gate electrode layer 4 adheres to the oxide film 52 on the collar-shaped growth portion 10 and the tip portion 2A of the emitter tip 2 and grows while gradually increasing in size.

【0038】図17において、基板1をフッ化水素酸エ
ッチャント中に浸漬して、エミッタティップ2を覆って
いる酸化膜52及び襟状成長部分10を除去する。エッ
チャントはエミッタティップ2の先端部分2Aの酸化膜
52の上端部のゲート電極材料の縁部にできるギャッ
プ、又はギャップ状に薄くなっているゲート電極材料に
浸透し、よって酸化膜52等が除去される。なお、例え
ば図6に相当する図26に示されるように、基板1のエ
ッチング工程において、エミッタティップ2の先端部分
2Aにくびれ2CができるようにRIE条件を適切に設
定しておくと、図16に相当する図27に示されるよう
に、ゲート電極層4のギャップ4Gを大きくすることが
でき、図17の酸化膜52の除去がより容易となる。こ
のようにして、酸化膜52及び襟状成長部分10の除去
を行うと、エミッタティップ2の先端部分2Aの周囲に
は、ゲート電極層4の開口部4A及び絶縁層3の開口部
3Aが形成される。第2実施例によって生成されるゲー
ト開口部4Aの開口径は、前の実施例のゲート開口部4
Aの開口径に比較してさらに小さくすることができる。
In FIG. 17, the substrate 1 is dipped in a hydrofluoric acid etchant to remove the oxide film 52 and the collar-shaped growth portion 10 covering the emitter tip 2. The etchant penetrates into the gap formed at the edge of the gate electrode material at the upper end of the oxide film 52 of the tip portion 2A of the emitter tip 2 or the gate electrode material that is thinned in the gap shape, so that the oxide film 52 and the like are removed. It Note that, as shown in FIG. 26 corresponding to FIG. 6, for example, in the etching process of the substrate 1, if the RIE conditions are appropriately set so that the tip 2A of the emitter tip 2 has a constriction 2C, FIG. As shown in FIG. 27 corresponding to, the gap 4G of the gate electrode layer 4 can be increased, and the removal of the oxide film 52 of FIG. 17 becomes easier. When the oxide film 52 and the collar-shaped growth portion 10 are removed in this manner, the opening 4A of the gate electrode layer 4 and the opening 3A of the insulating layer 3 are formed around the tip portion 2A of the emitter tip 2. To be done. The opening diameter of the gate opening 4A generated by the second embodiment is the same as that of the gate opening 4 of the previous embodiment.
It can be made smaller than the opening diameter A.

【0039】図18は 陰極装置100を製造するため
の製造方法の第3実施例を示す図である。(A)は、S
i基板1上にエミッタティップ2形成のためのマスク6
1、51を形成し、同マスク61、51をパターニング
し、マスク61、51を使用してSi基板1をエッチン
グしてエミッタティップ2を形成し、絶縁層3を形成し
た状態を示している。この実施例では、酸化膜52より
も前に絶縁層3を形成する。エミッタティップ2は比較
的に背が低く、実質的に円錐状の先端部分2Aのみから
なる。この場合には、前の実施例で説明した基端部分2
Bの肩部がないので、襟状成長部分10は寄生的に形成
されない。
FIG. 18 is a diagram showing a third embodiment of the manufacturing method for manufacturing the cathode device 100. (A) is S
Mask 6 for forming emitter tip 2 on i substrate 1
1 and 51 are formed, the masks 61 and 51 are patterned, the Si substrate 1 is etched using the masks 61 and 51 to form the emitter tip 2, and the insulating layer 3 is formed. In this embodiment, the insulating layer 3 is formed before the oxide film 52. The emitter tip 2 is relatively short and is composed only of a substantially conical tip portion 2A. In this case, the proximal end portion 2 described in the previous embodiment
Since there is no B shoulder, the collar growth 10 is not parasitically formed.

【0040】(B)においては、絶縁層3を形成した
後、基板1を熱リン酸からなるエッチャント中に浸漬す
る。この場合にも、Si3 4 等の窒化物はSiO2
りも溶解しやすいので、マスク61、51は基板1から
除去され、絶縁層3は溶解せずに残る。
In (B), after forming the insulating layer 3, the substrate 1 is immersed in an etchant made of hot phosphoric acid. Also in this case, since nitrides such as Si 3 N 4 are easier to dissolve than SiO 2 , the masks 61 and 51 are removed from the substrate 1 and the insulating layer 3 remains undissolved.

【0041】(C)においては、エミッタティップ2を
鋭くするために、Si基板1の表面並びにエミッタティ
ップ2の表面に酸化膜52を形成する。(D)において
は、ゲート電極層4を形成する。この場合には、マスク
61、51及び襟状成長部分10がないので、ゲート電
極層4はエミッタティップ2の先端部分2Aの上の酸化
膜52に十分に付着する。
In (C), in order to sharpen the emitter tip 2, an oxide film 52 is formed on the surface of the Si substrate 1 and the surface of the emitter tip 2. In (D), the gate electrode layer 4 is formed. In this case, since the masks 61 and 51 and the collar-shaped growth portion 10 are not provided, the gate electrode layer 4 is sufficiently attached to the oxide film 52 on the tip portion 2A of the emitter tip 2.

【0042】(E)においては、エミッタティップ2を
覆っている酸化膜52をエッチャントで除去する。エッ
チャントはエミッタティップ2の先端部分2Aの酸化膜
52の上端部の縁部にできるゲート電極層4のギャッ
プ、又はギャップ状に薄くなっているゲート電極材料に
浸透し、よって酸化膜52が除去される。この場合に
も、図26に示されるように、エミッタティップ2の先
端部分2Aにくびれ2Cができるようにしておけば、図
27に示されるように、ゲート電極層4のギャップ4G
を大きくすることができ、よって酸化膜52の除去がよ
り容易となる。この実施例においても、ゲート開口部4
Aの直径はエミッタティップ2の底面部の直径よりも小
さくなる。
In (E), the oxide film 52 covering the emitter tip 2 is removed with an etchant. The etchant penetrates into the gap of the gate electrode layer 4 formed at the edge of the upper end portion of the oxide film 52 of the tip portion 2A of the emitter tip 2 or the gate electrode material thinned in the gap shape, so that the oxide film 52 is removed. It Also in this case, as shown in FIG. 26, if a constriction 2C is formed in the tip portion 2A of the emitter tip 2, as shown in FIG. 27, the gap 4G of the gate electrode layer 4 is formed.
The oxide film 52 can be removed more easily. Also in this embodiment, the gate opening 4
The diameter of A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0043】図19は陰極装置100を製造するための
製造方法の第4実施例を示す図である。この実施例は図
18の実施例とほぼ同様である。(A)は、Si基板1
上にエミッタティップ2形成のためのマスク61、51
を形成し、同マスク61、51をパターニングし、マス
ク61、51を使用してSi基板1をエッチングしてエ
ミッタティップ2を形成し、絶縁層3を形成した状態を
示している。ただし、エミッタティップ2は円錐状の先
端部分2Aと円柱状の基端部分2Bとからなる。しか
し、酸化膜52はまだ形成されていないので、酸化膜5
2の形成に伴う形状の膨張はなく、基端部分2Bの肩部
はマスク61、51よりもはみださないので、襟状成長
部分10は寄生的に形成されない。
FIG. 19 is a view showing a fourth embodiment of the manufacturing method for manufacturing the cathode device 100. This embodiment is almost the same as the embodiment of FIG. (A) is the Si substrate 1
Masks 61 and 51 for forming the emitter tip 2 on the top
Is formed, the masks 61 and 51 are patterned, the Si substrate 1 is etched using the masks 61 and 51 to form the emitter tip 2, and the insulating layer 3 is formed. However, the emitter tip 2 includes a conical tip portion 2A and a cylindrical base portion 2B. However, since the oxide film 52 is not formed yet, the oxide film 5 is not formed.
Since there is no expansion of the shape associated with the formation of 2 and the shoulder portion of the base end portion 2B does not protrude beyond the masks 61 and 51, the collar-shaped growth portion 10 is not parasitically formed.

【0044】(B)においては、基板1を熱リン酸から
なるエッチャント中に浸漬して、マスク61、51を基
板1から除去する。絶縁層3は溶解せずに残る。それか
ら、エミッタティップ2を鋭くするために、Si基板1
の表面並びにエミッタティップ2の表面に酸化膜52を
形成する。
In (B), the substrate 1 is immersed in an etchant made of hot phosphoric acid to remove the masks 61 and 51 from the substrate 1. The insulating layer 3 remains undissolved. Then, in order to sharpen the emitter tip 2, the Si substrate 1
An oxide film 52 is formed on the surface of the emitter tip 2 and the surface of the emitter tip 2.

【0045】(C)においては、ゲート電極層4を形成
する。この場合には、マスク61、51及び襟状成長部
分10がないので、ゲート電極層4はエミッタティップ
2の先端部分2Aの上の酸化膜52に十分に付着す
る。。(E)においては、エミッタティップ2を覆って
いる酸化膜52をエッチャントで除去する。この実施例
においても、ゲート開口部4Aの直径はエミッタティッ
プ2の底面部の直径よりも小さくなる。
In (C), the gate electrode layer 4 is formed. In this case, since the masks 61 and 51 and the collar-shaped growth portion 10 are not provided, the gate electrode layer 4 is sufficiently attached to the oxide film 52 on the tip portion 2A of the emitter tip 2. . In (E), the oxide film 52 covering the emitter tip 2 is removed with an etchant. Also in this embodiment, the diameter of the gate opening 4A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0046】図20は陰極装置100を製造するための
製造方法の第5実施例を示す図である。(A)は、Si
基板1上にエミッタティップ2形成のためのマスク6
1、51を形成し、同マスク61、51をパターニング
し、マスク61、51を使用してSi基板1をエッチン
グしてエミッタティップ2を形成し、エミッタティップ
2を鋭くするために、Si基板1の表面並びにエミッタ
ティップ2の表面に酸化膜52を形成した状態を示して
いる。この実施例では、エミッタティップ2は比較的に
背が低く、実質的に円錐状の先端部分2Aのみからな
る。
FIG. 20 is a view showing a fifth embodiment of the manufacturing method for manufacturing the cathode device 100. (A) is Si
Mask 6 for forming emitter tip 2 on substrate 1
1 and 51 are formed, the masks 61 and 51 are patterned, and the Si substrate 1 is etched by using the masks 61 and 51 to form the emitter tip 2 and the emitter tip 2 is sharpened. 2 shows a state in which an oxide film 52 is formed on the surface of the and the tip of the emitter tip 2. In this embodiment, the emitter tip 2 is relatively short and comprises only a substantially conical tip portion 2A.

【0047】(B)においては、酸化膜52を形成した
後に、絶縁層3を形成する。この場合には、前の実施例
で説明した基端部分2Bの肩部がないので、襟状成長部
分10は寄生的に形成されない。(C)においては、基
板1を熱リン酸からなるエッチャント中に浸漬し、マス
ク61、51を除去する。絶縁層3は溶解せずに残る。
In (B), the insulating layer 3 is formed after the oxide film 52 is formed. In this case, the collar-shaped growth portion 10 is not parasitically formed because the shoulder portion of the proximal end portion 2B described in the previous embodiment is not provided. In (C), the substrate 1 is immersed in an etchant made of hot phosphoric acid, and the masks 61 and 51 are removed. The insulating layer 3 remains undissolved.

【0048】(D)においては、ゲート電極層4を形成
する。この場合にも、マスク61、51及び襟状成長部
分10がないので、ゲート電極層4はエミッタティップ
2の先端部分2Aの上の酸化膜52に十分に付着する。
(E)においては、エミッタティップ2を覆っている酸
化膜52をエッチャントで除去する。エッチャントはエ
ミッタティップ2の先端部分2Aの酸化膜52の上端部
の縁部にできるゲート電極材料のギャップ、又はギャッ
プ状に薄くなっているゲート電極材料に浸透し、よって
酸化膜52が除去される。この場合にも、図26に示さ
れるように、エミッタティップ2の先端部分2Aにくび
れ2Cができるようにしておけば、図27に示されるよ
うに、ゲート電極層4のギャップ4Gを大きくすること
ができ、よって酸化膜52の除去がより容易となる。こ
の実施例においても、ゲート開口部4Aの直径はエミッ
タティップ2の底面部の直径よりも小さくなる。
In (D), the gate electrode layer 4 is formed. Also in this case, since the masks 61 and 51 and the collar-shaped growth portion 10 are not provided, the gate electrode layer 4 is sufficiently attached to the oxide film 52 on the tip portion 2A of the emitter tip 2.
In (E), the oxide film 52 covering the emitter tip 2 is removed with an etchant. The etchant penetrates into the gap of the gate electrode material formed at the edge of the upper end portion of the oxide film 52 of the tip portion 2A of the emitter tip 2 or the gate electrode material thinned like a gap, and thus the oxide film 52 is removed. . Also in this case, as shown in FIG. 26, if the tip portion 2A of the emitter tip 2 is allowed to have a constriction 2C, the gap 4G of the gate electrode layer 4 should be increased as shown in FIG. Therefore, the oxide film 52 can be removed more easily. Also in this embodiment, the diameter of the gate opening 4A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0049】図21は 陰極装置100を製造するため
の製造方法の第6実施例を示す図である。この実施例は
図20の実施例とほぼ同様である。(A)は、Si基板
1上にエミッタティップ2形成のためのマスク61、5
1を形成し、同マスク61、51をパターニングし、マ
スク61、51を使用してSi基板1をエッチングして
エミッタティップ2を形成し、エミッタティップ2を鋭
くするために、Si基板1の表面並びにエミッタティッ
プ2の表面に酸化膜52を形成し、そして、絶縁層3を
形成した状態を示している。この実施例では、エミッタ
ティップ2は円錐状の先端部分2Aと円柱状の基端部分
2Bとからなり、襟状成長部分10が寄生的に形成され
る。
FIG. 21 is a view showing a sixth embodiment of the manufacturing method for manufacturing the cathode device 100. This embodiment is almost the same as the embodiment of FIG. (A) shows masks 61, 5 for forming the emitter tip 2 on the Si substrate 1.
1 is formed, the same masks 61 and 51 are patterned, the Si substrate 1 is etched using the masks 61 and 51 to form the emitter tip 2, and the emitter tip 2 is sharpened. In addition, the oxide film 52 is formed on the surface of the emitter tip 2 and the insulating layer 3 is formed. In this embodiment, the emitter tip 2 comprises a conical tip portion 2A and a cylindrical base portion 2B, and a collar-shaped growth portion 10 is parasitically formed.

【0050】(B)においては、基板1を熱リン酸から
なるエッチャント中に浸漬し、マスク61、51を除去
する。絶縁層3は溶解しないが、襟状成長部分10は溶
解するようにエッチングを行う。それから、ゲート電極
層4を形成する。この場合にも、マスク61、51及び
襟状成長部分10がないので、ゲート電極層4はエミッ
タティップ2の先端部分2Aの上の酸化膜52に十分に
付着する。
In (B), the substrate 1 is immersed in an etchant made of hot phosphoric acid to remove the masks 61 and 51. Etching is performed so that the insulating layer 3 is not dissolved but the collar-shaped growth portion 10 is dissolved. Then, the gate electrode layer 4 is formed. Also in this case, since the masks 61 and 51 and the collar-shaped growth portion 10 are not provided, the gate electrode layer 4 is sufficiently attached to the oxide film 52 on the tip portion 2A of the emitter tip 2.

【0051】(C)においては、エミッタティップ2を
覆っている酸化膜52をエッチャントで除去する。この
実施例においても、ゲート開口部4Aの直径はエミッタ
ティップ2の底面部の直径よりも小さくなる。
In (C), the oxide film 52 covering the emitter tip 2 is removed with an etchant. Also in this embodiment, the diameter of the gate opening 4A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0052】図22は陰極装置100を製造するための
製造方法の第7実施例を示す図である。(A)は、Si
基板1上にエミッタティップ2形成のためのマスク6
1、51を形成し、同マスク61、51をパターニング
し、マスク61、51を使用してSi基板1をエッチン
グしてエミッタティップ2を形成した状態を示してい
る。
FIG. 22 is a view showing a seventh embodiment of the manufacturing method for manufacturing the cathode device 100. (A) is Si
Mask 6 for forming emitter tip 2 on substrate 1
1 and 51 are formed, the masks 61 and 51 are patterned, and the Si substrate 1 is etched using the masks 61 and 51 to form the emitter tip 2.

【0053】(B)においては、基板1を熱リン酸又は
フッ化水素酸からなるエッチャント中に浸漬し、マスク
61、51を除去した後で、エミッタティップ2を鋭く
するために、Si基板1の表面並びにエミッタティップ
2の表面に酸化膜52を形成する。エミッタティップ2
は実質的に円錐状の先端部分2Aのみからなる。なお、
この場合マスクはSiO2 51のみの単層膜でもよい。
(C)においては、酸化膜52を形成した後に、ゲート
電極層4を形成する。この場合にも、マスク61、51
及び襟状成長部分10がないので、ゲート電極層4はエ
ミッタティップ2の先端部分2Aの上の酸化膜52に十
分に付着する。
In (B), the substrate 1 is dipped in an etchant made of hot phosphoric acid or hydrofluoric acid to remove the masks 61 and 51, and then the Si substrate 1 is sharpened to sharpen the emitter tip 2. An oxide film 52 is formed on the surface of the emitter tip 2 and the surface of the emitter tip 2. Emitter tip 2
Consists of a substantially conical tip portion 2A. In addition,
In this case, the mask may be a single layer film made of only SiO 2 51.
In (C), the gate electrode layer 4 is formed after forming the oxide film 52. Also in this case, the masks 61, 51
Since there is no collar-shaped growth portion 10, the gate electrode layer 4 adheres sufficiently to the oxide film 52 on the tip portion 2A of the emitter tip 2.

【0054】(D)においては、エミッタティップ2を
覆っている酸化膜52をエッチャントで除去する。エッ
チャントはエミッタティップ2の先端部分2Aの酸化膜
52の上端部の縁部にできるゲート電極材料のギャッ
プ、又はギャップ状に薄くなっているゲート電極材料に
浸透し、よって酸化膜52が除去される。この場合に
も、図26に示されるように、エミッタティップ2の先
端部分2Aにくびれ2Cができるようにしておけば、図
27に示されるように、ゲート電極層4のギャップ4G
を大きくすることができ、よって酸化膜52の除去がよ
り容易となる。しかし、基板1の表面上の、エミッタテ
ィップ2の配置領域以外の部分においては、酸化膜52
は溶解せずに残り、基板1とゲート電極層4との間の絶
縁層となる。この実施例においても、ゲート開口部4A
の直径はエミッタティップ2の底面部の直径よりも小さ
くなる。
In (D), the oxide film 52 covering the emitter tip 2 is removed with an etchant. The etchant penetrates into the gap of the gate electrode material formed at the edge of the upper end portion of the oxide film 52 of the tip portion 2A of the emitter tip 2 or the gate electrode material thinned like a gap, and thus the oxide film 52 is removed. . Also in this case, as shown in FIG. 26, if a constriction 2C is formed in the tip portion 2A of the emitter tip 2, as shown in FIG. 27, the gap 4G of the gate electrode layer 4 is formed.
The oxide film 52 can be removed more easily. However, the oxide film 52 is formed on the surface of the substrate 1 other than the region where the emitter tip 2 is arranged.
Remains undissolved and becomes an insulating layer between the substrate 1 and the gate electrode layer 4. Also in this embodiment, the gate opening 4A
Is smaller than the diameter of the bottom surface of the emitter tip 2.

【0055】図23は、陰極装置100を製造するため
の製造方法の第8実施例を示す図である。この実施例は
図22の実施例とほぼ同様である。(A)は、Si基板
1上にエミッタティップ2形成のためのマスク61、5
1を形成し、同マスク61、51をパターニングし、マ
スク61、51を使用してSi基板1をエッチングして
エミッタティップ2を形成し、マスク61、51を除去
した後で、エミッタティップ2を鋭くするために、Si
基板1の表面並びにエミッタティップ2の表面に酸化膜
52を形成した状態を示している。
FIG. 23 is a diagram showing an eighth embodiment of the manufacturing method for manufacturing the cathode device 100. This embodiment is almost the same as the embodiment of FIG. (A) shows masks 61, 5 for forming the emitter tip 2 on the Si substrate 1.
1 is formed, the same masks 61 and 51 are patterned, the Si substrate 1 is etched using the masks 61 and 51 to form the emitter tip 2, and the emitter tips 2 are formed after the masks 61 and 51 are removed. Si for sharpening
It shows a state in which an oxide film 52 is formed on the surface of the substrate 1 and the surface of the emitter tip 2.

【0056】(B)においては、酸化膜52を形成した
後に、さらに絶縁層3を形成した後で、ゲート電極層4
を形成する。(C)においては、エミッタティップ2を
覆っている酸化膜52及び絶縁層3の一部をエッチャン
トで除去する。この実施例においても、ゲート開口部4
Aの直径はエミッタティップ2の底面部の直径よりも小
さくなる。
In (B), after forming the oxide film 52 and further forming the insulating layer 3, the gate electrode layer 4 is formed.
To form. In (C), the oxide film 52 covering the emitter tip 2 and part of the insulating layer 3 are removed by an etchant. Also in this embodiment, the gate opening 4
The diameter of A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0057】図24は陰極装置100を製造するための
製造方法の第9実施例を示す図である。この実施例は、
エミッタティップ2が円錐状の先端部分2Aと円柱状の
基端部分2Bとからなる点を除くと、図22の実施例と
ほぼ同様である。すなわち、(A)においては、マスク
を使用してSi基板1をエッチングしてエミッタティッ
プ2を形成し、マスクを除去した後で、Si基板1の表
面並びにエミッタティップ2の表面に酸化膜52を形成
する。
FIG. 24 is a view showing a ninth embodiment of the manufacturing method for manufacturing the cathode device 100. This example
22 is substantially the same as the embodiment shown in FIG. 22, except that the emitter tip 2 is composed of a conical tip portion 2A and a cylindrical base portion 2B. That is, in (A), the Si substrate 1 is etched using a mask to form the emitter tip 2, and after removing the mask, the oxide film 52 is formed on the surface of the Si substrate 1 and the surface of the emitter tip 2. Form.

【0058】(B)においては、酸化膜52を形成した
後に、ゲート電極層4を形成する。(C)においては、
エミッタティップ2を覆っている酸化膜52をエッチャ
ントで除去する。しかし、基板1の表面上の、エミッタ
ティップ2の配置領域以外の部分においては、酸化膜5
2は溶解せずに残り、基板1とゲート電極層4との間の
絶縁層となる。この実施例においても、ゲート開口部4
Aの直径はエミッタティップ2の底面部の直径よりも小
さくなる。
In (B), the gate electrode layer 4 is formed after the oxide film 52 is formed. In (C),
The oxide film 52 covering the emitter tip 2 is removed with an etchant. However, the oxide film 5 is formed on the surface of the substrate 1 other than the region where the emitter tip 2 is arranged.
2 remains undissolved and becomes an insulating layer between the substrate 1 and the gate electrode layer 4. Also in this embodiment, the gate opening 4
The diameter of A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0059】図25は、陰極装置100を製造するため
の製造方法の第10実施例を示す図である。この実施例
は、エミッタティップ2が円錐状の先端部分2Aと円柱
状の基端部分2Bとからなる点を除くと、図23の実施
例とほぼ同様である。すなわち、(A)は、マスクを使
用してSi基板1をエッチングしてエミッタティップ2
を形成し、マスクを除去した後で、Si基板1の表面並
びにエミッタティップ2の表面に酸化膜52を形成す
る。
FIG. 25 is a diagram showing a tenth embodiment of a manufacturing method for manufacturing the cathode device 100. This embodiment is substantially the same as the embodiment of FIG. 23 except that the emitter tip 2 is composed of a conical tip portion 2A and a cylindrical base portion 2B. That is, in (A), the Si substrate 1 is etched using a mask to remove the emitter tip 2
Then, after removing the mask, an oxide film 52 is formed on the surface of the Si substrate 1 and the surface of the emitter tip 2.

【0060】(B)においては、酸化膜52を形成した
後に、さらに絶縁層3を形成した後で、ゲート電極層4
を形成する。(C)においては、エミッタティップ2を
覆っている酸化膜52及び絶縁層3の一部をエッチャン
トで除去する。この実施例においても、ゲート開口部4
Aの直径はエミッタティップ2の底面部の直径よりも小
さくなる。
In (B), after forming the oxide film 52 and further forming the insulating layer 3, the gate electrode layer 4 is formed.
To form. In (C), the oxide film 52 covering the emitter tip 2 and part of the insulating layer 3 are removed by an etchant. Also in this embodiment, the gate opening 4
The diameter of A is smaller than the diameter of the bottom surface of the emitter tip 2.

【0061】[0061]

【発明の効果】本発明によれば、ゲート電極層の開口部
の内周部の直径をエミッタティップの基板との接合部に
おける直径よりも小さくしたので、低い電圧で電界放出
を起こさせることができる陰極装置を得ることができ、
それによって精細な表示装置等を構成することができ
る。しかも、ゲート電極層はエミッタティップの先端部
分により近接して配設することができるので、電界集中
の効果は格段に向上し、微小電界放出冷陰極を動作させ
る為の電圧を低下させることができる。
According to the present invention, since the diameter of the inner peripheral portion of the opening of the gate electrode layer is made smaller than the diameter of the junction of the emitter tip with the substrate, field emission can be caused at a low voltage. Can obtain a cathode device that can
Thereby, a fine display device or the like can be configured. Moreover, since the gate electrode layer can be disposed closer to the tip portion of the emitter tip, the effect of electric field concentration is significantly improved, and the voltage for operating the minute field emission cold cathode can be lowered. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の陰極装置を示す断面図であ
る。
FIG. 1 is a sectional view showing a cathode device according to an embodiment of the present invention.

【図2】図1の陰極装置を使用する例を示す略図であ
る。
2 is a schematic diagram showing an example of using the cathode device of FIG. 1. FIG.

【図3】図1の陰極装置を使用した表示装置の概略斜視
図である。
FIG. 3 is a schematic perspective view of a display device using the cathode device of FIG.

【図4】本発明による陰極装置の製造方法の第1実施例
の1工程を示す図である。
FIG. 4 is a diagram showing a step of the first embodiment of the method for manufacturing a cathode device according to the present invention.

【図5】図4の次の工程を示す図である。FIG. 5 is a diagram showing a step subsequent to that in FIG.

【図6】図5の次の工程を示す図である。FIG. 6 is a diagram showing a step subsequent to that in FIG.

【図7】図6の次の工程を示す図である。FIG. 7 is a diagram showing a step subsequent to that in FIG.

【図8】図7の次の工程を示す図である。FIG. 8 is a diagram showing a step subsequent to that in FIG. 7.

【図9】図8の次の工程を示す図である。FIG. 9 is a diagram showing a step subsequent to that in FIG.

【図10】図9の次の工程を示す図である。FIG. 10 is a diagram showing a step subsequent to that in FIG.

【図11】本発明及び従来技術の陰極装置の電圧と電流
との関係を示す図である。
FIG. 11 is a diagram showing the relationship between voltage and current in cathode devices of the present invention and the prior art.

【図12】本発明及び従来技術の陰極装置のフィールド
エミッション特性を示す図である。
FIG. 12 is a diagram showing field emission characteristics of the cathode device of the present invention and the prior art.

【図13】エミッタティップの高さとゲート電極の厚さ
の関係を示す図である。
FIG. 13 is a diagram showing the relationship between the height of an emitter tip and the thickness of a gate electrode.

【図14】本発明による陰極装置の製造方法の第2実施
例の1工程を示す図である。
FIG. 14 is a diagram showing a step of the second embodiment of the method for manufacturing the cathode device according to the present invention.

【図15】図15の次の工程を示す図である。FIG. 15 is a diagram showing a step subsequent to that in FIG.

【図16】図16の次の工程を示す図である。FIG. 16 is a diagram showing a step subsequent to that in FIG.

【図17】図17の次の工程を示す図である。FIG. 17 is a diagram showing a step subsequent to that in FIG.

【図18】本発明による陰極装置の製造方法の第3実施
例を示す図である。
FIG. 18 is a diagram showing a third embodiment of the method of manufacturing a cathode device according to the present invention.

【図19】本発明による陰極装置の製造方法の第4実施
例を示す図である。
FIG. 19 is a diagram showing a fourth embodiment of the method of manufacturing the cathode device according to the present invention.

【図20】本発明による陰極装置の製造方法の第5実施
例を示す図である。
FIG. 20 is a view showing a fifth embodiment of the method of manufacturing the cathode device according to the present invention.

【図21】本発明による陰極装置の製造方法の第6実施
例を示す図である。
FIG. 21 is a diagram showing a sixth embodiment of the method of manufacturing the cathode device according to the present invention.

【図22】本発明による陰極装置の製造方法の第7実施
例を示す図である。
FIG. 22 is a diagram showing a seventh embodiment of the method of manufacturing the cathode device according to the present invention.

【図23】本発明による陰極装置の製造方法の第8実施
例を示す図である。
FIG. 23 is a diagram showing an eighth embodiment of the method of manufacturing the cathode device according to the present invention.

【図24】本発明による陰極装置の製造方法の第9実施
例を示す図である。
FIG. 24 is a view showing a ninth embodiment of the method of manufacturing the cathode device according to the present invention.

【図25】本発明による陰極装置の製造方法の第10実
施例を示す図である。
FIG. 25 is a diagram showing a tenth embodiment of a method for manufacturing a cathode device according to the present invention.

【図26】図6のエッチング工程の変化例を示す図であ
る。
FIG. 26 is a diagram showing a modification of the etching process of FIG.

【図27】図16のゲート電極工程の変化例を示す図で
ある。
FIG. 27 is a diagram showing a modification of the gate electrode process of FIG.

【図28】従来の陰極装置を示す図である。FIG. 28 is a diagram showing a conventional cathode device.

【図29】従来の陰極装置の製造工程を示す図である。FIG. 29 is a diagram showing a manufacturing process of a conventional cathode device.

【図30】従来の陰極装置の他の製造工程を示す図であ
る。
FIG. 30 is a diagram showing another manufacturing process of the conventional cathode device.

【図31】図30で形成された従来の陰極装置を示す図
である。
31 is a view showing the conventional cathode device formed in FIG. 30. FIG.

【符号の説明】[Explanation of symbols]

1…基板 2…エミッタティップ 3…絶縁層 4…ゲート電極層 52…酸化膜 51,61…マスク 1 ... Substrate 2 ... Emitter tip 3 ... Insulating layer 4 ... Gate electrode layer 52 ... Oxide film 51, 61 ... Mask

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中谷 忠司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tadashi Nakatani 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited

Claims (35)

【特許請求の範囲】[Claims] 【請求項1】 基板(1)と、該基板に形成され、円錐
状の先端部分(2A)を有する少なくとも1つのエミッ
タティップ(2)と、該基板の上方に形成され、該エミ
ッタティップの先端部分を露出させる開口部(4A)を
有するゲート電極層(4)とを具備し、該ゲート電極層
の該開口部(4A)の直径が該エミッタティップ(2)
の該基板との接合部における直径よりも小さいことを特
徴とする陰極装置。
1. A substrate (1), at least one emitter tip (2) formed on the substrate and having a conical tip portion (2A), and a tip of the emitter tip formed above the substrate. A gate electrode layer (4) having an opening (4A) exposing a portion thereof, the diameter of the opening (4A) of the gate electrode layer being the emitter tip (2).
A cathode device having a diameter smaller than a diameter of a junction with the substrate.
【請求項2】 該ゲート電極層の該開口部の内周壁の幅
が該ゲート電極層の厚さよりも大きいことを特徴とする
請求項1に記載の陰極装置。
2. The cathode device according to claim 1, wherein the width of the inner peripheral wall of the opening of the gate electrode layer is larger than the thickness of the gate electrode layer.
【請求項3】 該ゲート電極層の該開口部の内周壁が該
エミッタティップの円錐状の該先端部分の外側で該先端
部分とほぼ平行に延びるほぼ切頭円錐状に形成されるこ
とを特徴とする請求項2に記載の陰極装置。
3. The inner peripheral wall of the opening of the gate electrode layer is formed in a substantially frustoconical shape extending substantially parallel to the tip portion outside the conical tip portion of the emitter tip. The cathode device according to claim 2.
【請求項4】 該基板と該ゲート電極層との間に絶縁層
があり、該絶縁層は該エミッタティップを露出させる開
口部を有することを特徴とする請求項1に記載の陰極装
置。
4. The cathode device according to claim 1, wherein there is an insulating layer between the substrate and the gate electrode layer, and the insulating layer has an opening exposing the emitter tip.
【請求項5】 該基板と該ゲート電極層との間に絶縁層
があり、該絶縁層が酸化膜からなることを特徴とする請
求項1に記載の陰極装置。
5. The cathode device according to claim 1, wherein an insulating layer is provided between the substrate and the gate electrode layer, and the insulating layer is made of an oxide film.
【請求項6】 該エミッタティップは該基板との接合部
と該先端部分との間にほぼ円柱状の基端部分を有するこ
とを特徴とする請求項1に記載の陰極装置。
6. The cathode device according to claim 1, wherein the emitter tip has a substantially cylindrical base end portion between a junction with the substrate and the tip end portion.
【請求項7】 該エミッタティップは該基板との接合部
から該先端部分までほぼ連続的な円錐状に形成されるこ
とを特徴とする請求項1に記載の陰極装置。
7. The cathode device according to claim 1, wherein the emitter tip is formed in a substantially continuous conical shape from a joint portion with the substrate to the tip portion.
【請求項8】 該エミッタティップの該基板との接合部
がカソード電極に電気的に接続されることを特徴とする
請求項1に記載の陰極装置。
8. The cathode device according to claim 1, wherein a joint portion of the emitter tip with the substrate is electrically connected to a cathode electrode.
【請求項9】 円錐状の先端部分を有する少なくとも1
つのエミッタティップ(2)を基板(1)に形成する工
程と、 形成された該エミッタティップの表面に酸化膜(52)
を形成する工程と、 ゲート電極材料が少なくとも該エミッタティップの円錐
状の先端部分の表面の酸化膜に付着せしめられ、かつ該
エミッタティップの先端部分(2A)を露出させる開口
部(4A)を有するようにゲート電極層(4)を形成す
る工程と、 該エミッタティップの表面の酸化膜を除去する工程とを
含み、該酸化膜の除去により、該ゲート電極層の該開口
部の内周壁が該エミッタティップの円錐状の該先端部分
の外側に該先端部分とほぼ平行に延びるよう形成される
ことを特徴とする陰極装置の製造方法。
9. At least one having a conical tip portion.
A step of forming two emitter tips (2) on the substrate (1), and an oxide film (52) on the surface of the formed emitter tips.
And a gate electrode material is attached to at least the oxide film on the surface of the conical tip portion of the emitter tip and has an opening (4A) exposing the tip portion (2A) of the emitter tip. Forming the gate electrode layer (4) and removing the oxide film on the surface of the emitter tip. By removing the oxide film, the inner peripheral wall of the opening of the gate electrode layer is removed. A method of manufacturing a cathode device, wherein the emitter tip is formed outside the conical tip portion so as to extend substantially parallel to the tip portion.
【請求項10】 該基板と該ゲート電極層との間に該エ
ミッタティップを露出させる開口部を有する絶縁層を形
成する工程を含むことを特徴とする請求項9に記載の陰
極装置の製造方法。
10. The method of manufacturing a cathode device according to claim 9, further comprising forming an insulating layer having an opening exposing the emitter tip between the substrate and the gate electrode layer. .
【請求項11】 該絶縁層形成工程が、該エミッタティ
ップの中間部から寄生的に成長する襟状成長部分の形成
を含み、該ゲート電極層の形成工程において、該襟状成
長部分をマスクとして使用してゲート電極材料が該襟状
成長部分の上方で該エミッタティップの先端部分の近傍
へまわりこむようにすることを特徴とする請求項10に
記載の陰極装置の製造方法。
11. The step of forming the insulating layer includes the formation of a collar-shaped growth portion that parasitically grows from an intermediate portion of the emitter tip, and the step of forming the gate electrode layer uses the collar-shaped growth portion as a mask. 11. The method of manufacturing a cathode device according to claim 10, wherein the gate electrode material is used so as to wrap around the collar-shaped growth portion and near the tip portion of the emitter tip.
【請求項12】 該ゲート電極層を形成する工程におい
て、該ゲート電極層の該開口部の内周壁が該エミッタテ
ィップの円錐状の該先端部分の外側に該先端部分とほぼ
平行に延びるほぼ切頭円錐状に形成されることを特徴と
する請求項9に記載の陰極装置の製造方法。
12. In the step of forming the gate electrode layer, the inner peripheral wall of the opening of the gate electrode layer extends substantially parallel to the tip portion outside the conical tip portion of the emitter tip. The method for manufacturing a cathode device according to claim 9, wherein the cathode device is formed in a conical shape.
【請求項13】 エミッタティップの形成工程が、基板
にエミッタティップの形状に対応するマスクを形成する
工程と、該マスクを用いて該基板をエッチングする工程
と、該マスクを除去する工程とを含むことを特徴とする
請求項9に記載の陰極装置の製造方法。
13. The step of forming the emitter tip includes the step of forming a mask corresponding to the shape of the emitter tip on the substrate, the step of etching the substrate using the mask, and the step of removing the mask. 10. The method for manufacturing a cathode device according to claim 9, wherein:
【請求項14】 該マスクの少なくとも一部を該酸化膜
とは異なった材料で形成し、該マスクを除去する工程に
おいて、該マスクを該酸化膜に対して選択的に除去する
ことを特徴とする請求項13に記載の陰極装置の製造方
法。
14. The mask is formed of at least a part of a material different from that of the oxide film, and in the step of removing the mask, the mask is selectively removed with respect to the oxide film. The method for manufacturing a cathode device according to claim 13.
【請求項15】 該マスクを除去する工程が該ゲート電
極層の形成工程の後に行われることを特徴とする請求項
14に記載の陰極装置の製造方法。
15. The method of manufacturing a cathode device according to claim 14, wherein the step of removing the mask is performed after the step of forming the gate electrode layer.
【請求項16】 該マスクを除去する工程が該ゲート電
極層の形成工程の前に行われることを特徴とする請求項
14に記載の陰極装置の製造方法。
16. The method of manufacturing a cathode device according to claim 14, wherein the step of removing the mask is performed before the step of forming the gate electrode layer.
【請求項17】 該酸化膜形成工程が熱酸化処理工程か
らなることを特徴とする請求項9に記載の陰極装置の製
造方法。
17. The method for manufacturing a cathode device according to claim 9, wherein the oxide film forming step comprises a thermal oxidation treatment step.
【請求項18】 該酸化膜形成工程において、酸化膜が
該エミッタティップの表面並びに該基板の表面に形成さ
れ、該基板の表面の酸化膜が該基板と該ゲート電極層と
の間の絶縁層として作用することを特徴とする請求項1
7に記載の陰極装置の製造方法。
18. In the oxide film forming step, an oxide film is formed on the surface of the emitter tip and the surface of the substrate, and the oxide film on the surface of the substrate is an insulating layer between the substrate and the gate electrode layer. It acts as the following.
7. The method for manufacturing a cathode device according to 7.
【請求項19】 該基板の表面の酸化膜とは別に該基板
と該ゲート電極層との間に絶縁層を形成する工程を含
み、該絶縁層形成工程が該酸化処理の前に行われること
を特徴とする請求項17に記載の陰極装置の製造方法。
19. A step of forming an insulating layer between the substrate and the gate electrode layer separately from an oxide film on the surface of the substrate, wherein the step of forming the insulating layer is performed before the oxidation treatment. The method for manufacturing a cathode device according to claim 17, wherein
【請求項20】 該基板の表面の酸化膜とは別に該基板
と該ゲート電極層との間に絶縁層を形成する工程を含
み、該絶縁層形成工程が該酸化処理の後に行われること
を特徴とする請求項17に記載の陰極装置の製造方法。
20. A step of forming an insulating layer between the substrate and the gate electrode layer separately from an oxide film on the surface of the substrate, the insulating layer forming step being performed after the oxidation treatment. The method of manufacturing a cathode device according to claim 17, wherein the method is a cathode device.
【請求項21】 エミッタティップの形成工程が、基板
にエミッタティップの形状に対応するマスクを形成する
工程と、該マスクを用いて該基板をエッチングする工程
と、該マスクを除去する工程とを含み、 該酸化膜形成工程の後でゲート電極層形成工程の前に該
基板と該ゲート電極層との間に該エミッタティップを露
出させる開口部を有する絶縁層を形成する工程を含み、 該マスク除去工程及び該酸化膜除去工程がゲート電極層
形成工程の後に行われることを特徴とする請求項9に記
載の陰極装置の製造方法。
21. The step of forming the emitter tip includes the step of forming a mask corresponding to the shape of the emitter tip on the substrate, the step of etching the substrate using the mask, and the step of removing the mask. Including a step of forming an insulating layer having an opening exposing the emitter tip between the substrate and the gate electrode layer after the oxide film forming step and before the gate electrode layer forming step, the mask removal 10. The method for manufacturing a cathode device according to claim 9, wherein the step and the oxide film removing step are performed after the gate electrode layer forming step.
【請求項22】 該絶縁層の形成工程が、該エミッタテ
ィップの中間部から寄生的に成長する襟状成長部分の形
成を含み、該ゲート電極層の形成工程において、該襟状
成長部分をマスクとして使用してゲート電極材料が該襟
状成長部分の上方で該エミッタティップの先端部分の近
傍へまわりこむようにし、ゲート電極層の形成の後で該
マスク及び該エミッタティップの周囲の酸化膜とともに
該襟状成長部分を除去することを特徴とする請求項21
に記載の陰極装置の製造方法。
22. The step of forming the insulating layer includes forming a collar-shaped growth portion that parasitically grows from an intermediate portion of the emitter tip, and the collar-shaped growth portion is masked in the step of forming the gate electrode layer. Used as a gate electrode material so as to wrap around the tip of the emitter tip above the collared growth and, together with the oxide around the mask and the emitter tip after formation of the gate electrode layer. 22. Removing the collared growth portion.
A method for manufacturing the cathode device according to 1.
【請求項23】 エミッタティップの形成工程が、基板
にエミッタティップのためのマスクを形成する工程と、
該マスクを用いて該基板をエッチングする工程と、該マ
スクを除去する工程とを含み、 該酸化膜形成工程の後かつゲート電極層形成工程の前で
該基板と該ゲート電極層との間に該エミッタティップを
露出させる開口部を有する絶縁層を形成する工程を含
み、 該マスク除去工程が絶縁層形成工程の後かつゲート電極
層形成工程の前に行われ、該酸化膜除去工程が該ゲート
電極層の形成の後で行われることを特徴とする請求項9
に記載の陰極装置の製造方法。
23. The step of forming the emitter tip comprises the step of forming a mask for the emitter tip on the substrate,
Including a step of etching the substrate using the mask, and a step of removing the mask, between the substrate and the gate electrode layer after the oxide film forming step and before the gate electrode layer forming step. A step of forming an insulating layer having an opening exposing the emitter tip, the mask removing step is performed after the insulating layer forming step and before the gate electrode layer forming step, and the oxide film removing step is performed. 10. The process according to claim 9, which is performed after forming the electrode layer.
A method for manufacturing the cathode device according to 1.
【請求項24】 該絶縁層の形成工程が、該エミッタテ
ィップの中間部から寄生的に成長する襟状成長部分の形
成を含み、該ゲート電極層の形成工程において、該襟状
成長部分をマスクとして使用してゲート電極材料が該襟
状成長部分の上方で該エミッタティップの先端部分の近
傍へまわりこむようにし、ゲート電極層の形成の後で該
マスク及び該エミッタティップの周囲の酸化膜とともに
該襟状成長部分を除去することを特徴とする請求項23
に記載の陰極装置の製造方法。
24. The step of forming the insulating layer includes forming a collar-shaped growth portion that parasitically grows from an intermediate portion of the emitter tip, and the step of forming the gate electrode layer masks the collar-shaped growth portion. Used as a gate electrode material so as to wrap around the tip of the emitter tip above the collared growth and, together with the oxide around the mask and the emitter tip after formation of the gate electrode layer. 24. Removing the collared growth portion.
A method for manufacturing the cathode device according to 1.
【請求項25】 エミッタティップの形成工程が、基板
にエミッタティップのためのマスクを形成する工程と、
該マスクを用いて該基板をエッチングする工程と、該マ
スクを除去する工程とを含み、 該酸化膜形成工程の前に該基板と該ゲート電極層との間
に該エミッタティップを露出させる開口部を有する絶縁
層を形成する工程を含み、 該マスク除去工程が絶縁層形成工程の後かつ該酸化膜形
成工程の前に行われ、該マスク除去工程の後で該ゲート
電極層形成工程が行われることを特徴とする請求項9に
記載の陰極装置の製造方法。
25. The step of forming the emitter tip comprises the step of forming a mask for the emitter tip on the substrate,
An opening for exposing the emitter tip between the substrate and the gate electrode layer before the oxide film forming step, the step including etching the substrate using the mask and removing the mask; Forming an insulating layer, the mask removing step is performed after the insulating layer forming step and before the oxide film forming step, and the gate electrode layer forming step is performed after the mask removing step. 10. The method for manufacturing a cathode device according to claim 9, wherein:
【請求項26】 エミッタティップの形成工程が、基板
にエミッタティップのためのマスクを形成する工程と、
該マスクを用いて該基板をエッチングする工程と、該マ
スクを除去する工程とを含み、 該酸化膜形成工程の後に該基板と該ゲート電極層との間
に該エミッタティップを露出させる開口部を有する絶縁
層を形成する工程を含み、 該マスク除去工程が絶縁層形成工程の後で行われること
を特徴とする請求項9に記載の陰極装置の製造方法。
26. The step of forming an emitter tip comprises the step of forming a mask for the emitter tip on a substrate,
An etching step for etching the substrate using the mask and a step for removing the mask, and an opening for exposing the emitter tip is provided between the substrate and the gate electrode layer after the oxide film forming step. 10. The method of manufacturing a cathode device according to claim 9, further comprising the step of forming the insulating layer, the mask removing step being performed after the insulating layer forming step.
【請求項27】 該絶縁層の形成工程が、該エミッタテ
ィップの中間部から寄生的に成長する襟状成長部分の形
成を含み、該ゲート電極層の形成工程において、該襟状
成長部分をマスクとして使用してゲート電極材料が該襟
状成長部分の上方で該エミッタティップの先端部分の近
傍へまわりこむようにし、ゲート電極層の形成の後で該
マスク及び該エミッタティップの周囲の酸化膜とともに
該襟状成長部分を除去することを特徴とする請求項26
に記載の陰極装置の製造方法。
27. The step of forming the insulating layer includes forming a collar-shaped growth portion that parasitically grows from an intermediate portion of the emitter tip, and the step of forming the gate electrode layer masks the collar-shaped growth portion. Used as a gate electrode material so as to wrap around the tip of the emitter tip above the collared growth and, together with the oxide around the mask and the emitter tip after formation of the gate electrode layer. 27. The collared growth portion is removed.
A method for manufacturing the cathode device according to 1.
【請求項28】 エミッタティップの形成工程が、基板
にエミッタティップのためのマスクを形成する工程と、
該マスクを使用して該基板をエッチングする工程と、該
マスクを除去する工程とを含み、 該マスク除去工程が酸化膜形成工程の前に行われ、該基
板上の酸化膜が該基板と該ゲート電極層との間の絶縁層
となることを特徴とする請求項9に記載の陰極装置の製
造方法。
28. The step of forming the emitter tip comprises the step of forming a mask for the emitter tip on the substrate,
Including a step of etching the substrate using the mask and a step of removing the mask, wherein the mask removing step is performed before the oxide film forming step, and the oxide film on the substrate is removed from the substrate and the oxide film. 10. The method for manufacturing a cathode device according to claim 9, which is an insulating layer between the gate electrode layer and the gate electrode layer.
【請求項29】 エミッタティップの形成工程が、基板
にエミッタティップのためのマスクを形成する工程と、
該マスクを用いて該基板をエッチングする工程と、該マ
スクを除去する工程とを含み、 該酸化膜形成工程の前に該基板と該ゲート電極層との間
に該エミッタティップを露出させる開口部を有する絶縁
層を形成する工程を含み、 該マスク除去工程が酸化膜形成工程の前に行われること
を特徴とする請求項9に記載の陰極装置の製造方法。
29. The step of forming an emitter tip comprises the step of forming a mask for the emitter tip on a substrate,
An opening for exposing the emitter tip between the substrate and the gate electrode layer before the oxide film forming step, the step including etching the substrate using the mask and removing the mask; 10. The method for manufacturing a cathode device according to claim 9, further comprising: a step of forming an insulating layer having: and the mask removing step is performed before the oxide film forming step.
【請求項30】 該ゲート電極層の形成工程において、
該基板を回転軸線のまわりで回転しつつゲート電極材料
を該基板に該回転軸線に対して斜め方向から蒸着するこ
とを特徴とする請求項9に記載の陰極装置の製造方法。
30. In the step of forming the gate electrode layer,
10. The method for manufacturing a cathode device according to claim 9, wherein the gate electrode material is vapor-deposited on the substrate in a direction oblique to the rotation axis while rotating the substrate about the rotation axis.
【請求項31】 該ゲート電極層の形成工程において、
ゲート電極材料を該基板にスパッタリング法により付着
させることを特徴とする請求項9に記載の陰極装置の製
造方法。
31. In the step of forming the gate electrode layer,
The method of manufacturing a cathode device according to claim 9, wherein the gate electrode material is attached to the substrate by a sputtering method.
【請求項32】 該ゲート電極層の形成工程において、
ゲート電極材料を該基板にCVD法により付着させるこ
とを特徴とする請求項9に記載の陰極装置の製造方法。
32. In the step of forming the gate electrode layer,
10. The method for manufacturing a cathode device according to claim 9, wherein the gate electrode material is attached to the substrate by a CVD method.
【請求項33】 エミッタティップの形工程において、
最初に等方性に近いエッチングを行い、引き続き異方性
エッチングを行って、円錐状の先端部分及びほぼ円柱状
の基端部分を有する該エミッタティップを形成すること
を特徴とする請求項9に記載の陰極装置。
33. In the step of forming an emitter tip,
10. Nearly isotropic etching is performed first, followed by anisotropic etching to form the emitter tip having a conical tip portion and a substantially cylindrical base end portion. The described cathode device.
【請求項34】 陰極装置と、該陰極装置から放出した
電子を受ける陽極装置とからなる表示装置であって、 該陰極装置が、基板(1)と、該基板に形成され、円錐
状の先端部分(2A)を有する少なくとも1つのエミッ
タティップ(2)と、該基板の上方に形成され、該エミ
ッタティップの先端部分を露出させる開口部(4A)を
有するゲート電極層(4)とを具備し、該ゲート電極層
の該開口部(4A)の直径が該エミッタティップ(2)
の該基板との接合部における直径よりも小さいことを特
徴とする表示装置。
34. A display device comprising a cathode device and an anode device for receiving electrons emitted from the cathode device, the cathode device comprising a substrate (1) and a conical tip formed on the substrate. And at least one emitter tip (2) having a portion (2A), and a gate electrode layer (4) formed above the substrate and having an opening (4A) exposing a tip portion of the emitter tip. , The diameter of the opening (4A) of the gate electrode layer is equal to the emitter tip (2)
A display device having a diameter smaller than a diameter of a joint portion with the substrate.
【請求項35】 複数のグループのエミッタティップ
(2)がマトリクス状に配置され、該陽極装置は該エミ
ッタティップ(2)のマトリクスの行及び列の少なくと
も一方に対応して配置された表示部(202)を有する
ことを特徴とする請求項34に記載の表示装置。
35. A plurality of groups of emitter tips (2) are arranged in a matrix form, and the anode device is arranged corresponding to at least one of rows and columns of a matrix of the emitter tips (2). The display device according to claim 34, further comprising: 202).
JP11530994A 1993-06-14 1994-05-27 Cathode device and its manufacture Pending JPH0765706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11530994A JPH0765706A (en) 1993-06-14 1994-05-27 Cathode device and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-141654 1993-06-14
JP14165493 1993-06-14
JP11530994A JPH0765706A (en) 1993-06-14 1994-05-27 Cathode device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0765706A true JPH0765706A (en) 1995-03-10

Family

ID=26453850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11530994A Pending JPH0765706A (en) 1993-06-14 1994-05-27 Cathode device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0765706A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5924903A (en) * 1996-02-07 1999-07-20 Nec Corporation Method of fabricating a cold cathode for field emission
US6043103A (en) * 1997-06-25 2000-03-28 Nec Corporation Field-emission cold cathode and method of manufacturing same
KR20040034251A (en) * 2002-10-21 2004-04-28 삼성에스디아이 주식회사 Field emission device
JP2005135590A (en) * 2003-10-28 2005-05-26 Sony Corp Electron emitting element and its manufacturing method, and display device and its manufacturing method
KR100569264B1 (en) * 1999-06-21 2006-04-10 비오이 하이디스 테크놀로지 주식회사 Method of manufacturing field emission display device
US7175495B2 (en) 1999-03-19 2007-02-13 Kabushiki Kaisha Toshiba Method of manufacturing field emission device and display apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5924903A (en) * 1996-02-07 1999-07-20 Nec Corporation Method of fabricating a cold cathode for field emission
US6043103A (en) * 1997-06-25 2000-03-28 Nec Corporation Field-emission cold cathode and method of manufacturing same
US7175495B2 (en) 1999-03-19 2007-02-13 Kabushiki Kaisha Toshiba Method of manufacturing field emission device and display apparatus
KR100569264B1 (en) * 1999-06-21 2006-04-10 비오이 하이디스 테크놀로지 주식회사 Method of manufacturing field emission display device
KR20040034251A (en) * 2002-10-21 2004-04-28 삼성에스디아이 주식회사 Field emission device
US7233102B2 (en) 2002-10-21 2007-06-19 Samsung Sdi Co., Ltd. Field emission device with gate having cylindrical part
JP2005135590A (en) * 2003-10-28 2005-05-26 Sony Corp Electron emitting element and its manufacturing method, and display device and its manufacturing method
JP4507557B2 (en) * 2003-10-28 2010-07-21 ソニー株式会社 Method for manufacturing electron-emitting device and method for manufacturing display device

Similar Documents

Publication Publication Date Title
US5401676A (en) Method for making a silicon field emission device
US4307507A (en) Method of manufacturing a field-emission cathode structure
US5775968A (en) Cathode device having smaller opening
JP3249288B2 (en) Micro vacuum tube and method of manufacturing the same
JP2000500266A (en) Field emitter device and bale process for fabricating the same
JP2896308B2 (en) Field emission array, method of manufacturing the same, and method of manufacturing microchip
EP0696814B1 (en) Field emission type electron emitting device and method of producing the same
JPH0765706A (en) Cathode device and its manufacture
US6570305B1 (en) Field emission electron source and fabrication process thereof
JP3388870B2 (en) Micro triode vacuum tube and method of manufacturing the same
JP2601091B2 (en) Electron-emitting device
US5481156A (en) Field emission cathode and method for manufacturing a field emission cathode
JP3190850B2 (en) Manufacturing method of vacuum micro element and vacuum micro element by this manufacturing method
JP3211572B2 (en) Field emission type electronic device and method of manufacturing the same
KR100257568B1 (en) Method for a field emitter array of a field emission display
JP3295864B2 (en) Field emission cathode and method of manufacturing the same
JP3086445B2 (en) Method of forming field emission device
JPH08106846A (en) Field emission type electron emitting element and its manufacture
US5468169A (en) Field emission device employing a sequential emitter electrode formation method
JP3097523B2 (en) Method for manufacturing field emission element
JP3457054B2 (en) Method of manufacturing rod-shaped silicon structure
JP3207700B2 (en) Method of manufacturing field emission type electron source device
JPH05182583A (en) Field emission type element and manufacture thereof
JPH0887954A (en) Field emission type electron emitting element, its manufacture, and vacuum tube, rectifier and display device using the element
KR100218684B1 (en) Manufacturing method of field emission device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030218