JP3008434B2 - 微分機能を備えたアナログ／ディジタル変換装置 - Google Patents
微分機能を備えたアナログ／ディジタル変換装置Info
- Publication number
- JP3008434B2 JP3008434B2 JP2065660A JP6566090A JP3008434B2 JP 3008434 B2 JP3008434 B2 JP 3008434B2 JP 2065660 A JP2065660 A JP 2065660A JP 6566090 A JP6566090 A JP 6566090A JP 3008434 B2 JP3008434 B2 JP 3008434B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binary
- analog
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログの入力信号をアナログ／ディジタ
ル変換しかつ入力信号の微分信号をも、同時に変換する
アナログ／ディジタル変換装置に関する。
ル変換しかつ入力信号の微分信号をも、同時に変換する
アナログ／ディジタル変換装置に関する。
従来の状態の検出においては、アナログ（値）信号を
A/D［アナログ／ディジタル］変換し、ディジタル
（値）信号を得て、前回演算のディジタル（値）信号と
今回演算のディジタル（値）信号との差分によって微分
値を検出している。
A/D［アナログ／ディジタル］変換し、ディジタル
（値）信号を得て、前回演算のディジタル（値）信号と
今回演算のディジタル（値）信号との差分によって微分
値を検出している。
従来の方法ではA/D［アナログ／ディジタル］変換す
る回路と、微分するために差分をとる回路が必要であ
る。
る回路と、微分するために差分をとる回路が必要であ
る。
また、その微分値はノイズが問題になるため、ディジ
タル量で表された差分にソフトあるいはハードのフィル
ターをつける必要があるため部品点数が増え、高価とな
る。
タル量で表された差分にソフトあるいはハードのフィル
ターをつける必要があるため部品点数が増え、高価とな
る。
そこで、本発明は、アナログ信号のA/D変換と、その
微分値のA/D変換をそれぞれダイレクトに行い、微分値
のフィルタリングも容易にできるコストの低いA/D変換
器を得ることを、その目的とする。
微分値のA/D変換をそれぞれダイレクトに行い、微分値
のフィルタリングも容易にできるコストの低いA/D変換
器を得ることを、その目的とする。
上記目的を達成するために、請求項１記載の発明は、
一定のデューティ比を有する２値キャリアパルス信号を
入力し、これを積分する加算積分器と、アナログ被測定
信号と前記加算積分器からの負帰還信号とを入力し、こ
れらの偏差を示す偏差信号を出力する偏差演算器と、前
記偏差演算器からの偏差信号の入力が第１のしきい値を
超えるか否かに基づき第１の２値パルス信号を出力する
第１の２値パルス出力回路と、前記加算積分器からの出
力信号の入力が第２のしきい値を超えるか否かに基づき
第２の２値パルス信号を出力する第２の２値パルス出力
回路と、を備え、前記加算積分器は、前記２値キャリア
パルス信号と前記第１の２値パルスとを加算積分し、前
記第１の２値パルス出力回路からの第１の２値パルス信
号を、前記アナログ被測定信号の微分値に対応する第１
のディジタル信号として第１の出力端子から出力し、前
記第２の２値パルス出力回路からの第２の２値パルス信
号を、前記アナログ被測定信号に対応する第２のディジ
タル信号として第２の出力端子から出力する、ことを特
徴とする。
一定のデューティ比を有する２値キャリアパルス信号を
入力し、これを積分する加算積分器と、アナログ被測定
信号と前記加算積分器からの負帰還信号とを入力し、こ
れらの偏差を示す偏差信号を出力する偏差演算器と、前
記偏差演算器からの偏差信号の入力が第１のしきい値を
超えるか否かに基づき第１の２値パルス信号を出力する
第１の２値パルス出力回路と、前記加算積分器からの出
力信号の入力が第２のしきい値を超えるか否かに基づき
第２の２値パルス信号を出力する第２の２値パルス出力
回路と、を備え、前記加算積分器は、前記２値キャリア
パルス信号と前記第１の２値パルスとを加算積分し、前
記第１の２値パルス出力回路からの第１の２値パルス信
号を、前記アナログ被測定信号の微分値に対応する第１
のディジタル信号として第１の出力端子から出力し、前
記第２の２値パルス出力回路からの第２の２値パルス信
号を、前記アナログ被測定信号に対応する第２のディジ
タル信号として第２の出力端子から出力する、ことを特
徴とする。
請求項２記載の発明は、請求項１記載の発明におい
て、前記加算積分器に入力される前記２値キャリアパル
ス信号の入力量が、前記第１の２値パルス出力回路の出
力の極性に応じて発生する正電圧信号又は負電圧信号よ
って加減される、ことを特徴とする。
て、前記加算積分器に入力される前記２値キャリアパル
ス信号の入力量が、前記第１の２値パルス出力回路の出
力の極性に応じて発生する正電圧信号又は負電圧信号よ
って加減される、ことを特徴とする。
請求項３記載の発明は、請求項２記載の発明におい
て、前記正電圧信号及び負電圧信号の振幅が、前記２値
キャリアパルス信号の振幅より小さなものである、こと
を特徴とする。
て、前記正電圧信号及び負電圧信号の振幅が、前記２値
キャリアパルス信号の振幅より小さなものである、こと
を特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれかに
記載の発明において、前記２値キャリアパルス信号のデ
ューティ比が50％である、ことを特徴とする。
記載の発明において、前記２値キャリアパルス信号のデ
ューティ比が50％である、ことを特徴とする。
本発明は、上記の構成からなるので、アナログ信号の
A/D変換とその微分値のA/D変換をそれぞれダイレクトに
実行でき、微分値のフィルタリングも容易に可能とな
る。
A/D変換とその微分値のA/D変換をそれぞれダイレクトに
実行でき、微分値のフィルタリングも容易に可能とな
る。
第１図は本発明の実施例に係るアナログ／ディジタル
変換装置の構成図である。この図に示すように、本変換
装置は、被測定信号であるアナログ信号を入力する入力
端子ａに接続された偏差演算器ｂと、第１の２値パルス
出力回路Ｃと、入力量加減回路Ｊと、２値キャリアパル
ス信号を入力する入力端子Ｆに接続された加算積分器Ｅ
と、第２の２値パルス出力回路と、第１の２値パルス出
力回路の出力側に接続された第１の出力端子（アナログ
信号の微分値のPWM信号を出力）Ｈと、第２の２値パル
ス出力回路の出力側に接続された第２の出力端子（アナ
ログ信号のPWM信号を出力）ｉと、を備えている。
変換装置の構成図である。この図に示すように、本変換
装置は、被測定信号であるアナログ信号を入力する入力
端子ａに接続された偏差演算器ｂと、第１の２値パルス
出力回路Ｃと、入力量加減回路Ｊと、２値キャリアパル
ス信号を入力する入力端子Ｆに接続された加算積分器Ｅ
と、第２の２値パルス出力回路と、第１の２値パルス出
力回路の出力側に接続された第１の出力端子（アナログ
信号の微分値のPWM信号を出力）Ｈと、第２の２値パル
ス出力回路の出力側に接続された第２の出力端子（アナ
ログ信号のPWM信号を出力）ｉと、を備えている。
偏差演算器ｂは、抵抗111,112,113及びオペアンプ101
により構成されており、オペアンプ101はアナログ被測
定信号と加算積分器Ｅからの負帰還信号とを入力して両
者の偏差を示す偏差信号を出力するようになっている。
により構成されており、オペアンプ101はアナログ被測
定信号と加算積分器Ｅからの負帰還信号とを入力して両
者の偏差を示す偏差信号を出力するようになっている。
第１の２値パルス出力回路Ｃはコンパレータ102によ
り構成されており、コンパレータ102の反転入力端子は
オペアンプ101の出力端子に接続され、非反転入力端子
は接地されている。そして、コンパレータ102の出力信
号は第１の出力端子Ｈに出力されるようになっている。
り構成されており、コンパレータ102の反転入力端子は
オペアンプ101の出力端子に接続され、非反転入力端子
は接地されている。そして、コンパレータ102の出力信
号は第１の出力端子Ｈに出力されるようになっている。
入力量加減回路Ｊは、コンパレータ102の出力信号を
入力するインバータ105を有し、さらに、リレー106,107
を有している。リレー106は、インバータ105の出力によ
り正直流電圧源＋Vcのオンオフを行い、リレー107は、
コンパレータ102の出力により負直流電圧源−Vcのオン
オフを行うようになっている。
入力するインバータ105を有し、さらに、リレー106,107
を有している。リレー106は、インバータ105の出力によ
り正直流電圧源＋Vcのオンオフを行い、リレー107は、
コンパレータ102の出力により負直流電圧源−Vcのオン
オフを行うようになっている。
加算積分器Ｅは、リレー106に接続された抵抗114、リ
レー107に接続された抵抗115、及び入力端子Ｆに接続さ
れた抵抗116を有しており、さらに、コンデンサ117と、
オペアンプ103とを有している。そして、オペアンプ103
の出力信号が、前述した負帰還信号として偏差演算器ｂ
の抵抗112を介してオペアンプ101の反転入力端子に出力
されるようになっている。
レー107に接続された抵抗115、及び入力端子Ｆに接続さ
れた抵抗116を有しており、さらに、コンデンサ117と、
オペアンプ103とを有している。そして、オペアンプ103
の出力信号が、前述した負帰還信号として偏差演算器ｂ
の抵抗112を介してオペアンプ101の反転入力端子に出力
されるようになっている。
第２の２値パルス出力回路Ｇはコンパレータ104によ
り構成されており、コンパレータ104の反転入力端子は
オペアンプ103の出力端子に接続され、非反転入力端子
は接地されている。そして、コンパレータ104の出力信
号は第２の出力端子ｉに出力されるようになっている。
り構成されており、コンパレータ104の反転入力端子は
オペアンプ103の出力端子に接続され、非反転入力端子
は接地されている。そして、コンパレータ104の出力信
号は第２の出力端子ｉに出力されるようになっている。
第２図は、本発明の原理を示す説明図である。この図
において、入力端子ａにアナログ被測定信号としての電
圧信号Vinが減算器ｂ（第１図の偏差信号器ｂに対応す
る）の＋端子に入力される。また、端子Ｆには２値キャ
リアパルス信号が入力され、これが加算器（第１図の抵
抗114〜116に対応する）を介して積分器Ｅに入力され
る。積分器Ｅは、この２値キャリアパルス信号を積分
し、積分値V3を減算器ｂの一端子に出力する。減算器ｂ
は、信号VinとV3との間の偏差信号を第１の２値パルス
出力回路Ｃに出力する。第１の２値パルス出力回路Ｃ
は、この偏差信号に基づき第１の２値パルス信号を出力
する。この２値パルス信号は、加算器及び積分器Ｅを介
して減算器ｂの一端子に負帰還される。したがって、こ
の２値パルス信号は、減算器ｂに入力されるVinとV3と
の偏差をゼロにするような出力となる。そして、この第
１の２値パルス出力回路Ｃからの第１の２値パルス信号
が微分値PWM信号として第１の出力端子Ｈから出力され
る。また、積分器Ｅからの積分値V3は第２の２値パルス
出力回路Ｇにも出力される。第２の２値パルス出力回路
Ｇは、この積分値V3の入力に基づき第２の２値パルス信
号を出力する。そして、この第２の２値パルス信号がア
ナログ被測定信号のPWM信号として第２の出力端子ｉか
ら出力される。
において、入力端子ａにアナログ被測定信号としての電
圧信号Vinが減算器ｂ（第１図の偏差信号器ｂに対応す
る）の＋端子に入力される。また、端子Ｆには２値キャ
リアパルス信号が入力され、これが加算器（第１図の抵
抗114〜116に対応する）を介して積分器Ｅに入力され
る。積分器Ｅは、この２値キャリアパルス信号を積分
し、積分値V3を減算器ｂの一端子に出力する。減算器ｂ
は、信号VinとV3との間の偏差信号を第１の２値パルス
出力回路Ｃに出力する。第１の２値パルス出力回路Ｃ
は、この偏差信号に基づき第１の２値パルス信号を出力
する。この２値パルス信号は、加算器及び積分器Ｅを介
して減算器ｂの一端子に負帰還される。したがって、こ
の２値パルス信号は、減算器ｂに入力されるVinとV3と
の偏差をゼロにするような出力となる。そして、この第
１の２値パルス出力回路Ｃからの第１の２値パルス信号
が微分値PWM信号として第１の出力端子Ｈから出力され
る。また、積分器Ｅからの積分値V3は第２の２値パルス
出力回路Ｇにも出力される。第２の２値パルス出力回路
Ｇは、この積分値V3の入力に基づき第２の２値パルス信
号を出力する。そして、この第２の２値パルス信号がア
ナログ被測定信号のPWM信号として第２の出力端子ｉか
ら出力される。
第３図は、第１図の動作の時間的経過を示すタイムチ
ャートである。第３図（ａ）は入力端子ａからのアナロ
グ被測定信号Vinを示し、第３図（ｂ）は入力端子Ｆか
らの２値キャリアパルス信号の電圧波形を示し、第３図
（ｃ）は積分器Ｅの出力電圧波形を示し、第３図（ｄ）
は第１の２値パルス出力回路ＣのPWM出力（微分値）を
示し、第３図（ｅ）は第２の２値パルス出力回路ＧのPW
M出力を示している。なお、縦軸に電圧、横軸に各時点
の時刻t1〜t15を示している。
ャートである。第３図（ａ）は入力端子ａからのアナロ
グ被測定信号Vinを示し、第３図（ｂ）は入力端子Ｆか
らの２値キャリアパルス信号の電圧波形を示し、第３図
（ｃ）は積分器Ｅの出力電圧波形を示し、第３図（ｄ）
は第１の２値パルス出力回路ＣのPWM出力（微分値）を
示し、第３図（ｅ）は第２の２値パルス出力回路ＧのPW
M出力を示している。なお、縦軸に電圧、横軸に各時点
の時刻t1〜t15を示している。
アナログ被測定信号Vin＝０の場合（時点t1〜t4）、
積分器Ｅの出力V3の積分値は零となる。このとき、第１
の２値パルス出力回路Ｃ及び第２の２値パルス出力回路
Ｇはデューティ比50％のパルスを出力する。
積分器Ｅの出力V3の積分値は零となる。このとき、第１
の２値パルス出力回路Ｃ及び第２の２値パルス出力回路
Ｇはデューティ比50％のパルスを出力する。
いま、アナログ被測定信号Vin＞０が入力された時点t
4であるとすると、被測定信号Vinと積分器出力V3がアン
バランスになり、第３図（ｄ）のように第１の２値パル
ス出力回路Ｃがこのアンバランスを修正する信号を積分
器Ｅに加える。このときの第１の２値パルス出力回路Ｃ
のPWM出力のデューティ比が微分値となる。
4であるとすると、被測定信号Vinと積分器出力V3がアン
バランスになり、第３図（ｄ）のように第１の２値パル
ス出力回路Ｃがこのアンバランスを修正する信号を積分
器Ｅに加える。このときの第１の２値パルス出力回路Ｃ
のPWM出力のデューティ比が微分値となる。
次に、積分器Ｅの出力は第１の２値パルス出力回路Ｃ
の修正信号分だけ、上方へ平行移動し、その積分値は被
測定信号Vinと等しくなる。このとき、積分器Ｅの出力
はゼロボルトラインを中心に正である時間が長くなり、
これは被測定信号Vinに比例しているため、第２の２値
パルス出力回路Ｇの出力が被測定信号Vinの変換値とな
る。
の修正信号分だけ、上方へ平行移動し、その積分値は被
測定信号Vinと等しくなる。このとき、積分器Ｅの出力
はゼロボルトラインを中心に正である時間が長くなり、
これは被測定信号Vinに比例しているため、第２の２値
パルス出力回路Ｇの出力が被測定信号Vinの変換値とな
る。
このようにして、本発明よれば、アナログ信号からそ
れに対応するPWM出力と、さらに、その微分値のPWM出力
とを同時に且つ容易に得ることができる。なお、アナロ
グ信号の微分値のフイルタリングは、入力量加減回路Ｊ
の正負直流電源±Vcあるいは、２値キャリアパルス信号
の電圧振幅を調整することで可能である。また、｜±Vc
|をキャリアパルス信号の電圧振幅より相対的に小さく
すると、フィルタ効果が大きくなる。さらに、上記実施
例では、２値キャリアパルス信号のデューティ比が50％
の場合につき説明したが、一定の比率であればよく、特
に50％に限定されるわけではない。
れに対応するPWM出力と、さらに、その微分値のPWM出力
とを同時に且つ容易に得ることができる。なお、アナロ
グ信号の微分値のフイルタリングは、入力量加減回路Ｊ
の正負直流電源±Vcあるいは、２値キャリアパルス信号
の電圧振幅を調整することで可能である。また、｜±Vc
|をキャリアパルス信号の電圧振幅より相対的に小さく
すると、フィルタ効果が大きくなる。さらに、上記実施
例では、２値キャリアパルス信号のデューティ比が50％
の場合につき説明したが、一定の比率であればよく、特
に50％に限定されるわけではない。
以上述べたように、本発明によれば、アナログ信号の
A/D変換とその微分値のA/D変換をそれぞれダイレクトに
行い、微分値のフィルタリングも容易にでき、しかも安
価なA/D変換装置を得ることができる。
A/D変換とその微分値のA/D変換をそれぞれダイレクトに
行い、微分値のフィルタリングも容易にでき、しかも安
価なA/D変換装置を得ることができる。
第１図は本発明の実施例に係るアナログ／ディジタル変
換装置の構成図、第２図は本発明の原理についての説明
図、第３図は第１図の動作についてのタイムチャートで
ある。 ａ……アナログ被測定信号の入力端子、ｂ……偏差演算
器、Ｃ……第１の２値パルス出力回路、Ｅ……加算積分
器、Ｆ……２値キャリアパルス入力端子、Ｇ……第２の
２値パルス出力回路、Ｈ……第１の出力端子（アナログ
信号の微分値のPWM信号出力端子）、ｉ……第２の出力
端子（アナログ信号のPWM信号出力端子）、Ｊ……入力
量加減回路、101,103……オペアンプ、102,104……コン
パレータ、105……インバータ、106,107……リレー、11
1〜116……抵抗、117……コンデンサ。
換装置の構成図、第２図は本発明の原理についての説明
図、第３図は第１図の動作についてのタイムチャートで
ある。 ａ……アナログ被測定信号の入力端子、ｂ……偏差演算
器、Ｃ……第１の２値パルス出力回路、Ｅ……加算積分
器、Ｆ……２値キャリアパルス入力端子、Ｇ……第２の
２値パルス出力回路、Ｈ……第１の出力端子（アナログ
信号の微分値のPWM信号出力端子）、ｉ……第２の出力
端子（アナログ信号のPWM信号出力端子）、Ｊ……入力
量加減回路、101,103……オペアンプ、102,104……コン
パレータ、105……インバータ、106,107……リレー、11
1〜116……抵抗、117……コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 13/22
Claims (4)
- 【請求項１】一定のデューティ比を有する２値キャリア
パルス信号を入力し、これを積分する加算積分器と、 アナログ被測定信号と前記加算積分器からの負帰還信号
とを入力し、これらの偏差を示す偏差信号を出力する偏
差演算器と、 前記偏差演算器からの偏差信号の入力が第１のしきい値
を超えるか否かに基づき第１の２値パルス信号を出力す
る第１の２値パルス出力回路と、 前記加算積分器からの出力信号の入力が第２のしきい値
を超えるか否かに基づき第２の２値パルス信号を出力す
る第２の２値パルス出力回路と、 を備え、前記加算積分器は、前記２値キャリアパルス信
号と前記第１の２値パルスとを加算積分し、 前記第１の２値パルス出力回路からの第１の２値パルス
信号を、前記アナログ被測定信号の微分値に対応する第
１のディジタル信号として第１の出力端子から出力し、 前記第２の２値パルス出力回路からの第２の２値パルス
信号を、前記アナログ被測定信号に対応する第２のディ
ジタル信号として第２の出力端子から出力する、 ことを特徴とするアナログ／ディジタル変換装置。 - 【請求項２】前記加算積分器に入力される前記２値キャ
リアパルス信号の入力量が、前記第１の２値パルス出力
回路の出力の極性に応じて発生する正電圧信号又は負電
圧信号によって加減される、 ことを特徴とする請求項１記載のアナログ／ディジタル
変換装置。 - 【請求項３】前記正電圧信号及び負電圧信号の振幅が、
前記２値キャリアパルス信号の振幅より小さなものであ
る、 ことを特徴とする請求項２記載のアナログ／ディジタル
変換装置。 - 【請求項４】前記２値キャリアパルス信号のデューティ
比が50％である、 ことを特徴とする請求項１乃至３のいずれかに記載のア
ナログ／ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065660A JP3008434B2 (ja) | 1990-03-16 | 1990-03-16 | 微分機能を備えたアナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065660A JP3008434B2 (ja) | 1990-03-16 | 1990-03-16 | 微分機能を備えたアナログ／ディジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03266522A JPH03266522A (ja) | 1991-11-27 |
| JP3008434B2 true JP3008434B2 (ja) | 2000-02-14 |
Family
ID=13293374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2065660A Expired - Fee Related JP3008434B2 (ja) | 1990-03-16 | 1990-03-16 | 微分機能を備えたアナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008434B2 (ja) |
-
1990
- 1990-03-16 JP JP2065660A patent/JP3008434B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03266522A (ja) | 1991-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05180661A (ja) | センサ信号抽出回路 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JP3008434B2 (ja) | 微分機能を備えたアナログ／ディジタル変換装置 | |
| JPS59183516A (ja) | Ａｇｃ増幅器負帰還回路 | |
| JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPS63257331A (ja) | Ｄ／ａ変換装置 | |
| JPH07225247A (ja) | 電流検出装置 | |
| GB2138143A (en) | Signal smoothing in an electronic weighing machine | |
| JP3328462B2 (ja) | 湿度検出回路 | |
| JPH08223943A (ja) | インバータ | |
| JPH0775336B2 (ja) | 光受信回路 | |
| SU725043A1 (ru) | Преобразователь активного сопротивлени в частоту | |
| JP2698489B2 (ja) | 電力量計 | |
| JPS6029685Y2 (ja) | 積算器 | |
| KR890010570A (ko) | 디지탈 적산 전력계의 역률 측정회로 및 방법 | |
| SU1262409A1 (ru) | Фазометр | |
| SU1374253A2 (ru) | Устройство дл умножени напр жений | |
| KR960003562B1 (ko) | 레졸버신호의 복조 시스템 | |
| JPH0526909A (ja) | オフセツト自動調整回路 | |
| JPH0326669Y2 (ja) | ||
| SU1037334A1 (ru) | Устройство дл воспроизведени частотно-модулированного сигнала с носител магнитной записи | |
| SU731581A1 (ru) | Функциональный преобразователь напр жение- частота | |
| SU556413A1 (ru) | Система автоматического управлени | |
| SU568952A1 (ru) | Устройство дл многократного дифференцировани аналоговых сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |