JP2994342B1 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP2994342B1 JP2994342B1 JP10218287A JP21828798A JP2994342B1 JP 2994342 B1 JP2994342 B1 JP 2994342B1 JP 10218287 A JP10218287 A JP 10218287A JP 21828798 A JP21828798 A JP 21828798A JP 2994342 B1 JP2994342 B1 JP 2994342B1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oscillation transistor
- resonator
- controlled oscillator
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【要約】
【課題】 高周波無線通信の位相同期回路を構成する電
圧制御発振器に関し、特に外部からの衝撃により起こす
周波数変化を抑制する構成のマイクロ波帯ＩＣ（ＭＩ
Ｃ）の電圧制御発振器を提供する。 【解決手段】 結合コンデンサ３と発振トランジスタ１
のベース電極、および発振トランジスタ１のエミッタ電
極と出力結合回路１４を接続するためのボンディングワ
イヤー４を最短にする目的で使用するメタルチップキャ
リア２の形状を改善し、共振器開放端９からメタルチッ
プキャリア２までの隙間１０を広くなるような形状とす
る。隙間１０を広くすることで、λ／２共振器８の開放
端部における浮遊容量１２が減少するため、外部からの
衝撃により起こる周波数変化を少なくすることができ
る。
圧制御発振器に関し、特に外部からの衝撃により起こす
周波数変化を抑制する構成のマイクロ波帯ＩＣ（ＭＩ
Ｃ）の電圧制御発振器を提供する。 【解決手段】 結合コンデンサ３と発振トランジスタ１
のベース電極、および発振トランジスタ１のエミッタ電
極と出力結合回路１４を接続するためのボンディングワ
イヤー４を最短にする目的で使用するメタルチップキャ
リア２の形状を改善し、共振器開放端９からメタルチッ
プキャリア２までの隙間１０を広くなるような形状とす
る。隙間１０を広くすることで、λ／２共振器８の開放
端部における浮遊容量１２が減少するため、外部からの
衝撃により起こる周波数変化を少なくすることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波無線通信の
位相同期回路を構成する電圧制御発振器に関し、特に、
外部からの衝撃により起こす周波数変位を小さくする構
成のマイクロ波帯ＩＣ（ＭＩＣ）の電圧制御発振器に関
するものである。
位相同期回路を構成する電圧制御発振器に関し、特に、
外部からの衝撃により起こす周波数変位を小さくする構
成のマイクロ波帯ＩＣ（ＭＩＣ）の電圧制御発振器に関
するものである。
【０００２】
【従来の技術】マイクロ波からミリ波に及ぶ周波数帯域
の発振回路としてマイクロ波用の半導体素子（シリコン
バイポーラトランジスタ、ガリウム砒素電界効果トラン
ジスタ）と誘電体共振器とから構成される小型、軽量の
装置が開発されてきた。発振器には各種の回路が考案さ
れてきたが、このなかでコレクタ（ドレイン）電極を接
地し、ベース（ゲート）電極に共振器を接続し、エミッ
タ（ソース）電極から出力結合回路を通して出力を取り
出す基本回路がある（回路図は図３、発振回路部断面図
は図５を参照）。発振素子としてSiバイポーラトランジ
スタとGaAsFETを使用する場合があるが、発振器の構成
としてはまったく同じである。図５に示す従来の発振回
路部断面図を参照すると、結合コンデンサ３と発振トラ
ンジスタ１のベース電極を接続するボンディングワイヤ
ー４、および発振トランジスタ１のエミッタ電極と出力
結合回路１４を接続するボンディングワイヤー４を最短
にするために、ヘッダー５と発振トランジスタ１との間
には一般的に直方体のメタルチップキャリア２を使用し
ている。また組立による高周波特性のバラツキを抑える
手段として、ヘッダー５に搭載する膜回路基板６，７や
メタルチップキャリア２は隙間なく組み立てる方法を採
用している。上記の方法で電圧制御発振器が作られた場
合、メタルチップキャリア２から膜回路基板６上のλ／
２共振器８の開放端までは、隙間なく誘電体が充満され
た状態となり、この時の浮遊容量１２（図３参照）はε
r＊εo＊Ｓ／ｄで表わされる。ここで、εrは膜回路基
板の比誘電率、εoは真空の誘電率、Ｓはλ／２共振器
の開放端の一部面積、ｄはメタルチップキャリアの先端
からλ／２共振器の開放端間までの距離を表す。
の発振回路としてマイクロ波用の半導体素子（シリコン
バイポーラトランジスタ、ガリウム砒素電界効果トラン
ジスタ）と誘電体共振器とから構成される小型、軽量の
装置が開発されてきた。発振器には各種の回路が考案さ
れてきたが、このなかでコレクタ（ドレイン）電極を接
地し、ベース（ゲート）電極に共振器を接続し、エミッ
タ（ソース）電極から出力結合回路を通して出力を取り
出す基本回路がある（回路図は図３、発振回路部断面図
は図５を参照）。発振素子としてSiバイポーラトランジ
スタとGaAsFETを使用する場合があるが、発振器の構成
としてはまったく同じである。図５に示す従来の発振回
路部断面図を参照すると、結合コンデンサ３と発振トラ
ンジスタ１のベース電極を接続するボンディングワイヤ
ー４、および発振トランジスタ１のエミッタ電極と出力
結合回路１４を接続するボンディングワイヤー４を最短
にするために、ヘッダー５と発振トランジスタ１との間
には一般的に直方体のメタルチップキャリア２を使用し
ている。また組立による高周波特性のバラツキを抑える
手段として、ヘッダー５に搭載する膜回路基板６，７や
メタルチップキャリア２は隙間なく組み立てる方法を採
用している。上記の方法で電圧制御発振器が作られた場
合、メタルチップキャリア２から膜回路基板６上のλ／
２共振器８の開放端までは、隙間なく誘電体が充満され
た状態となり、この時の浮遊容量１２（図３参照）はε
r＊εo＊Ｓ／ｄで表わされる。ここで、εrは膜回路基
板の比誘電率、εoは真空の誘電率、Ｓはλ／２共振器
の開放端の一部面積、ｄはメタルチップキャリアの先端
からλ／２共振器の開放端間までの距離を表す。
【０００３】
【発明が解決しようとする課題】ところで、この従来の
技術の電圧制御発振器では、外部からの衝撃により周波
数変位が起こりやすいという問題が生じていた。それは
衝撃によりメタルチップキャリア２に横方向の加速度が
加わり、ほとんど隙間のなかったメタルチップキャリア
２から膜回路基板６間に瞬間的に隙間が発生し、浮遊容
量が変化してしまうことが原因であった。本発明は、特
に外部からの衝撃により起こる周波数変化を少なくする
構成のマイクロ波帯ＩＣの電圧制御発振器を提供するも
のである。
技術の電圧制御発振器では、外部からの衝撃により周波
数変位が起こりやすいという問題が生じていた。それは
衝撃によりメタルチップキャリア２に横方向の加速度が
加わり、ほとんど隙間のなかったメタルチップキャリア
２から膜回路基板６間に瞬間的に隙間が発生し、浮遊容
量が変化してしまうことが原因であった。本発明は、特
に外部からの衝撃により起こる周波数変化を少なくする
構成のマイクロ波帯ＩＣの電圧制御発振器を提供するも
のである。
【０００４】
【課題を解決するための手段】請求項１に記載の発明
は、高誘電率の膜回路基板上に形成されたλ／２共振器
は結合コンデンサを介しボンディングワイヤーを用いて
発振トランジスタの電極１に接続され、該λ／２共振器
の他端は結合コンデンサを介して副共振回路としての可
変容量ダイオードに接続され、また上記発振トランジス
タの電極２はボンディングワイヤーにより出力結合回路
に接続され、さらに結合コンデンサを介して出力端子に
接続され、また上記発振トランジスタの電極３は接地さ
れている電圧制御発振器において、前記発振トランジス
タを搭載するメタルチップキャリアの端部が前記膜回路
基板に当接し、前記メタルチップキャリアの前記端部の
上部に切り欠きが形成されていることを特徴とする。請
求項２に記載の発明は、請求項１に記載の電圧制御発振
器において、発振トランジスタの電極１がベース（ゲー
ト）電極、電極２がエミッタ（ソース）電極、電極３が
コレクタ（ドレイン）電極であることを特徴としてい
る。
は、高誘電率の膜回路基板上に形成されたλ／２共振器
は結合コンデンサを介しボンディングワイヤーを用いて
発振トランジスタの電極１に接続され、該λ／２共振器
の他端は結合コンデンサを介して副共振回路としての可
変容量ダイオードに接続され、また上記発振トランジス
タの電極２はボンディングワイヤーにより出力結合回路
に接続され、さらに結合コンデンサを介して出力端子に
接続され、また上記発振トランジスタの電極３は接地さ
れている電圧制御発振器において、前記発振トランジス
タを搭載するメタルチップキャリアの端部が前記膜回路
基板に当接し、前記メタルチップキャリアの前記端部の
上部に切り欠きが形成されていることを特徴とする。請
求項２に記載の発明は、請求項１に記載の電圧制御発振
器において、発振トランジスタの電極１がベース（ゲー
ト）電極、電極２がエミッタ（ソース）電極、電極３が
コレクタ（ドレイン）電極であることを特徴としてい
る。
【０００５】
【発明の実施の形態】以下図１、図２および図３を参照
して、本発明の実施形態について説明する。図１は本発
明の一実施例の発振回路部の断面図である。図２は本発
明の一実施例の発振回路部の平面図である。図３は本発
明のコレクタ接地、帯域反射型方式の電圧制御発振回路
図である。発振素子としてSiバイポーラトランジスタと
GaAsFETを使用する場合があるが、発振器の構成として
はまったく同じである。
して、本発明の実施形態について説明する。図１は本発
明の一実施例の発振回路部の断面図である。図２は本発
明の一実施例の発振回路部の平面図である。図３は本発
明のコレクタ接地、帯域反射型方式の電圧制御発振回路
図である。発振素子としてSiバイポーラトランジスタと
GaAsFETを使用する場合があるが、発振器の構成として
はまったく同じである。
【０００６】さて図１〜図３を参照すると、高誘電率
（比誘電率〜１０）の膜回路基板６上にλ／２共振器８
が形成されており、該共振器８は結合コンデンサ３を介
してボンディングワイヤー４により発振トランジスタ１
のベース電極に接続されている。またλ／２共振器８の
他端には結合コンデンサ１１を介して副共振回路として
可変容量ダイオード１３が接続され、該可変容量ダイオ
ード１３には周波数制御端子１９より逆印加電圧が加え
られて、発振周波数の制御を行う。発振トランジスタ１
のエミッタ電極はボンディングワイヤー４により出力結
合回路１４に接続し、さらに結合コンデンサ１５を介し
て出力端子１６に接続されている。発振トランジスタ１
のコレクタ電極は接地されている。発振トランジスタ１
のエミッタ電極とベース電極には発振トランジスタバイ
アス端子１７および１８からバイアス電圧が印加されて
いる。
（比誘電率〜１０）の膜回路基板６上にλ／２共振器８
が形成されており、該共振器８は結合コンデンサ３を介
してボンディングワイヤー４により発振トランジスタ１
のベース電極に接続されている。またλ／２共振器８の
他端には結合コンデンサ１１を介して副共振回路として
可変容量ダイオード１３が接続され、該可変容量ダイオ
ード１３には周波数制御端子１９より逆印加電圧が加え
られて、発振周波数の制御を行う。発振トランジスタ１
のエミッタ電極はボンディングワイヤー４により出力結
合回路１４に接続し、さらに結合コンデンサ１５を介し
て出力端子１６に接続されている。発振トランジスタ１
のコレクタ電極は接地されている。発振トランジスタ１
のエミッタ電極とベース電極には発振トランジスタバイ
アス端子１７および１８からバイアス電圧が印加されて
いる。
【０００７】上記回路構成の電圧制御発振器の発振周波
数は、発振トランジスタ１、λ／２共振器８、可変容量
ダイオードのインピーダンス以外に、出力結合回路１４
や結合コンデンサ３，１１，１５のインピーダンス、λ
／２共振器８の浮遊容量１２、ボンディングワイヤー４
のインダクタンス成分の影響を受ける。「従来の技術」
で説明したように、ボンディングワイヤー４のインダク
タンス成分のバラツキは特に高周波特性のバラツキとな
り影響が大きく、本発明においても、これを抑制するた
め発振トランジスタ１の下にメタルチップキャリア２を
追加することにより、通常は最短の長さに組み立てるよ
うな方法をとっている。また組立による高周波特性のバ
ラツキを抑える目的として、ヘッダー５に搭載する膜回
路基板６，７やメタルチップキャリア２等は隙間無く組
み立てる方法を採用している。
数は、発振トランジスタ１、λ／２共振器８、可変容量
ダイオードのインピーダンス以外に、出力結合回路１４
や結合コンデンサ３，１１，１５のインピーダンス、λ
／２共振器８の浮遊容量１２、ボンディングワイヤー４
のインダクタンス成分の影響を受ける。「従来の技術」
で説明したように、ボンディングワイヤー４のインダク
タンス成分のバラツキは特に高周波特性のバラツキとな
り影響が大きく、本発明においても、これを抑制するた
め発振トランジスタ１の下にメタルチップキャリア２を
追加することにより、通常は最短の長さに組み立てるよ
うな方法をとっている。また組立による高周波特性のバ
ラツキを抑える目的として、ヘッダー５に搭載する膜回
路基板６，７やメタルチップキャリア２等は隙間無く組
み立てる方法を採用している。
【０００８】本発明と従来技術の異なる点はメタルチッ
プキャリア２の形状にあって、図１の実施例に示すよう
に膜回路基板６上のλ／２共振器８の開放端からの隙間
を広げるような形状にすることでメタルチップキャリア
２の先端と膜回路基板６上のλ／２共振器８の開放端間
の浮遊容量の減少を図っている。
プキャリア２の形状にあって、図１の実施例に示すよう
に膜回路基板６上のλ／２共振器８の開放端からの隙間
を広げるような形状にすることでメタルチップキャリア
２の先端と膜回路基板６上のλ／２共振器８の開放端間
の浮遊容量の減少を図っている。
【０００９】具体例として、図１の本発明の一実施例の
発振回路部断面図と図５の従来の一実施例の発振回路部
断面図において、メタルチップキャリアの先端とλ／２
共振器の開放端間の浮遊容量の計算を行う。膜回路基板
６の比誘電率=１０とし、従来の実施例では膜回路基板
とメタルチップキャリア間の隙間はほとんどないと仮定
すると、この場合の浮遊容量Ｃ１は１０＊εo＊Ｓ／ｄ
で表せる（ここでεoは真空誘電率、Ｓはλ／２共振器
の開放端の一部面積、ｄはメタルチップキャリアの先端
からλ／２共振器の開放端間までの距離を表す。実際に
はｄは５０μｍ程度である。）。
発振回路部断面図と図５の従来の一実施例の発振回路部
断面図において、メタルチップキャリアの先端とλ／２
共振器の開放端間の浮遊容量の計算を行う。膜回路基板
６の比誘電率=１０とし、従来の実施例では膜回路基板
とメタルチップキャリア間の隙間はほとんどないと仮定
すると、この場合の浮遊容量Ｃ１は１０＊εo＊Ｓ／ｄ
で表せる（ここでεoは真空誘電率、Ｓはλ／２共振器
の開放端の一部面積、ｄはメタルチップキャリアの先端
からλ／２共振器の開放端間までの距離を表す。実際に
はｄは５０μｍ程度である。）。
【００１０】次に本発明の方法で、空気の層（比誘電率
=１）の隙間を１０＊ｄ程度入れた場合の浮遊容量Ｃ２
を計算すると、Ｃ２はＣ１の１００分の１程度に減少す
ることがわかる。つまり衝撃による周波数変位も１００
分の１程度に減少する計算結果となる。
=１）の隙間を１０＊ｄ程度入れた場合の浮遊容量Ｃ２
を計算すると、Ｃ２はＣ１の１００分の１程度に減少す
ることがわかる。つまり衝撃による周波数変位も１００
分の１程度に減少する計算結果となる。
【００１１】なお本発明の前記の実施例ではコレクタ接
地の発振回路が記述されているが、エミッタ接地発振回
路、ベース接地発振回路においてもメタルチップキャリ
アの形状に改良を加えることにより耐衝撃性特性の優れ
た発振回路が得られることは言うまでもない。
地の発振回路が記述されているが、エミッタ接地発振回
路、ベース接地発振回路においてもメタルチップキャリ
アの形状に改良を加えることにより耐衝撃性特性の優れ
た発振回路が得られることは言うまでもない。
【００１２】次に、本発明の参考例について図面を参照
して説明する。図４は本発明の参考例の発振回路部の断
面図であり、ヘッダーに土手がある場合である。土手と
はトランジスタチップ等を載せるために予めヘツダに形
成されている凸部のことである。このようなヘッダー使
用の場合は、土手の幅より狭いメタルチップキャリア２
を使用すれば容易に、λ／２共振器の開放端間の浮遊容
量の減少を図ることができる。また図３の回路図からも
分かるように、本発明はλ／２共振器の可変容量ダイオ
ード側の開放端についても同様のことがいえる。
して説明する。図４は本発明の参考例の発振回路部の断
面図であり、ヘッダーに土手がある場合である。土手と
はトランジスタチップ等を載せるために予めヘツダに形
成されている凸部のことである。このようなヘッダー使
用の場合は、土手の幅より狭いメタルチップキャリア２
を使用すれば容易に、λ／２共振器の開放端間の浮遊容
量の減少を図ることができる。また図３の回路図からも
分かるように、本発明はλ／２共振器の可変容量ダイオ
ード側の開放端についても同様のことがいえる。
【００１３】
【発明の効果】以上説明したように、本発明によれば外
部からの衝撃による周波数の変化を受けにくい電圧制御
発振器を作ることができる。それは衝撃による電圧制御
発振器の周波数変化を少なくすることができるからであ
る。その理由は発振回路部に使用のメタルチップキャリ
アを、膜回路基板６上のλ／２共振器の開放端からの隙
間が広がるような形状にすることで、メタルチップキャ
リアの先端と膜回路基板上のλ／２共振器の開放端間の
浮遊容量の減少を図ったために、外部からの衝撃により
起こるメタルチップキャリアの振動に対し、共振器の周
波数変調感度を大幅に下げられたからである。
部からの衝撃による周波数の変化を受けにくい電圧制御
発振器を作ることができる。それは衝撃による電圧制御
発振器の周波数変化を少なくすることができるからであ
る。その理由は発振回路部に使用のメタルチップキャリ
アを、膜回路基板６上のλ／２共振器の開放端からの隙
間が広がるような形状にすることで、メタルチップキャ
リアの先端と膜回路基板上のλ／２共振器の開放端間の
浮遊容量の減少を図ったために、外部からの衝撃により
起こるメタルチップキャリアの振動に対し、共振器の周
波数変調感度を大幅に下げられたからである。
【図１】本発明の実施例によるマイクロ波発振回路部の
断面図である。
断面図である。
【図２】本発明の実施例によるマイクロ波発振回路部の
平面図である。
平面図である。
【図３】本発明の実施例によるマイクロ波発振器の回路
図である。
図である。
【図４】本発明の参考例によるマイクロ波発振回路部の
断面図である。
断面図である。
【図５】従来のマイクロ波発振回路部の断面図である。
１…マイクロ波発振用トランジスタ ２…メタル
チップキャリア ３…結合コンデンサ ４…ボンデ
イングワイヤー ５…ヘッダー ６…高誘電
率の膜回路基板 ７…高誘電率の膜回路基板 ８…λ／２
共振器 ９…共振器開放端 １０…隙間 １１…結合コンデンサ １２…浮遊
容量 １３…可変容量ダイオード １４…出力
結合回路 １５…結合コンデンサ １６…出力
端子 １７…マイクロ波発振用トランジスタバイアス端子（発
振トランジスタバイアス端子) １８…マイクロ波発振用トランジスタバイアス端子（発
振トランジスタバイアス端子） １９…周波数制御端子 ２０…マイクロ波発振用トランジスタバイアスライン
（発振トランジスタバイアスライン） ２１…マイクロ波発振用トランジスタバイアスライン
（発振トランジスタバイアスライン）
チップキャリア ３…結合コンデンサ ４…ボンデ
イングワイヤー ５…ヘッダー ６…高誘電
率の膜回路基板 ７…高誘電率の膜回路基板 ８…λ／２
共振器 ９…共振器開放端 １０…隙間 １１…結合コンデンサ １２…浮遊
容量 １３…可変容量ダイオード １４…出力
結合回路 １５…結合コンデンサ １６…出力
端子 １７…マイクロ波発振用トランジスタバイアス端子（発
振トランジスタバイアス端子) １８…マイクロ波発振用トランジスタバイアス端子（発
振トランジスタバイアス端子） １９…周波数制御端子 ２０…マイクロ波発振用トランジスタバイアスライン
（発振トランジスタバイアスライン） ２１…マイクロ波発振用トランジスタバイアスライン
（発振トランジスタバイアスライン）
Claims (2)
- 【請求項１】 高誘電率の膜回路基板上に形成されたλ
／２共振器は結合コンデンサを介しボンディングワイヤ
ーを用いて発振トランジスタの電極１に接続され、該λ
／２共振器の他端は結合コンデンサを介して副共振回路
としての可変容量ダイオードに接続され、また上記発振
トランジスタの電極２はボンディングワイヤーにより出
力結合回路に接続され、さらに結合コンデンサを介して
出力端子に接続され、また上記発振トランジスタの電極
３は接地されている電圧制御発振器において、前記発振トランジスタを搭載するメタルチップキャリア
の端部が前記膜回路基板に当接し、 前記メタルチップキャリアの前記端部の上部に切り欠き
が形成されていることを特徴とする電圧制御発振器。 - 【請求項２】 前記発振トランジスタの電極１がベース
（ゲート）電極、電極２がエミッタ（ソース）電極、電
極３がコレクタ（ドレイン）電極である請求項１記載の
電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218287A JP2994342B1 (ja) | 1998-07-31 | 1998-07-31 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218287A JP2994342B1 (ja) | 1998-07-31 | 1998-07-31 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2994342B1 true JP2994342B1 (ja) | 1999-12-27 |
| JP2000049535A JP2000049535A (ja) | 2000-02-18 |
Family
ID=16717482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10218287A Expired - Fee Related JP2994342B1 (ja) | 1998-07-31 | 1998-07-31 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994342B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112335178A (zh) * | 2018-08-02 | 2021-02-05 | 株式会社村田制作所 | Mems设备 |
-
1998
- 1998-07-31 JP JP10218287A patent/JP2994342B1/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112335178A (zh) * | 2018-08-02 | 2021-02-05 | 株式会社村田制作所 | Mems设备 |
| CN112335178B (zh) * | 2018-08-02 | 2024-02-13 | 株式会社村田制作所 | Mems设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049535A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3087664B2 (ja) | 誘電体共振器装置及び高周波モジュール | |
| CA2262357C (en) | Dielectric resonant having a coupling line formed thereon | |
| US6580331B2 (en) | Voltage controlled oscillator for oscillating signals with high C/N ratio | |
| WO2001018951A1 (en) | An arrangement and method relating to oscillators | |
| JP2994342B1 (ja) | 電圧制御発振器 | |
| US6727766B2 (en) | Oscillator with dielectric resonator and electronic apparatus using the same | |
| JPH04294616A (ja) | 電圧制御発振器 | |
| EP1670091A1 (en) | Dielectric resonator, oscillator and transmitter/receiver | |
| US4847571A (en) | Microwave oscillator integrated in a waveguide | |
| JP2923851B2 (ja) | マイクロ波・ミリ波発振器 | |
| JP3631428B2 (ja) | フリップチップ実装構造を持つ半導体装置 | |
| JP4798835B2 (ja) | ガンダイオード発振器 | |
| JP2001308639A (ja) | 発振器 | |
| JP2004523973A (ja) | マイクロ波発振器 | |
| JPH09232825A (ja) | マイクロ波・ミリ波回路装置 | |
| JPS6134743Y2 (ja) | ||
| US20030098750A1 (en) | Oscillator module and electronic apparatus using the same | |
| JPH0445247Y2 (ja) | ||
| KR100364781B1 (ko) | 가변 캐패시터 및 그 제조방법 | |
| JPH05145338A (ja) | 誘電体発振回路 | |
| JPH11127030A (ja) | 発振回路ｉｃ用共振回路及び発振回路 | |
| JPH0918232A (ja) | マイクロ波発振器 | |
| JP2000312113A (ja) | 発振器 | |
| JPS5894207A (ja) | マイクロ波半導体発振器 | |
| JP2004080278A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |