JP2990721B2 - ディジタル可変分周回路 - Google Patents
ディジタル可変分周回路Info
- Publication number
- JP2990721B2 JP2990721B2 JP2013057A JP1305790A JP2990721B2 JP 2990721 B2 JP2990721 B2 JP 2990721B2 JP 2013057 A JP2013057 A JP 2013057A JP 1305790 A JP1305790 A JP 1305790A JP 2990721 B2 JP2990721 B2 JP 2990721B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- control
- input
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル可変分周回路に関する。
従来のディジタル可変分周回路は、第２図に示すよう
に分周比制御用の制御信号をディジタル計数回路４に与
えて、クロック入力信号をディジタル計数回路４で計数
分周させ、分周出力信号をロード制御入力とし、制御信
号をプリセット入力としている。
に分周比制御用の制御信号をディジタル計数回路４に与
えて、クロック入力信号をディジタル計数回路４で計数
分周させ、分周出力信号をロード制御入力とし、制御信
号をプリセット入力としている。
従来のディジタル可変分周回路では、第３図のように
分周比を変更するタイミング（時刻Ａ）で位相ジャンプ
を起こしやすいという問題点がある。
分周比を変更するタイミング（時刻Ａ）で位相ジャンプ
を起こしやすいという問題点がある。
本発明のディジタル可変分周回路は、ロード制御入力
に応答してプリセット入力をロードしまたクロック入力
信号の計数結果がオーバーフローした時に桁上げ信号を
送出する分周用のディジタル計数回路と、分周出力位相
および分周比をそれぞれ制御する第１および第２の制御
信号の一方を選択し前記プリセット入力として与えるデ
ィジタル選択回路と、前記分周比の変更を示すトリガー
信号および前記桁上げ信号に応答して前記ディジタル選
択回路でまず前記第１の制御信号を選択させたあと前記
第２の制御信号を選択させると共に前記ロード制御入力
を与える制御する切替制御回路とを備えている。
に応答してプリセット入力をロードしまたクロック入力
信号の計数結果がオーバーフローした時に桁上げ信号を
送出する分周用のディジタル計数回路と、分周出力位相
および分周比をそれぞれ制御する第１および第２の制御
信号の一方を選択し前記プリセット入力として与えるデ
ィジタル選択回路と、前記分周比の変更を示すトリガー
信号および前記桁上げ信号に応答して前記ディジタル選
択回路でまず前記第１の制御信号を選択させたあと前記
第２の制御信号を選択させると共に前記ロード制御入力
を与える制御する切替制御回路とを備えている。
本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。クロック
入力信号は、ディジタル計数回路２に入力され、ディジ
タル計数回路２が送出する桁上げ信号とトリガー入力信
号とが切替制御回路３に入力される。また、分周出力信
号の位相を制御する制御信号（１）と、分周比を制御す
る制御入力（２）とを、ディジタル選択回路１に入力
し、切替制御回路３が出力する切替信号により制御信号
（１）および（２）の一方を選択させて、ディジタル計
数回路２のプリセット入力とする。更に、切替制御回路
３から、ディジタル計数回路２のデータロード用のロー
ド制御入力を与えて、ディジタル計数回路２のクロック
入力信号に対する分周比を設定させる。
入力信号は、ディジタル計数回路２に入力され、ディジ
タル計数回路２が送出する桁上げ信号とトリガー入力信
号とが切替制御回路３に入力される。また、分周出力信
号の位相を制御する制御信号（１）と、分周比を制御す
る制御入力（２）とを、ディジタル選択回路１に入力
し、切替制御回路３が出力する切替信号により制御信号
（１）および（２）の一方を選択させて、ディジタル計
数回路２のプリセット入力とする。更に、切替制御回路
３から、ディジタル計数回路２のデータロード用のロー
ド制御入力を与えて、ディジタル計数回路２のクロック
入力信号に対する分周比を設定させる。
本実施例において分周比を変更する時には、トリガー
入力信号を切替制御回路３に与えて、ディジタル選択回
路１で位相制御用の制御信号（１）を選択させ、ディジ
タル計数回路２のプリセット入力とし、これにより第４
図の如く分周比変更時（時刻Ａ）以後の分周出力位相が
制御される。次いで、ディジタル計数回路２が送出する
桁上げ信号が、切替制御回路３に入力され、これに応じ
て切替制御回路３はディジタル選択回路１で分周比制御
用の制御信号（２）を選択させディジタル計数回路２の
プリセット入力とし、これにより分周比が変更される。
以後、ディジタル計数回路２の桁上げ信号のみが切替制
御回路３に入力され、ディジタル計数回路２には分周比
制御用の制御信号（２）が入力される。
入力信号を切替制御回路３に与えて、ディジタル選択回
路１で位相制御用の制御信号（１）を選択させ、ディジ
タル計数回路２のプリセット入力とし、これにより第４
図の如く分周比変更時（時刻Ａ）以後の分周出力位相が
制御される。次いで、ディジタル計数回路２が送出する
桁上げ信号が、切替制御回路３に入力され、これに応じ
て切替制御回路３はディジタル選択回路１で分周比制御
用の制御信号（２）を選択させディジタル計数回路２の
プリセット入力とし、これにより分周比が変更される。
以後、ディジタル計数回路２の桁上げ信号のみが切替制
御回路３に入力され、ディジタル計数回路２には分周比
制御用の制御信号（２）が入力される。
以上説明したように本発明は、位相制御用および分周
比制御用の２つの制御信号を分周比切替え時に順次に分
周用のディジタル計数回路に与えて、切替時の分周出力
位相を制御することにより、位相ジャンプを起こすこと
なく分周比を可変することができるという効果を有す
る。
比制御用の２つの制御信号を分周比切替え時に順次に分
周用のディジタル計数回路に与えて、切替時の分周出力
位相を制御することにより、位相ジャンプを起こすこと
なく分周比を可変することができるという効果を有す
る。
第１図は本発明の一実施例の回路図、第２図および第３
図は従来のディジタル可変分周回路の回路図および動作
特性図、第４図は本発明の実施例の動作特性図である。
図は従来のディジタル可変分周回路の回路図および動作
特性図、第４図は本発明の実施例の動作特性図である。
Claims (1)
- 【請求項１】ロード制御入力に応答してプリセット入力
をロードしまたクロック入力信号の計数結果がオーバー
フローした時に桁上げ信号を送出する分周用のディジタ
ル計数回路と、分周出力位相および分周比をそれぞれ制
御する第１および第２の制御信号の一方を選択し前記プ
リセット入力として与えるディジタル選択回路と、前記
分周比の変更を示すトリガー信号および前記桁上げ信号
に応答して前記ディジタル選択回路でまず前記第１の制
御信号を選択させたあと前記第２の制御信号を選択させ
ると共に前記ロード制御入力を与える制御する切替制御
回路とを備えていることを特徴とするディジタル可変分
周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013057A JP2990721B2 (ja) | 1990-01-22 | 1990-01-22 | ディジタル可変分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013057A JP2990721B2 (ja) | 1990-01-22 | 1990-01-22 | ディジタル可変分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03216018A JPH03216018A (ja) | 1991-09-24 |
| JP2990721B2 true JP2990721B2 (ja) | 1999-12-13 |
Family
ID=11822499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013057A Expired - Lifetime JP2990721B2 (ja) | 1990-01-22 | 1990-01-22 | ディジタル可変分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990721B2 (ja) |
-
1990
- 1990-01-22 JP JP2013057A patent/JP2990721B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03216018A (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| US4290022A (en) | Digitally programmable phase shifter | |
| US5510742A (en) | Multiplexer receiving at its input a plurality of identical, but out of phase, signals | |
| JPH0993098A (ja) | 可変遅延回路 | |
| JP2990721B2 (ja) | ディジタル可変分周回路 | |
| JPH0150861B2 (ja) | ||
| JP3226850B2 (ja) | 出力バッファ遅延調整回路 | |
| JPH02250535A (ja) | ビット位相同期回路 | |
| JPH0770972B2 (ja) | デユ−テイ制御回路 | |
| JP2000013196A (ja) | クロック選択回路 | |
| JPS61208923A (ja) | デイジタルｐｌｌ回路 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| JPH0131724B2 (ja) | ||
| JPS62112434A (ja) | クロツク分配装置 | |
| KR0165272B1 (ko) | 클럭 가변회로 | |
| JPH0262963B2 (ja) | ||
| JP2734782B2 (ja) | スタッフ多重化装置のクロック平滑回路 | |
| JPH02219117A (ja) | マイクロプロセッサ制御回路 | |
| JPH02220516A (ja) | 分周回路 | |
| JPH04369922A (ja) | 位相調整回路 | |
| JP2001094405A (ja) | 周波数切換回路 | |
| JPH05183430A (ja) | 位相同期回路 | |
| JPH02152339A (ja) | 従属同期システム | |
| JPS60144006A (ja) | 周波数弁別器 | |
| JPH03117042A (ja) | スタッフ多重化装置のクロック平滑回路 |