JP2986438B2 - デューティ変更回路 - Google Patents
デューティ変更回路Info
- Publication number
- JP2986438B2 JP2986438B2 JP9366436A JP36643697A JP2986438B2 JP 2986438 B2 JP2986438 B2 JP 2986438B2 JP 9366436 A JP9366436 A JP 9366436A JP 36643697 A JP36643697 A JP 36643697A JP 2986438 B2 JP2986438 B2 JP 2986438B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- duty
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 34
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 34
- 230000010354 integration Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000033228 biological regulation Effects 0.000 description 20
- 230000010355 oscillation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Pulse Circuits (AREA)
Description
に係り,特にモニタなどの画像表示装置においてシュミ
ット回路を用いてパルスのデューティを簡単に変更する
ことができるデューティ変更回路に関する。
いては,コンピュータ本体から出力されるビデオ信号を
同期させるための水平及び垂直周波数の変化により高圧
変動が生ずると,モニタの画面の一部または全体が歪む
現象が発生する。このような画面の歪みを補正するため
には,周波数の変化による高圧変動が少なくなるように
回路を設計することが求められる。
るための従来の一般的なデューティ変更回路として,モ
ニタの電源回路におけるトランス2次側負荷の変動を感
知し,感知された負荷の変動に基づいてデューティを調
節する水平デューティ変更回路や,負荷変動により電流
が大きく変化することを利用して,大電流が流れる水平
出力トランジスタにより変動を感知してデューティを調
整するデューティ変更回路がある。
した負荷の変動によりデューティを調節する水平デュー
ティ変更回路によると,FBT(フライバックトラン
ス)2次側巻線で発生するビーム電流が大きくなると水
平像サイズが大きくなり,一方ビーム電流を少くすると
水平像サイズが一定になる。このような水平デューティ
変更回路においては,FBTに印加される電圧が変化す
ると,FBTの高圧変化率が非常に大きくなるととも
に,スクリーンに印加される電圧も変化する。スクリー
ンに印加される電圧及びFBTから誘導される電圧が低
くなれば画面が暗くなる。特に,コントラスト用抵抗に
印加される電圧が変化するとバックラスタの明るさの変
化も激しくなる。すなわち電圧レベルの低いビデオ信号
による画面の明るさの変化が激しくなって画質が劣化す
る現象が発生する。また,負荷の変動により発生するF
BTの2次側電流を感知し,感知された信号をフィード
バックすることによりデューティを調節する方式では応
答速度が遅れるという課題がある。
術について図4に基づき説明する。コンピュータ本体1
00内で処理されたデータは,ビデオカード110によ
り映像信号に変換処理される。この映像信号をモニタ画
面に表示するために,ビデオカード110は水平同期信
号H−SYNC及び垂直同期信号V−SYNCを出力す
る。ビデオカード110から出力された水平同期信号H
−SYNC及び垂直同期信号V−SYNCは,モニタ2
00に内蔵されたマイコン(マイクロコンピュータ)2
10に入力され,マイコン210は予め貯蔵されていた
マイコン制御プログラムの実行を開始し,マイコン21
0はマイコン制御プログラムに従って水平同期信号H−
SYNC,垂直同期信号V−SYNC及び水平サイズ信
号H−SIZEを出力する。
号H−SYNCと垂直同期信号V−SYNCとは水平及
び垂直発振信号処理器280に入力され,水平及び垂直
発振信号処理器280は基準発振信号を利用して帯域を
補償し,直線性を補正する。水平及び垂直発振信号処理
器280で処理された水平発振信号は水平ドライブ回路
290に入力され,水平ドライブ回路290は水平出力
回路270を駆動する電流を供給し,水平出力回路27
0は十分な偏向電流を流し,水平偏向ヨークH−DYは
モニタ200に表示される映像信号を同期させる。
サイズ信号H−SIZEは水平サイズ制御部220に入
力され,水平サイズ制御部220は水平サイズ信号H−
SIZEを処理して水平サイズ調節信号を出力する。水
平サイズドライブ回路230は入力された水平サイズ調
節信号を増幅し,水平レギュレーション制御部240に
出力する。
り波電流の変動は,レギュレーションセンサ240によ
り感知される。のこぎり波電流の変動を感知したレギュ
レーションセンサ240は,変動の大きさに応じたのこ
ぎり波電流変動信号を水平レギュレーション制御部25
0に出力する。
信号とが入力された水平レギュレーション制御部250
は,のこぎり波電流変動信号に応じた制御信号を出力す
る。制御信号は水平レギュレーション出力回路260に
入力され,水平レギュレーション出力回路260は制御
信号に応じたパルスを水平出力回路270に出力して水
平出力回路270から出力されるのこぎり波電流を安定
化する。以上のようにして水平出力回路270から出力
されるのこぎり波電流を安定化させることにより,モニ
タの画面に表示される水平像サイズを一体に保つように
している。
ーティ変更回路は,複雑なPWM IC及びその周辺回
路で構成された回路などを用いており,回路構成が複雑
になるという課題があった。
解決するために案出されたものであって,その目的は,
デューティを変更するシュミット回路を利用した簡単な
回路構成に成る,新規かつ改良されたデューティ変更回
路を提供することである。
ィスプレイ装置用の新規かつ改良された水平デューティ
変更回路を提供することである。
に本発明は,請求項1に記載のように,モニタの水平サ
イズドライブ回路に水平サイズ調節信号を出力するデュ
ーティ変更回路において,マイコンからの波形増幅率制
御信号と所定の三角波とが入力され,前記波形増幅率制
御信号に応じた増幅率で前記三角波を増幅し,増幅され
た三角波を出力する増幅回路と,前記増幅された三角波
が入力され,予め設定されたハイレベルとローレベルと
に応じてデューティ変換された矩形波を水平サイズ調節
信号として出力するシュミット回路とを含んでデューテ
ィ変更回路を構成した。
形増幅率制御信号が入力され,入力された前記波形増幅
率制御信号を対応する直流レベルに変換して前記増幅回
路に出力するDCレベル調節回路をさらに含む。
記モニタ内で発生した所定の矩形波またはフライバック
パルスが入力され,入力された前記所定の矩形波または
フライバックパルスに応じて前記所定の三角波を発生し
て前記増幅回路に出力する積分回路をさらに含む。前記
積分回路はRC時定数により三角波を発生するキャパシ
タ及び抵抗からなるRC積分回路とすることができる。
発明の実施の形態について詳細に説明する。
の実施の形態が適用されたモニタの内部回路を表すブロ
ック図である。図示のように,モニタ20にはコンピュ
ータ本体10内で処理されたデータを映像信号処理する
ビデオカード11から,処理された映像信号を同期させ
るために,水平同期信号H−SYNC及び垂直同期信号
V−SYNCが入力される。
される水平同期信号H−SYNC及び垂直同期信号V−
SYNCによりビデオモードを判別し,判別結果により
水平サイズ調節信号に応じた波形増幅率制御信号を出力
するマイコン21と,マイコン21から出力された水平
同期信号H−SYNC及び垂直同期信号V−SYNCが
入力されるとともに水平及び垂直発振信号が入力されて
帯域を補償し,直線性を補正する水平及び垂直発振信号
処理器22と,水平及び垂直発振信号処理器22から水
平発振信号が入力されて十分な電流を供給する水平ドラ
イブ回路23と,水平ドライブ回路23から十分な電流
が入力されて駆動され,のこぎり波電流を出力する水平
出力回路24と,マイコン21から出力される水平サイ
ズ調節信号に応じた波形増幅率制御信号が入力され,デ
ューティ変更した矩形波を出力するデューティ変更回路
部25と,デューティ変更回路部25から出力されたデ
ューティ変更された矩形波を増幅して出力する水平サイ
ズドライブ回路26と,水平出力回路24の出力するの
こぎり波電流の変動を感知してのこぎり波電流変動信号
を出力するレギュレーションセンサ27と,レギュレー
ションセンサ27からのこぎり波電流変動信号が入力さ
れ,水平サイズドライブ回路26から水平ドライブ信号
が入力されて,のこぎり波電流の出力波形を安定させる
水平レギュレーション制御部28と,水平レギュレーシ
ョン制御部28から水平サイズ調節信号が入力されて水
平出力回路24の出力を制御する水平レギュレーション
出力回路29と,水平出力回路24から出力されたのこ
ぎり波電流により,ビデオカード11から入力された映
像信号を同期させる水平偏向ヨークH−DYとから主に
構成される。
更回路部25は,マイコン21が作成した水平サイズ調
節信号に応じた波形増幅率制御信号が入力されて直流
(DC)に変換するDCレベル調節回路25aと,モニ
タ20内で発生した矩形波またはフライバックパルスが
入力され,矩形波またはフライバックパルスにより充放
電を行い,三角波を発生して出力する積分回路25b
と,DCレベル調節回路25aから入力された波形増幅
率制御信号に応じて積分回路25bから入力された三角
波を増幅して出力する増幅回路25cと,増幅回路25
cから入力された三角波に応じて,基準レベルを中心と
してハイレベルとローレベルを設定し,設定されたハイ
レベルとローレベルに応じてデューティ変換し,デュー
ティ変換された矩形波を出力するシュミット回路25d
とから主に構成されている。
変更回路の動作について説明する。コンピュータ本体1
0は,プログラム実行によるデータをビデオカード11
を通して映像データに変換処理する。ビデオカード11
は,処理された映像データ,すなわち映像信号を同期さ
せるための水平同期信号H−SYNC及び垂直同期信号
V−SYNCを出力する。水平同期信号H−SYNC及
び垂直同期信号V−SYNCはモニタ20に内蔵された
マイコン21に入力される。
Cと垂直同期信号V−SYNCとが入力されると,入力
された水平同期信号H−SYNC及び垂直同期信号V−
SYNCに応じてビデオモードと極性を判別する。ビデ
オモードを判別したマイコン21は,判別した結果に対
応する水平サイズ調節信号に応じた波形増幅率制御信号
を作成して出力する。すなわちパルス幅変調(PWM)
の調節レベル信号を作成して出力する。
ら入力された水平同期信号H−SYNC及び垂直同期信
号V−SYNCを水平及び垂直発振信号処理器22に出
力する。水平同期信号H−SYNC及び垂直同期信号V
−SYNCが入力された水平及び垂直発振信号処理器2
2は,水平発振信号及び垂直発振信号に応じて帯域を補
償し直線性を補正する。
処理された信号のうち,水平発振信号は水平ドライブ回
路23に入力される。水平ドライブ回路23は水平出力
回路24を駆動するための電流を供給し,供給を受けた
水平出力回路24はのこぎり波を発生する。このとき,
のこぎり波を発生する水平出力回路24に過負荷が発生
すると,発生した過負荷はレギュレーションセンサ27
により感知される。
イズ調節信号に応じた波形増幅率制御信号は,デューテ
ィ変更回路部25内のDCレベル調節回路25aに入力
される。なお波形増幅率制御信号はD/A変換器(図示
していない)を介してアナログレベル信号の三角波に変
換されてから入力される。三角波はDCレベル調節回路
25aにより直流(DC)に変換され,増幅回路25c
において増幅される。また,モニタ内で発生した矩形波
またはフライバックパルスが入力された積分回路25b
は,矩形波またはフライバックパルスを三角波に変換す
る。積分回路25bにより変換された三角波は増幅回路
25cで増幅され出力される。増幅回路25cにより増
幅された三角波はシュミット回路25dを通してデュー
ティ変換される。すなわち,シュミット回路25dにお
いて基準レベルを基準としてハイレベルとローレベルを
設定し,設定されたハイレベルとローレベルに応じてデ
ューティ変換して矩形波を出力する。
された矩形波は水平サイズドライブ回路26に出力され
る。デューティ変更された矩形波が入力された水平サイ
ズドライブ回路26は,矩形波を十分に増幅して出力す
る。
波,及びレギュレーションセンサ27からの過負荷感知
信号は,水平レギュレーション制御部28にそれぞれ入
力される。水平レギュレーション制御部28は,入力さ
れた矩形波及び過負荷感知信号に応じて,水平レギュレ
ーション出力回路29を介して水平出力回路24に補償
信号を出力する。補償信号が入力された水平出力回路2
4は,発生した過負荷状態を補正して,安定したのこぎ
り波電流を水平偏向ヨークH−DYに出力する。水平偏
向ヨークH−DYは映像信号を同期させる。
いて図2に基づきさらに詳細に説明する。なお,図2は
図1に示したデューティ変更回路の詳細回路図である。
ド11(図2参照)から出力される水平同期信号及び垂
直同期信号が入力されてビデオモードを判別し,判別結
果に応じて水平サイズ調節信号に応じた波形増幅率制御
信号を作成して出力する。波形増幅率制御信号は,波形
増幅率制御信号を分圧する抵抗R2,R3及び抵抗R1
より構成される分圧回路であるDCレベル調節回路25
aに入力されてDCに変換される。
ックパルスが入力され,入力された矩形波またはフライ
バックパルスを充放電することにより三角波を発生して
出力する積分回路25bは,印加された矩形波またはフ
ライバックパルスが入力されてRC時定数に応じて三角
波を発生するキャパシタC及び抵抗R4から構成された
RC積分回路である。
力された波形増幅率制御信号により三角波を増幅して出
力する。増幅回路25cは波形増幅率制御信号に基づい
て三角波を増幅するトランジスタQ1と,複数の抵抗R
5〜R7とから構成される。
から出力される三角波に応じて基準レベルを中心として
ハイレベルとローレベルを設定し,設定されたハイレベ
ルとローレベルに応じてデューティ変換し,デューティ
変換された矩形波を出力する。シュミット回路25dは
トランジスタQ2,Q3,Q4,複数の抵抗R8〜R1
3及びツェナダイオードZDから構成されている。
は,以下のように動作する。マイコン21から出力され
たパルス幅変調(PWM)レベル信号である波形増幅率
制御信号は,デューティ変更回路25内のDCレベル調
節回路25cに入力される。DCレベル調節回路25a
には,波形増幅率制御信号が抵抗R1を通じて入力さ
れ,抵抗R2,R3を介して印加される基準電圧Vref
に応じて適宜に分圧されて直流に変換される。直流レベ
ルは,基準電圧Vref 及び抵抗R2,R3の抵抗値に応
じて調整される。
号は,増幅回路25cのトランジスタQ1のベースに入
力される。トランジスタQ1は,コレクタに入力される
三角波を波形増幅率制御信号に応じて増幅した三角波を
出力する。
タ内で発生した矩形波またはフライバックパルスを用い
て三角波を発生する。積分回路25bは,入力された矩
形波またはフライバックパルスを抵抗R4及びキャパシ
タCの時定数RCに応じた三角波を出力する。
のトランジスタQ1のコレクタに入力される。コレクタ
に入力された三角波は,トランジスタQ1のベースに入
力された波形増幅率制御信号に応じて増幅される。増幅
された三角波は抵抗R7を通してシュミット回路25d
に出力される。
トランジスタQ2のベースに入力される。トランジスタ
Q2,Q3のエミッタには,抵抗R8を通して駆動電圧
(+12V)が印可されている。エミッタに駆動電圧
(+12V)がそれぞれ印加されたトランジスタQ2,
Q3は,入力された三角波の立ち上がり時と立ち下がり
時にオン/オフされて,予め各素子値に設定されている
ハイレベル及びローレベルに応じてデューティを変更す
る。トランジスタQ2,Q3から出力された出力信号
は,抵抗R13を介してトランジスタQ4のベースに入
力される。トランジスタQ4のコレクタには駆動電圧
(+12V)が印加されて駆動する。トランジスタQ
2,Q3からの出力信号が入力されたトランジスタQ4
は,入力された信号に応じて,増幅した矩形波を出力す
る。矩形波の出力を安定させるために,トランジスタQ
4のコレクタとトランジスタQ3のベースとの間には抵
抗R12を介したフィードバックループが設けられてい
る。抵抗R12を介してフィードバックされた矩形波
は,抵抗R10,R11により適宜に分圧されてトラン
ジスタQ3のベースに入力する。このフィードバックル
ープを設けることにより,トランジスタQ4から出力さ
れるデューティ変更された矩形波の出力を安定させてい
る。抵抗R9はトランジスタQ3のコレクタ抵抗であ
り,ツェナダイオードZDは出力される矩形波の出力を
一定に保持する。
を構成する各回路の出力点の波形を示す波形図である。
図示のように,波形aは出力点‘a’から発生した波形
であって,水平サイズ信号調節信号に応じた波形増幅率
制御信号の波形である。波形bは出力点‘b’から発生
した波形であって,マイコン21から出力される波形増
幅率制御信号に応じて,モニタ内で発生した矩形波及び
フライバックパルスを積分回路25bにより三角波に変
換した波形である。ここで,波形b1と波形b2とは電
位レベル差に応じた波形である。この波形bより,シュ
ミット回路25dにより作成されるパルスのデューティ
幅が変更される。すなわち波形b1によると,そのロー
レベル及びハイレベル点により,シュミット回路25d
の出力波形は,波形cにおけるパルスのデューティ幅が
‘c1’の波形となる。また,波形b2のローレベル及
びハイレベル点により,出力波形は波形cにおけるパル
スのデューティ幅が‘c2’の波形となる。このように
して,シュミット回路25dを通じて波形率増幅制御信
号に応じてデューティ幅を変更することができる。
かるデューティ変更回路の好適な実施形態について説明
したが,本発明はかかる例に限定されないことは言うま
でもない。当業者であれば,特許請求の範囲に記載され
た技術的思想の範疇内において各種の変更例または修正
例に想到し得ることは明らかであり,それらについても
当然に本発明の技術的範囲に属するものと了解される。
更回路によると,簡単な構成によりモニタの水平サイズ
ドライブ回路に入力されるパルスのデューティを変更し
て,高圧変動によるモニタの画面の歪みを補正すること
ができる。
施の形態が適用されたモニタの内部回路の主要な構成を
示すブロック図である。
図である。
を示した波形図である。
したブロック図である。
Claims (4)
- 【請求項1】 モニタの水平サイズドライブ回路に水平
サイズ調節信号を出力するデューティ変更回路におい
て,マイコンからの波形増幅率制御信号と所定の三角波
とが入力され,前記波形増幅率制御信号に応じた増幅率
で前記三角波を増幅し,増幅された三角波を出力する増
幅回路と,前記増幅された三角波が入力され,予め設定
されたハイレベルとローレベルとに応じてデューティ変
換された矩形波を水平サイズ調節信号として出力するシ
ュミット回路とを含んで構成されたことを特徴とする,
デューティ変更回路。 - 【請求項2】 前記波形増幅率制御信号が入力され,入
力された前記波形増幅率制御信号を対応する直流レベル
に変換して前記増幅回路に出力するDCレベル調節回路
をさらに含むことを特徴とする,請求項1に記載のデュ
ーティ変更回路。 - 【請求項3】 前記モニタ内で発生した所定の矩形波ま
たはフライバックパルスが入力され,入力された前記所
定の矩形波またはフライバックパルスに応じて前記所定
の三角波を発生して前記増幅回路に出力する積分回路を
さらに含むことを特徴とする,請求項1に記載のデュー
ティ変更回路。 - 【請求項4】 前記積分回路はRC時定数により三角波
を発生するキャパシタ及び抵抗からなるRC積分回路で
あることを特徴とする,請求項3に記載のデューティ変
更回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960070507A KR100209505B1 (ko) | 1996-12-23 | 1996-12-23 | 듀티(duty) 변경 회로 |
KR1996-70507 | 1996-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10214055A JPH10214055A (ja) | 1998-08-11 |
JP2986438B2 true JP2986438B2 (ja) | 1999-12-06 |
Family
ID=19490370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9366436A Expired - Fee Related JP2986438B2 (ja) | 1996-12-23 | 1997-12-24 | デューティ変更回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6297815B1 (ja) |
JP (1) | JP2986438B2 (ja) |
KR (1) | KR100209505B1 (ja) |
CN (1) | CN1101102C (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW583639B (en) * | 2000-03-24 | 2004-04-11 | Benq Corp | Display device having automatic calibration function |
JP3685029B2 (ja) * | 2000-10-04 | 2005-08-17 | セイコーエプソン株式会社 | 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器 |
ATE493640T1 (de) * | 2005-07-29 | 2011-01-15 | Sensata Technologies Inc | Kompensationsanordnung und verfahren zu ihrem betrieb |
US10418978B1 (en) | 2019-01-22 | 2019-09-17 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Duty cycle controller with calibration circuit |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3733435A (en) * | 1971-02-26 | 1973-05-15 | Zenith Radio Corp | Integral memory image display or information storage system |
US4149111A (en) * | 1977-11-25 | 1979-04-10 | Science Applications, Inc. | Method and apparatus for modulating the perceptible intensity of a light emitting display |
JPH0693160B2 (ja) | 1983-05-31 | 1994-11-16 | シャープ株式会社 | 液晶駆動回路 |
US5179693A (en) | 1985-03-29 | 1993-01-12 | Fujitsu Limited | System for controlling operation of processor by adjusting duty cycle of performance control pulse based upon target performance value |
US4823250A (en) | 1987-11-05 | 1989-04-18 | Picker International, Inc. | Electronic control for light weight, portable x-ray system |
US4935641A (en) | 1988-08-02 | 1990-06-19 | Nartron Corporation | Electronic rheostat method and apparatus |
US5144207A (en) | 1989-05-12 | 1992-09-01 | Brunson Robert L | Circuit and method for igniting and operating an arc lamp |
US5008563A (en) | 1989-09-05 | 1991-04-16 | Eastman Kodak Company | Adjustable clock generator circuit |
JPH05291887A (ja) | 1992-04-07 | 1993-11-05 | Oki Micro Design Miyazaki:Kk | シミットトリガ回路 |
US5418707A (en) | 1992-04-13 | 1995-05-23 | The United States Of America As Represented By The United States Department Of Energy | High voltage dc-dc converter with dynamic voltage regulation and decoupling during load-generated arcs |
JP3027298B2 (ja) * | 1994-05-31 | 2000-03-27 | シャープ株式会社 | バックライト制御機能付き液晶表示装置 |
KR0136037B1 (ko) * | 1994-08-30 | 1998-04-27 | 김광호 | 모니터의 수평사이즈 조절장치 |
US5568044A (en) | 1994-09-27 | 1996-10-22 | Micrel, Inc. | Voltage regulator that operates in either PWM or PFM mode |
US5528111A (en) | 1994-12-02 | 1996-06-18 | Motorola, Inc. | Ballast circuit for powering gas discharge lamp |
US5920309A (en) * | 1996-01-04 | 1999-07-06 | Logitech, Inc. | Touch sensing method and apparatus |
-
1996
- 1996-12-23 KR KR1019960070507A patent/KR100209505B1/ko not_active IP Right Cessation
-
1997
- 1997-12-23 US US08/997,619 patent/US6297815B1/en not_active Expired - Lifetime
- 1997-12-23 CN CN97125812A patent/CN1101102C/zh not_active Expired - Fee Related
- 1997-12-24 JP JP9366436A patent/JP2986438B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1101102C (zh) | 2003-02-05 |
JPH10214055A (ja) | 1998-08-11 |
KR100209505B1 (ko) | 1999-07-15 |
KR19980051598A (ko) | 1998-09-15 |
US6297815B1 (en) | 2001-10-02 |
CN1195927A (zh) | 1998-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2986438B2 (ja) | デューティ変更回路 | |
US6002380A (en) | Circuit for compensating for vertical distortion of image by modes in display | |
KR19980080790A (ko) | 톱니파발생회로를 갖는 간단한 자동집속조정회로 | |
KR19990005563A (ko) | 다중 모드 모니터의 사이즈 보상회로 | |
KR100218011B1 (ko) | 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로 | |
KR940017706A (ko) | 멀티모드 모니터의 전원전압 제어회로 | |
KR200164490Y1 (ko) | 모니터의 고압 레귤레이션 회로 | |
US5977936A (en) | Raster scan display for reducing vertical moire phenomenon | |
KR200183045Y1 (ko) | 마이콤을이용한고전압제어회로 | |
JPH10177362A (ja) | 水平発振部の制御電圧制御装置及びその方法 | |
KR100206068B1 (ko) | 모드별 상하왜곡 화상보정회로 | |
KR0137063Y1 (ko) | 영상표시기기의 코너 핀쿠션 왜곡보정 제어회로 | |
JPS6184971A (ja) | 水平偏向装置 | |
KR0169765B1 (ko) | 수직화면 폭 가변에 따른 핀쿠션 보정회로 | |
KR19990037259U (ko) | 디스플레이 장치의 수평 편향 회로 | |
JPH11154849A (ja) | ノコギリ波形発生器、水平偏向制御回路及び高電圧制御回路 | |
KR200143628Y1 (ko) | 영상표시기기의 수평사이즈 보정회로 | |
JPH0482480A (ja) | 表示装置 | |
GB2325601A (en) | Horizontal width regulation circuit for a CRT display | |
KR100921895B1 (ko) | 모니터의 화면왜곡 보정회로 | |
JPH06233148A (ja) | 高圧安定化回路 | |
KR100217991B1 (ko) | 모드별 상.하 왜곡 보정회로 | |
KR100217993B1 (ko) | 모드별 상.하 왜곡 보정회로 | |
KR200200453Y1 (ko) | 디스플레이장치의편향요크커넥터이탈감지회로 | |
KR0178183B1 (ko) | 클램프 신호 생성 동작 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090522 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20090908 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |