JP2979549B2 - 撮像装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画素配列が二次元オフセット配置になって
いる固体撮像装置を用いた撮像装置に関する。

［従来の技術］ 従来から、固体撮像素子を用いる撮像装置が、ビデオ
・カメラ、スチル・ビデオ・カメラなどで広く用いられ
ている。これらに使用される固体撮像素子としては当
初、正方形又は長方形の受光素子がマトリクス状に規則
正しく並んだ感光部を具備するものが用いられたが、近
年、画質向上の要求が高まり、固体撮像素子の高画質化
が図られ、第２図に示すように、各画素（受光素子）を
菱型又は六角形などにし、各画素の重心が二次元オフセ
ット構造になるようにした固体撮影素子が開発された。
この画素配置により、受光面積の縮小（即ち感度の低
下）を抑えつつ、画質を向上させることができる。

しかし第２図の撮像素子では、矢印（実線：第１フィ
ールド、破線：第２フィールド）で示すように、水平方
向線上でジグザグに信号を読み出してTV信号を形成する
と、モアレを発生するので、非サンプル点（例えば、○
又は●をサンプル点とした場合の、□の点）の信号を補
間する必要があり、更には、水平方向で帯域制限をする
ために、巨大な信号処理部を有する二次元フィルタを設
ける必要がある。また、上記補間処理のために、多数の
ライン・メモリ又はフレーム・メモリが必要になる。

［発明が解決しようとする課題］ 上記従来例でさらに垂直アパーチャ補償を行おうとす
ると、そのためのライン・メモリが必要になり、上記補
間処理のためのライン・メモリも加えると、かなり多数
のライン・メモリが必要になる。IC化を考える場合、こ
のように多数のライン・メモリが必要になることは問題
である。

そこで、本発明はより少ないライン・メモリで済む撮
像装置を掲示することを目的とする。

［課題を解決するための手段］ 本発明に係る撮像装置は、感光部の光電変換素子が二
次元的にオフセット配置になっている撮像素子と、隣接
する２行の光電変換素子の信号をジグザグに読み出し、
各行毎に前記光電変換素子の信号を記憶するラインメモ
リと、前記ラインメモリによって格納された信号と、前
記光電変換素子から出力された信号に基づいて前記光電
変換素子間を補間するための補間信号を形成する形成手
段と、前記形成手段によって形成された補間信号を記憶
する記憶手段と、前記ラインメモリから出力された信号
と前記記憶手段によって記憶された補間信号とによって
合成された第１の信号と、前記第１の信号より垂直方向
に２段下の信号であって、前記光電変換素子から出力さ
れた信号と前記形成手段によって形成された補間信号と
によって合成された第２の信号を用いてアパーチャ補償
する垂直アパーチャ補償手段とを備えることを特徴とす
る。

［作用］ 上記手段により、補間信号用の上記メモリ手段を垂直
アパーチャ補償用の１ライン遅延にも利用するので、そ
の分、メモリ手段を少なくできる。

［実施例］ 以下、図面を参照して本発明の実施例を説明する。

第１図は本発明の一実施例の構成ブロック図である。
10は、感光部の受光素子配列が第２図に示すように二次
元オフセット構造になっている撮像素子であり、R,G,B
の３つの色信号を出力する。撮像素子10は、水平方向に
3n（ｎは正の整数）個、垂直方向にｍ（正の整数）個の
受光素子を具備するものとする。11は回路各部を同期動
作させるためのシステム信号を発生するシステム信号発
生回路（SSG）である。スイッチ12は撮像素子10の３つ
の出力を、第２図の矢印（実線：第１フィールド、破
線：第２フィールド）の順序で順序選択する。以下、こ
のような読出しをジグザグ読出しと呼ぶ。このようにジ
グザグ読出しされた信号はサンプル・ホールド回路14で
サンプル・ホールドされ、A/D変換器16によりでディジ
タル化される。なお、A/D変換器16において、同時にガ
ンマ補正やホワイト・バランスが行われる。

A/D変換器16によりディジタル信号は、スイッチ18に
より、ジグザグ読み出しされた撮像素子10の出力のう
ち、撮像素子10の感光部の上側の行の信号（例えば、第
３図のF2の◎で表される信号）がライン・メモリ20に印
加され、下側の行の信号（例えば、第３図のF1の段の◎
で表される信号）がライン・メモリ22に印加される。垂
直ローパス・フィルタ（LPF）24は、ライン・メモリ20,
22による遅延信号及び撮像素子10の出力信号を使って、
補間信号を形成する。例えば、第３図は第２フィールド
の場合であるが、ラインメモリ20又は22に格納された１
ライン遅延信号◎と撮像素子からの出力信号○とから補
間信号△を形成し、これによりF2,F1を作成する。形成
された補間信号は、補間データ用のライン・メモリ26に
格納される。

いま、スイッチ18の出力に信号○がきているとき、信
号◎はまだ、ライン・メモリ20又は22に残っている。そ
こで、信号●及び信号◎を用いて垂直LPF24で補間され
た信号の内、ラインF2上の補間信号□を、ラインメモリ
26にだけ蓄えておけば、垂直LPF24がラインF2′の補間
信号△を形成しているとき、ラインF2をラインメモリ20
に格納された◎で表される信号とこの補間信号□を用い
て再合成できる。そして、この２本の信号F2,F2′を用
いることにより、フィールド内の走査線間で垂直アパー
チャ補償を行える。即ち、36がその垂直アパーチャ補償
回路である。

垂直アパーチャ補償回路36の出力は輝度信号用LPF38
に印加される。LPF38はFIR（有限インパルス応答）型の
ディジタル・フィルタであり、ここで、水平方向の帯域
制限を受け、D/A変換器40及びLPF42を介して、輝度信号
が外部に出力される。

色信号処理に関しては、スイッチ32により垂直アパー
チャ補償していない信号を抜き取り、色信号処理回路44
でRGB信号を色差信号Ｒ−Y,B−Ｙに変換し、同時に、水
平方向にも帯域制限する。この後は、輝度信号と同様
に、D/A変換器46,47及びLPF48,49を介して外部に色差信
号Ｒ−Y,B−Ｙを出力する。

第３図を参照して、第２フィールド時の動作を説明し
たが、第１フィールドでは、第２フィールドと上下逆順
のジグザグ読出しを行う。第１フィールドの読出し及び
垂直アパーチャ補償の関係をを第４図に示す。

［発明の効果］ 以上の説明から容易に理解できるように、本発明によ
れば、補間信号用のメモリを垂直アパーチャ補償用のメ
モリとして利用しているので、少ないメモリ手段で、垂
直アパーチャ補償回路を実現でき、回路規模を小さく
し、消費電力、製造コストの低減を図ることができる。

【図面の簡単な説明】 第１図は本発明の一実施例の構造ブロック図、第２図は
撮像素子の感光部の画素配置の説明図、第３図は第１図
の第２フィールドのフィールド内アパーチャ補償の説明
図、第４図は第１フィールドのフィールド内アパーチャ
補償の説明図である。 10,55:撮像素子、11,52:システム信号発生回路、20,22:
ライン・メモリ、24:垂直LPF、26:補間データ用ライン
・メモリ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】感光部の光電変換素子が二次元的にオフセ
   ット配置になっている撮像素子と、 隣接する２行の光電変換素子の信号をジグザグに読み出
   し、各行毎に前記光電変換素子の信号を記憶するライン
   メモリと、 前記ラインメモリによって格納された信号と、前記光電
   変換素子から出力された信号に基づいて前記光電変換素
   子間を補間するための補間信号を形成する形成手段と、 前記形成手段によって形成された補間信号を記憶する記
   憶手段と、 前記ラインメモリから出力された信号と前記記憶手段に
   よって記憶された補間信号とによって合成された第１の
   信号と、前記第１の信号より垂直方向に２段下の信号で
   あって、前記光電変換素子から出力された信号と前記形
   成手段によって形成された補間信号とによって合成され
   た第２の信号を用いてアパーチャ補償する垂直アパーチ
   ャ補償手段 とを備えることを特徴とする撮像装置。