JP2978351B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2978351B2 JP2978351B2 JP5026711A JP2671193A JP2978351B2 JP 2978351 B2 JP2978351 B2 JP 2978351B2 JP 5026711 A JP5026711 A JP 5026711A JP 2671193 A JP2671193 A JP 2671193A JP 2978351 B2 JP2978351 B2 JP 2978351B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- frequency band
- encapsulated semiconductor
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】本発明は衛星放送受信機器や移動
体無線機器などに使用される高周波帯域で微弱な電波を
増幅するための半導体装置に係り、特に、雑音特性が良
好で安価な樹脂封止型ＧａＡｓ系素子に関するものであ
る。
体無線機器などに使用される高周波帯域で微弱な電波を
増幅するための半導体装置に係り、特に、雑音特性が良
好で安価な樹脂封止型ＧａＡｓ系素子に関するものであ
る。
【０００２】
【従来の技術】衛星放送受信機器や移動体無線機器など
の高周波機器に用いられるＧａＡｓ半導体装置は、微弱
な電波を増幅するため低雑音，高利得が厳しく要求さ
れ、高周波領域での寄生容量に起因する誘電損および／
または雑音を抑制するため、一般に中空のセラミック製
パッケージが使用されている。
の高周波機器に用いられるＧａＡｓ半導体装置は、微弱
な電波を増幅するため低雑音，高利得が厳しく要求さ
れ、高周波領域での寄生容量に起因する誘電損および／
または雑音を抑制するため、一般に中空のセラミック製
パッケージが使用されている。
【０００３】
【発明が解決しようとする課題】ところが、セラミック
パッケージを用いた半導体装置は構造が複雑で、加工工
程が多く、また、材料コストが高いために、完成した半
導体装置自体のコストが高くつくと云う問題がある。
パッケージを用いた半導体装置は構造が複雑で、加工工
程が多く、また、材料コストが高いために、完成した半
導体装置自体のコストが高くつくと云う問題がある。
【０００４】このＧａＡｓ系素子の低コスト化を図るに
は、一般の半導体装置と同様に樹脂封止を行えばよいわ
けであるが、通常の封止材料を用いると素子の雑音特性
が著しく低下すると云う問題がある。
は、一般の半導体装置と同様に樹脂封止を行えばよいわ
けであるが、通常の封止材料を用いると素子の雑音特性
が著しく低下すると云う問題がある。
【０００５】これはセラミックパッケージ品は、内部が
中空になっているため信号伝播経路の周辺（素子、ワイ
ヤ、バンプまたはリード）の比誘電率が１.０と小さい
ために寄生容量が発生しにくゝ誘電損失が少ない。これ
に対し、樹脂封止品は封止材料の誘電率が３.８〜４.３
と大きいために寄生容量が発生し易く、誘電損失が大き
くなるためと云われている。
中空になっているため信号伝播経路の周辺（素子、ワイ
ヤ、バンプまたはリード）の比誘電率が１.０と小さい
ために寄生容量が発生しにくゝ誘電損失が少ない。これ
に対し、樹脂封止品は封止材料の誘電率が３.８〜４.３
と大きいために寄生容量が発生し易く、誘電損失が大き
くなるためと云われている。
【０００６】そこで、樹脂封止を行った場合にも良好な
素子特性が得られるようにするために、パッケージ構造
並びに封止材料の面から種々の改良が提案されている。
素子特性が得られるようにするために、パッケージ構造
並びに封止材料の面から種々の改良が提案されている。
【０００７】構造面からは、封止樹脂の厚さやリード間
隔、形状等を規定する提案（特開平２−１７６６４号お
よび同３−６４０３３号公報）がある。また、樹脂封止
した半導体装置の隣接するリード間に溝を形成し、リー
ド間に低誘電率の空気層を介在させて寄生容量を低減
し、高周波特性を向上する方法が提案（特開平４−９７
５４９号公報）されている。
隔、形状等を規定する提案（特開平２−１７６６４号お
よび同３−６４０３３号公報）がある。また、樹脂封止
した半導体装置の隣接するリード間に溝を形成し、リー
ド間に低誘電率の空気層を介在させて寄生容量を低減
し、高周波特性を向上する方法が提案（特開平４−９７
５４９号公報）されている。
【０００８】一方、封止材料面からは、素子を封止する
際、第１の樹脂層と第２の樹脂層で構成し、第１の樹脂
層に第２の樹脂層よりも誘電率が小さな材料を用いる方
法が提案（特開昭６１−２３７４５５号および特開平４
−１３７７５３号公報）されている。
際、第１の樹脂層と第２の樹脂層で構成し、第１の樹脂
層に第２の樹脂層よりも誘電率が小さな材料を用いる方
法が提案（特開昭６１−２３７４５５号および特開平４
−１３７７５３号公報）されている。
【０００９】しかし、構造面からの改良は従来の樹脂封
止品よりも特性が改善されるものゝ、セラミックパッケ
ージ品に比べ特性がいま一つ劣ると云う問題がある。一
方、素子の封止層を第１の樹脂層と第２の樹脂層で構成
し、第１の樹脂層には第２の樹脂層よりも低誘電率の材
料を用いる方法は、封止材料の低誘電率化に効果がある
ものゝ、封止工程が第１と第２の工程からなり、煩雑で
あると云う問題がある。また、特開昭６１−２３７４５
５号公報に開示されている封止材料は、誘電率が３.０
であり低誘電率化の効果が必ずしも十分とは云い難い。
止品よりも特性が改善されるものゝ、セラミックパッケ
ージ品に比べ特性がいま一つ劣ると云う問題がある。一
方、素子の封止層を第１の樹脂層と第２の樹脂層で構成
し、第１の樹脂層には第２の樹脂層よりも低誘電率の材
料を用いる方法は、封止材料の低誘電率化に効果がある
ものゝ、封止工程が第１と第２の工程からなり、煩雑で
あると云う問題がある。また、特開昭６１−２３７４５
５号公報に開示されている封止材料は、誘電率が３.０
であり低誘電率化の効果が必ずしも十分とは云い難い。
【００１０】本発明の目的は、上記のような状況に鑑
み、構造が簡単で、製造コストが安く、しかも、誘電損
失の小さい高周波帯域用の樹脂封止型半導体装置を提供
することにある。
み、構造が簡単で、製造コストが安く、しかも、誘電損
失の小さい高周波帯域用の樹脂封止型半導体装置を提供
することにある。
【００１１】
【課題を解決するための手段】前記課題を解決する本発
明の要旨は次のとおりである。
明の要旨は次のとおりである。
【００１２】（１） ＧａＡｓ系素子の電極とリードフ
レムが電気的に接続され、少なくとも素子表面および電
極とリードとの接合部が樹脂で一体に封止された高周波
帯域用の樹脂封止型半導体装置であって、前記封止樹脂
の比誘電率が１.３〜３未満、ガラス転移温度（Ｔｇ）
もしくは熱変形温度（ＨＤＴ）が１３０℃以上の三次元
橋かけ樹脂で構成されていることを特徴とする高周波帯
域用の樹脂封止型半導体装置。
レムが電気的に接続され、少なくとも素子表面および電
極とリードとの接合部が樹脂で一体に封止された高周波
帯域用の樹脂封止型半導体装置であって、前記封止樹脂
の比誘電率が１.３〜３未満、ガラス転移温度（Ｔｇ）
もしくは熱変形温度（ＨＤＴ）が１３０℃以上の三次元
橋かけ樹脂で構成されていることを特徴とする高周波帯
域用の樹脂封止型半導体装置。
【００１３】（２） 前記三次元橋かけ樹脂は、主鎖お
よび／または側鎖に重合性の二重結合を含有する化合物
を重合して得られた樹脂である高周波帯域用の樹脂封止
型半導体装置。
よび／または側鎖に重合性の二重結合を含有する化合物
を重合して得られた樹脂である高周波帯域用の樹脂封止
型半導体装置。
【００１４】前記三次元橋かけ樹脂は、具体的にはポリ
ブタジエン系化合物、ポリイミド系化合物をはじめ主鎖
および／または側鎖にビニル基、アクリル基、メタアク
リル基などの重合性の基を含有するフッ素系化合物、シ
リコーン系化合物およびポリパラビニルフェノール系化
合物を指し、これらはラジカル発生剤である有機過酸化
物を用い、加熱硬化することによって得ることができ
る。
ブタジエン系化合物、ポリイミド系化合物をはじめ主鎖
および／または側鎖にビニル基、アクリル基、メタアク
リル基などの重合性の基を含有するフッ素系化合物、シ
リコーン系化合物およびポリパラビニルフェノール系化
合物を指し、これらはラジカル発生剤である有機過酸化
物を用い、加熱硬化することによって得ることができ
る。
【００１５】上記ポリブタジエン系化合物は一般式
〔１〕で示されるものから選択できる。
〔１〕で示されるものから選択できる。
【００１６】
【化４】
【００１７】上記ポリイミド系化合物は一般式〔２〕ま
たは〔３〕で示されるものから選択できる。
たは〔３〕で示されるものから選択できる。
【００１８】
【化５】
【００１９】また、上記ポリパラビニルフェノール系化
合物は一般式〔４〕または〔５〕で示されるものから選
択できる。
合物は一般式〔４〕または〔５〕で示されるものから選
択できる。
【００２０】
【化６】
【００２１】前記三次元橋かけ樹脂は、その化学構造、
分子量あるいは反応性稀釈剤であるスチレンやジビニル
ベンゼンのような共重合性の低粘度化合物を併用するこ
とによって、粘度を大幅に調整することができる。ま
た、必要に応じて発明の目的を損なわない範囲で硬化促
進剤、着色剤、カップリング剤、離形剤、難燃化剤など
を添加することができる。
分子量あるいは反応性稀釈剤であるスチレンやジビニル
ベンゼンのような共重合性の低粘度化合物を併用するこ
とによって、粘度を大幅に調整することができる。ま
た、必要に応じて発明の目的を損なわない範囲で硬化促
進剤、着色剤、カップリング剤、離形剤、難燃化剤など
を添加することができる。
【００２２】硬化物のＴｇやＨＤＴは、前記化合物の化
学構造や分子量あるいは樹脂一分子当たりの共重合性二
重結合の濃度を調整することによって、１３０℃以上に
することは容易であり、条件によっては３００℃以上に
することもできる。
学構造や分子量あるいは樹脂一分子当たりの共重合性二
重結合の濃度を調整することによって、１３０℃以上に
することは容易であり、条件によっては３００℃以上に
することもできる。
【００２３】これらの硬化物は耐湿性にも優れているた
め特開昭６１−２３７４５５号公報に記載されているよ
うに、封止樹脂層を二重にする必要がないので、一度の
封止作業でパッケージを成形することができる。また、
封止樹脂層の耐熱性が優れているために、はんだ付け作
業時の熱ストレスにも十分耐えることができる。
め特開昭６１−２３７４５５号公報に記載されているよ
うに、封止樹脂層を二重にする必要がないので、一度の
封止作業でパッケージを成形することができる。また、
封止樹脂層の耐熱性が優れているために、はんだ付け作
業時の熱ストレスにも十分耐えることができる。
【００２４】通常の封止材料には成形性や剛性の付与、
熱膨張係数の低減などを目的に溶融シリカ、結晶性シリ
カ、アルミナ等の微粒子を充填剤として配合している。
本発明においても発明の目的を損なわない範囲で、充填
剤を配合できるが、一般的にこれら充填剤は硬化物の誘
電率を高める作用がある。本発明のＧａＡｓ系素子はチ
ップサイズが小さいため、封止品に発生する熱応力が小
さく、封止材料の熱膨張係数を特別小さくしなくても実
用上十分な耐温度サイクル性や耐湿信頼性が得られる。
しかし、成形性の観点から充填剤を添加して樹脂の粘度
を調整する必要が生じる場合がある。その際には、充填
剤としてはフッ素樹脂あるいはシリコーン樹脂の粉末の
ように、比誘電率が低い材料を用いるのが望ましい。
熱膨張係数の低減などを目的に溶融シリカ、結晶性シリ
カ、アルミナ等の微粒子を充填剤として配合している。
本発明においても発明の目的を損なわない範囲で、充填
剤を配合できるが、一般的にこれら充填剤は硬化物の誘
電率を高める作用がある。本発明のＧａＡｓ系素子はチ
ップサイズが小さいため、封止品に発生する熱応力が小
さく、封止材料の熱膨張係数を特別小さくしなくても実
用上十分な耐温度サイクル性や耐湿信頼性が得られる。
しかし、成形性の観点から充填剤を添加して樹脂の粘度
を調整する必要が生じる場合がある。その際には、充填
剤としてはフッ素樹脂あるいはシリコーン樹脂の粉末の
ように、比誘電率が低い材料を用いるのが望ましい。
【００２５】また、本発明の目的を損なわない範囲で発
泡剤を配合して硬化樹脂中に気泡を形成し、それによっ
て硬化樹脂の誘電率を小さくすることもできる。
泡剤を配合して硬化樹脂中に気泡を形成し、それによっ
て硬化樹脂の誘電率を小さくすることもできる。
【００２６】本発明の樹脂を用いたＧａＡｓ系素子の封
止は、通常の半導体と同様に低圧トランスファモールド
法、ポッテイング法、デイッピング法などの方法で行う
ことができる。
止は、通常の半導体と同様に低圧トランスファモールド
法、ポッテイング法、デイッピング法などの方法で行う
ことができる。
【００２７】
【作用】本発明が用いた樹脂は、比誘電率が低いために
誘電損失が少なく、雑音特性が良好な樹脂封止型半導体
装置を容易に得ることができる。さらに、本発明が用い
た樹脂は耐熱性や耐湿性などが良好なため、封止層を特
に二層構造とする必要がないので一回の封止作業で得る
ことができる。
誘電損失が少なく、雑音特性が良好な樹脂封止型半導体
装置を容易に得ることができる。さらに、本発明が用い
た樹脂は耐熱性や耐湿性などが良好なため、封止層を特
に二層構造とする必要がないので一回の封止作業で得る
ことができる。
【００２８】
【実施例】次に本発明を実施例に基づき詳細に説明す
る。
る。
【００２９】〔参考例〕図３に従来の衛星放送用コンバ
ータとして使用するＧａＡｓ系電界効果トランジスタの
セラミックパッケージ封止品の模式断面図を示す。セラ
ミックパッケージ５の内側底辺に設けたチップ搭載部に
銀ペースト３を用いＧａＡｓ系素子１（チップ）を固着
した後、その表面の電極部と配線４とを金ワイヤ２を用
いてボンデイングし電気的に接続した。その後、セラミ
ックパッケージの蓋５’を被せて中空型のセラミックパ
ッケージを作製した。
ータとして使用するＧａＡｓ系電界効果トランジスタの
セラミックパッケージ封止品の模式断面図を示す。セラ
ミックパッケージ５の内側底辺に設けたチップ搭載部に
銀ペースト３を用いＧａＡｓ系素子１（チップ）を固着
した後、その表面の電極部と配線４とを金ワイヤ２を用
いてボンデイングし電気的に接続した。その後、セラミ
ックパッケージの蓋５’を被せて中空型のセラミックパ
ッケージを作製した。
【００３０】こうして得られたセラミックパッケージ構
造を有する素子の１２ＧＨｚにおける最小雑音指数並び
に雑音最小電力利得を測定した。その結果、それぞれ
０.７２ｄＢおよび１１.５ｄＢであった。
造を有する素子の１２ＧＨｚにおける最小雑音指数並び
に雑音最小電力利得を測定した。その結果、それぞれ
０.７２ｄＢおよび１１.５ｄＢであった。
【００３１】〔実施例１〕数平均分子量２０００のポリ
ブタジエン系化合物９０重量部、スチレン９重量部、硬
化触媒としてジクミルパーオキサイド１重量部を混合
し、注形用液状樹脂を調製した。
ブタジエン系化合物９０重量部、スチレン９重量部、硬
化触媒としてジクミルパーオキサイド１重量部を混合
し、注形用液状樹脂を調製した。
【００３２】次に、前記参考例で用いたＧａＡｓ系電界
効果トランジスタ（チップ）を、図１に示すように銅系
のリードフレーム７に銀ペースト３を用いて固着後、チ
ップ１の表面の電極部とリードフレーム７間を金ワイヤ
２でボンデイングして電気的に接続したものを金型にセ
ットし、上記の注形用液状樹脂を滴下して、チップ、金
ワイヤおよびインナーリードを封止した。その後金型を
１５０℃で１時間、１８０℃で２時間加熱し封止樹脂８
を硬化した。こうして得られた素子の１２ＧＨｚにおけ
る最小雑音指数並びに雑音最小電力利得を測定した。そ
の結果、それぞれ０.７４ｄＢおよび１１.４ｄＢであっ
た。なお、上記注形用液状樹脂を１５０℃で１時間、１
８０℃で２時間加熱した樹脂硬化物の１ＭＨｚの誘電率
は２.４、熱膨張係数の変曲点から求めたＴｇは２２５
℃であった。
効果トランジスタ（チップ）を、図１に示すように銅系
のリードフレーム７に銀ペースト３を用いて固着後、チ
ップ１の表面の電極部とリードフレーム７間を金ワイヤ
２でボンデイングして電気的に接続したものを金型にセ
ットし、上記の注形用液状樹脂を滴下して、チップ、金
ワイヤおよびインナーリードを封止した。その後金型を
１５０℃で１時間、１８０℃で２時間加熱し封止樹脂８
を硬化した。こうして得られた素子の１２ＧＨｚにおけ
る最小雑音指数並びに雑音最小電力利得を測定した。そ
の結果、それぞれ０.７４ｄＢおよび１１.４ｄＢであっ
た。なお、上記注形用液状樹脂を１５０℃で１時間、１
８０℃で２時間加熱した樹脂硬化物の１ＭＨｚの誘電率
は２.４、熱膨張係数の変曲点から求めたＴｇは２２５
℃であった。
【００３３】〔実施例２〕ポリエーテル型ビスマレイミ
ド８０重量部、ジアリルフタレート２０重量部に硬化触
媒としてジクミルパーオキサイド１重量部を二軸ロール
を用いて約８０℃で１０分間混練し封止材料を調製し
た。次いで参考例で用いたＧａＡｓ系電界効果トランジ
スタ（チップ）をトランスファプレスの上下金型間に挾
持し、上記封止材料を用いてチップ、金ワイヤおよびイ
ンナーリードを低圧トランスファモールド法により封止
した。封止条件は金型温度１８０℃、成形圧力７０ｋｇ
／ｃｍ2、成形時間９０秒で行った。金型から取り出し
た成形品は、その後１８０で５時間の後硬化を行った。
ド８０重量部、ジアリルフタレート２０重量部に硬化触
媒としてジクミルパーオキサイド１重量部を二軸ロール
を用いて約８０℃で１０分間混練し封止材料を調製し
た。次いで参考例で用いたＧａＡｓ系電界効果トランジ
スタ（チップ）をトランスファプレスの上下金型間に挾
持し、上記封止材料を用いてチップ、金ワイヤおよびイ
ンナーリードを低圧トランスファモールド法により封止
した。封止条件は金型温度１８０℃、成形圧力７０ｋｇ
／ｃｍ2、成形時間９０秒で行った。金型から取り出し
た成形品は、その後１８０で５時間の後硬化を行った。
【００３４】こうして得られた素子の１２ＧＨｚにおけ
る最小雑音指数並びに雑音最小電力利得はそれぞれ０.
７２ｄＢおよび１１.４ｄＢであった。また、硬化樹脂
の１ＭＨｚの誘電率は２.２、熱膨張係数の変曲点から
求めたＴｇは２８５℃であった。
る最小雑音指数並びに雑音最小電力利得はそれぞれ０.
７２ｄＢおよび１１.４ｄＢであった。また、硬化樹脂
の１ＭＨｚの誘電率は２.２、熱膨張係数の変曲点から
求めたＴｇは２８５℃であった。
【００３５】〔実施例３〕数平均分子量３０００のポリ
ブタジエン系化合物５０重量部、ポリジメチルシリコー
ンの微粉末（平均粒径６μｍ）４９重量部、硬化触媒と
してジクミルパーオキサイド１重量部を二軸ロールを用
いて約４０℃で１０分間混合し、塊状の封止材料を調製
した。次に、図２に示すようなＧａＡｓ系電界効果トラ
ンジスタ（チップ）１の電極部に金バンプ９を介して銅
系リードフレーム７を接続し、トランスファプレスの上
下金型間に挾持し、上記封止材料でチップ、金ワイヤお
よびリードフレームを低圧トランスファモールド法によ
り封止した。封止条件は金型温度１８０℃、成形圧力７
０ｋｇ／ｃｍ2、成形時間９０秒で行った。金型から取
り出した成形品はその後１８０で５時間の後硬化を行っ
た。
ブタジエン系化合物５０重量部、ポリジメチルシリコー
ンの微粉末（平均粒径６μｍ）４９重量部、硬化触媒と
してジクミルパーオキサイド１重量部を二軸ロールを用
いて約４０℃で１０分間混合し、塊状の封止材料を調製
した。次に、図２に示すようなＧａＡｓ系電界効果トラ
ンジスタ（チップ）１の電極部に金バンプ９を介して銅
系リードフレーム７を接続し、トランスファプレスの上
下金型間に挾持し、上記封止材料でチップ、金ワイヤお
よびリードフレームを低圧トランスファモールド法によ
り封止した。封止条件は金型温度１８０℃、成形圧力７
０ｋｇ／ｃｍ2、成形時間９０秒で行った。金型から取
り出した成形品はその後１８０で５時間の後硬化を行っ
た。
【００３６】こうして得られた素子の１２ＧＨｚにおけ
る最小雑音指数並びに雑音最小電力利得は、それぞれ
０.７６ｄＢおよび１２.０ｄＢであった。また、硬化樹
脂の１ＭＨｚの誘電率は２.８、熱膨張係数の変曲点か
ら求めたＴｇは２２５℃であった。
る最小雑音指数並びに雑音最小電力利得は、それぞれ
０.７６ｄＢおよび１２.０ｄＢであった。また、硬化樹
脂の１ＭＨｚの誘電率は２.８、熱膨張係数の変曲点か
ら求めたＴｇは２２５℃であった。
【００３７】〔実施例４〕数平均分子量３０００のポリ
ブタジエン系化合物５０重量部、フッ素樹脂粉末（平均
粒径６μｍ）４９重量部、硬化触媒としてジクミルパー
オキサイド１重量部を二軸ロールを用いて約４０℃で１
０分間混合し塊状の封止材料を調製した。次いで、図２
に示すようにＧａＡｓ系電界効果トランジスタ（チッ
プ）の電極部に金バンプ９を介して銅系リードフレーム
７を接続し、これをトランスファプレスの上下金型間に
挾持し、上記封止材料を用いて低圧トランスファモール
ド法により樹脂封止した。成形条件は金型温度１８０
℃、成形圧力７０ｋｇ／ｃｍ2、成形時間９０秒で行っ
た。金型から取り出した成形品はその後１８０で５時間
の後硬化を行った。
ブタジエン系化合物５０重量部、フッ素樹脂粉末（平均
粒径６μｍ）４９重量部、硬化触媒としてジクミルパー
オキサイド１重量部を二軸ロールを用いて約４０℃で１
０分間混合し塊状の封止材料を調製した。次いで、図２
に示すようにＧａＡｓ系電界効果トランジスタ（チッ
プ）の電極部に金バンプ９を介して銅系リードフレーム
７を接続し、これをトランスファプレスの上下金型間に
挾持し、上記封止材料を用いて低圧トランスファモール
ド法により樹脂封止した。成形条件は金型温度１８０
℃、成形圧力７０ｋｇ／ｃｍ2、成形時間９０秒で行っ
た。金型から取り出した成形品はその後１８０で５時間
の後硬化を行った。
【００３８】こうして得られた素子の１２ＧＨｚの最小
雑音指数並びに雑音最小電力利得はそれぞれ０.７２ｄ
Ｂおよび１２.０ｄＢであった。また、硬化樹脂の１Ｍ
Ｈｚの誘電率は２.２、熱膨張係数の変曲点から求めた
Ｔｇは２２５℃であった。
雑音指数並びに雑音最小電力利得はそれぞれ０.７２ｄ
Ｂおよび１２.０ｄＢであった。また、硬化樹脂の１Ｍ
Ｈｚの誘電率は２.２、熱膨張係数の変曲点から求めた
Ｔｇは２２５℃であった。
【００３９】〔比較例１〕エポキシ樹脂として、ｏ−ク
レゾールノボラック型エポキシ樹脂８５重量部および臭
素化ビスフェノールＡ型エポキシ樹脂１５重量部、硬化
剤としてフェノールノボラック樹脂を５２重量部、硬化
促進剤として１,８−ジアザビシクロ（５,４,０）−７
−ウンデセン１.５重量部、可撓化剤として両末端にア
ミノ基を有する分子量が約８０,０００のポリジメチル
シロキサン８重量部、充填剤として溶融シリカを３５０
重量部、カップリング剤としてエポキシシランを２重量
部、離形剤してモンタン酸エステル１重量部、難燃化助
剤として三酸化アンチモン１０重量部、着色剤としてカ
ーボンブラック１重量部を計量した。
レゾールノボラック型エポキシ樹脂８５重量部および臭
素化ビスフェノールＡ型エポキシ樹脂１５重量部、硬化
剤としてフェノールノボラック樹脂を５２重量部、硬化
促進剤として１,８−ジアザビシクロ（５,４,０）−７
−ウンデセン１.５重量部、可撓化剤として両末端にア
ミノ基を有する分子量が約８０,０００のポリジメチル
シロキサン８重量部、充填剤として溶融シリカを３５０
重量部、カップリング剤としてエポキシシランを２重量
部、離形剤してモンタン酸エステル１重量部、難燃化助
剤として三酸化アンチモン１０重量部、着色剤としてカ
ーボンブラック１重量部を計量した。
【００４０】次いで、これらの各素材を約８０℃に加熱
した二軸ロールを用いて約１５分間混練し、通常の半導
体用封止材料として広く用いられいる低圧トランスファ
封止材料を作製した。
した二軸ロールを用いて約１５分間混練し、通常の半導
体用封止材料として広く用いられいる低圧トランスファ
封止材料を作製した。
【００４１】次に、実施例３と同様にＧａＡｓ系電界効
果トランジスタ（チップ）を低圧トランスファモールド
法により樹脂封止した。成形条件は金型温度１８０℃、
成形圧力７０ｋｇ／ｃｍ2、成形時間９０秒で行った。
金型から取り出した成形品はその後１８０で５時間の後
硬化を行った。
果トランジスタ（チップ）を低圧トランスファモールド
法により樹脂封止した。成形条件は金型温度１８０℃、
成形圧力７０ｋｇ／ｃｍ2、成形時間９０秒で行った。
金型から取り出した成形品はその後１８０で５時間の後
硬化を行った。
【００４２】こうして得られた素子の１２ＧＨｚにおけ
る最小雑音指数並びに雑音最小電力利得はそれぞれ０.
８６ｄＢおよび１２.０ｄＢであった。また、上記低圧
トランスファ封止材料を１８０℃で５時間加熱した硬化
樹脂の１ＭＨｚの誘電率は４.３、熱膨張係数の変曲点
から求めたＴｇは１６５℃であった。
る最小雑音指数並びに雑音最小電力利得はそれぞれ０.
８６ｄＢおよび１２.０ｄＢであった。また、上記低圧
トランスファ封止材料を１８０℃で５時間加熱した硬化
樹脂の１ＭＨｚの誘電率は４.３、熱膨張係数の変曲点
から求めたＴｇは１６５℃であった。
【００４３】
【発明の効果】本発明のＧａＡｓ系素子の樹脂封止型半
導体装置は、封止材料として広く用いられいるエポキシ
樹脂系の低圧トランスファ封止材料で封止した場合に比
べ、雑音指数が著しく小さく、セラミックパッケージ品
に近い特性が得られる。また、樹脂作業も容易であり、
セラミックパッケージ品に比べて安価に生産することが
できる。
導体装置は、封止材料として広く用いられいるエポキシ
樹脂系の低圧トランスファ封止材料で封止した場合に比
べ、雑音指数が著しく小さく、セラミックパッケージ品
に近い特性が得られる。また、樹脂作業も容易であり、
セラミックパッケージ品に比べて安価に生産することが
できる。
【図１】ＧａＡｓ系電界効果トランジスタを樹脂封止し
た本発明の半導体装置の模式断面図である。
た本発明の半導体装置の模式断面図である。
【図２】ＧａＡｓ系電界効果トランジスタを樹脂封止し
た本発明の半導体装置の模式断面図である。
た本発明の半導体装置の模式断面図である。
【図３】ＧａＡｓ系電界効果トランジスタをセラミック
パッケージに封止した従来の半導体装置の模式断面図で
ある。
パッケージに封止した従来の半導体装置の模式断面図で
ある。
１…ＧａＡｓ系素子（チップ）、２…金ワイヤ、３…銀
ペースト、４…配線、５…セラミックパッケージ、５’
…セラミックパッケージの蓋、６…ろう付け剤、７…リ
ードフレーム、８…封止樹脂、９…金バンプ。
ペースト、４…配線、５…セラミックパッケージ、５’
…セラミックパッケージの蓋、６…ろう付け剤、７…リ
ードフレーム、８…封止樹脂、９…金バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 輝夫 茨城県日立市大みか町七丁目１番１号 株式会社日立製作所 日立研究所内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/29 C08L 101/00 H01L 23/31
Claims (8)
- 【請求項１】 ＧａＡｓ系素子の電極とリードフレムが
電気的に接続され、少なくとも素子表面および電極とリ
ードとの接合部が樹脂で一体に封止された高周波帯域用
の樹脂封止型半導体装置であって、前記封止樹脂の比誘
電率が１.３〜３未満、ガラス転移温度（Ｔｇ）もしく
は熱変形温度（ＨＤＴ）が１３０℃以上の三次元橋かけ
樹脂で構成されていることを特徴とする高周波帯域用の
樹脂封止型半導体装置。 - 【請求項２】 前記三次元橋かけ樹脂は、主鎖および／
または側鎖に重合性の二重結合を含有する化合物を重合
して得られた樹脂である請求項１に記載の高周波帯域用
の樹脂封止型半導体装置。 - 【請求項３】 前記三次元橋かけ樹脂は、主鎖および／
または側鎖に重合性の二重結合を含有するブタジエン系
化合物、フッ素系化合物、シリコーン系化合物、および
ポリパラビニルフェノール系化合物の少なくとも一種を
主成分とする樹脂組成物の重合体である請求項１または
２に記載の高周波帯域用の樹脂封止型半導体装置。 - 【請求項４】 前記ブタジエン系化合物が下記一般式
〔１〕で示される請求項３に記載の高周波帯域用の樹脂
封止型半導体装置。 【化１】 - 【請求項５】 前記ポリイミド系化合物が下記一般式
〔２〕または〔３〕で示される請求項３に記載の高周波
帯域用の樹脂封止型半導体装置。 【化２】 - 【請求項６】 前記ポリパラビニルフェノール系化合物
が下記一般式〔４〕または〔５〕で示される請求項３に
記載の高周波帯域用の樹脂封止型半導体装置。 【化３】 - 【請求項７】 前記三次元橋かけ樹脂は、無機または有
機充填剤を含み比誘電率が１.３〜３未満、ガラス転移
温度（Ｔｇ）もしくは熱変形温度（ＨＤＴ）が１３０℃
以上である請求項１〜６のいずれかに記載の高周波帯域
用の樹脂封止型半導体装置。 - 【請求項８】 前記三次元橋かけ樹脂は、シリコーン樹
脂またはフッ素樹脂系の微粉末を充填剤として含む比誘
電率が１.３〜３未満、ガラス転移温度（Ｔｇ）もしく
は熱変形温度（ＨＤＴ）が１３０℃以上である請求項１
〜６のいずれかに記載の高周波帯域用の樹脂封止型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026711A JP2978351B2 (ja) | 1993-02-16 | 1993-02-16 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026711A JP2978351B2 (ja) | 1993-02-16 | 1993-02-16 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244320A JPH06244320A (ja) | 1994-09-02 |
| JP2978351B2 true JP2978351B2 (ja) | 1999-11-15 |
Family
ID=12200950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5026711A Expired - Fee Related JP2978351B2 (ja) | 1993-02-16 | 1993-02-16 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978351B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303915B2 (ja) | 1999-11-04 | 2002-07-22 | ダイキン工業株式会社 | 半導体製造装置用エラストマー成形品および架橋性フッ素系エラストマー組成物 |
| US6870243B2 (en) * | 2002-11-27 | 2005-03-22 | Freescale Semiconductor, Inc. | Thin GaAs die with copper back-metal structure |
-
1993
- 1993-02-16 JP JP5026711A patent/JP2978351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244320A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2712618B2 (ja) | 樹脂封止型半導体装置 | |
| JP3469446B2 (ja) | 樹脂組成物およびこれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3128291B2 (ja) | マレイミド樹脂組成物およびこれを用いた樹脂封止型半導体装置 | |
| US7239023B2 (en) | Package assembly for electronic device | |
| KR20110003601A (ko) | 광반도체소자 탑재용 패키지 및 이것을 이용한 광반도체장치 | |
| JP2978351B2 (ja) | 樹脂封止型半導体装置 | |
| JP2825332B2 (ja) | 樹脂封止型半導体装置、該装置の製法および半導体封止用樹脂組成物 | |
| KR20010086441A (ko) | 에폭시 수지 조성물 및 반도체 장치 | |
| JPH08157561A (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
| JP3406073B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1171444A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JPH077110A (ja) | 半導体装置 | |
| JP2000036506A (ja) | 半導体装置の製法 | |
| JP3537224B2 (ja) | エポキシ樹脂系組成物及び樹脂封止型半導体装置 | |
| JP3200251B2 (ja) | 半導体装置およびそれに用いるエポキシ樹脂組成物 | |
| JPH09102564A (ja) | 半導体装置およびその実装構造 | |
| JP2000239355A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3649554B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3356398B2 (ja) | ディスクリート素子封止用のエポキシ樹脂組成物および樹脂封止型半導体装置 | |
| JPH0859795A (ja) | 半導体装置 | |
| JP2000200864A (ja) | 半導体装置 | |
| JPH05326754A (ja) | 半導体封止用エポキシ樹脂組成物 | |
| JPH098178A (ja) | 封止用エポキシ樹脂組成物及びそれを用いた半導体装置 | |
| JPS63275624A (ja) | 半導体封止用エポキシ樹脂組成物及び樹脂封止型半導体装置 | |
| JPS59197154A (ja) | 半導体装置およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |