JP2973345B2 - 電磁遮蔽される半導体構成部材から成る半導体構成部材群 - Google Patents

電磁遮蔽される半導体構成部材から成る半導体構成部材群

Info

Publication number
JP2973345B2
JP2973345B2 JP5116290A JP11629093A JP2973345B2 JP 2973345 B2 JP2973345 B2 JP 2973345B2 JP 5116290 A JP5116290 A JP 5116290A JP 11629093 A JP11629093 A JP 11629093A JP 2973345 B2 JP2973345 B2 JP 2973345B2
Authority
JP
Japan
Prior art keywords
semiconductor component
semiconductor
section
folded
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5116290A
Other languages
English (en)
Other versions
JPH0669409A (ja
Inventor
イエルク・アンゲルシユタイン
ジークフリート・ギーブレル
トーマス・ミステレ
ヴエルネル・シヤイレル
ヘルムート・シヤイドレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BISHAI SEMIKONDAKUTAA GmbH
Original Assignee
BISHAI SEMIKONDAKUTAA GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6457066&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2973345(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by BISHAI SEMIKONDAKUTAA GmbH filed Critical BISHAI SEMIKONDAKUTAA GmbH
Publication of JPH0669409A publication Critical patent/JPH0669409A/ja
Application granted granted Critical
Publication of JP2973345B2 publication Critical patent/JP2973345B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measurement Of Radiation (AREA)
  • Details Of Television Systems (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電位の異なる少なくと
も２つの条片部分のうちの１つとしてアースに接続され
るべきアース条片部分と、アース条片部分に続く担体区
域と、この担体区域上に取付けられている少なくとも１
つの半導体構成部材と、担体区域を越えて延長されるア
ース条片部分の延長区域と、担体区域上の半導体構成部
材を包囲する成形体とを有する、電磁遮蔽される半導体
構成部材群から成る半導体部材群特に遠隔制御受信モジ
ユールに関する。
【０００２】
【従来の技術】半導体構成部材群の主要部品は，担体
と，この担体に取付けられている半導体構成部材であ
る。更に，成形体の形で構成され得るケースも加わる。
【０００３】全容積が一層大きい構成部材を持つ半導体
構成部材群において，担体は通常，大抵導体帯を備えた
絶縁体から成る板である。それに対して，全容積が一層
小さい構成部材を持つ半導体構成部材群は，アース条片
部分が付属する導電条片に少なくとも１つの半導体構成
部材が取付けられている条片構造体を持つている。条片
構造体におけるケースは原則として成形体により形成さ
れる。条片構造体を持つ半導体構成部材群は次のような
部分を持つている。 −少なくとも２つの条片部分のうちの１つとしての，ア
ースと接続されるべきアース条片部分 −アース条片部分の上側範囲でアース条片部分の担体区
域に取付けられている少なくとも１つの半導体構成部材 −条片部分の上側範囲を包囲する成形体
【０００４】多数の半導体構成部材群において，含まれ
ている半導体構成部材のうちの少なくとも１つを電磁妨
害放射線に対して遮蔽することが必要である。このこと
は，特にあらゆる種類の，電磁放射線用検出器について
適用される。遮蔽される半導体構成部材群は，遮蔽部が
良好に取付けられ得る担体板を持つ上記構造体を持つて
いる。この遮蔽部は，例えは導電プラスチツク，金属板
又は線格子製のケースから成る。
【０００５】光学的遮蔽も必要である。例えばテレビに
使用されるような遠隔制御受信モジュールは，半導体ダ
イオードにより発せられる，例えば白熱電球，蛍光管又
は省エネルギー電灯のような妨害放射体も赤外線を放出
する波長範囲にある，変調された赤外線を受信する。受
信モジユールにある検出器として，約１１００ｎｍまで
の放射線を吸収するシリコンＰＩＮダイオードが使用さ
れる。短波側への妨害放射線は、吸収エツジが例えば約
８００ｎｍであるエツジフイルタにより除去される。こ
のフイルタの吸収エツジは，適当な色素の選択により容
易に調節され得る。色素は通常，成形材料に混ぜられ
る。フイルタは，少なくとも電磁遮蔽部の開口と検出器
面の間の範囲に存在しなければならない。遮蔽部のこの
開口へ電磁妨害放射線が入ることを防止するために，種
々の手段が講じられる。第１の手段は，受信されるべき
放射線のために透明な導電箔で開口を閉鎖することであ
る。第２の手段は，穴あき金属板又は線格子を開口に取
付けることである。第３の手段は，アースと接続される
前面電極を検出器に備えることである。
【０００６】電磁放射線に対して遮蔽されるべき少なく
とも１つの半導体構成部材を持つ公知の半導体構成部材
群は，別個に組付けられるべき遮蔽部のために場所をと
りかつ製造上高価である。これらの半導体構成部材群
は，遮蔽部とアース接続部の間に確実に作用する電気接
続部も必要とする。
【０００７】
【発明が解決しようとする課題】本発明の課題は，こぢ
んまりと構成され，安価に製造可能でありかつ遮蔽部の
確実なアース接続を保証する，電磁遮蔽される少なくと
も１つの半導体構成部材を持つ半導体構成部材群を提供
することである。
【０００８】
【課題を解決するための手段】この課題を解決するため
の本発明によれば、延長区域が担体区域に対して折りた
たまれて、半導体構成部材を覆つてこの半導体部材を電
磁遮蔽し、折りたたまれる延長区域も成形体により包囲
されている。
【０００９】従来使用されている，電磁遮蔽される半導
体構成部材を持つ半導体構成部材群とは異なり，本発明
による構成部材群は，板構造体を持つ構成部材群ではな
く，条片構造体を持つ構成部材群であるが，しかしその
ことにまだ大きな利点がない。なぜならば板構造体又は
条片構造体が，電磁遮蔽するケースと結合されようと，
組付け費用に大差がないからである。本発明による半導
体構成部材群は，アース条片部分が少なくとも１つの半
導体構成部材の支持及び少なくとも１つのアース電極の
製造のために使われるのみならず，同時に電磁遮蔽部の
機能も持つように構成されていることによつて，本質的
な利点を持つている。この遮蔽部は明らかに確実にアー
スと接続されている。なぜならばこの遮蔽部はアース電
極自体の一部であるからである。この遮蔽部は簡単に組
付け可能である。なぜならば他の構成部材と結合するた
めの機械的手段が全然必要でないからではなく，アース
条片構造体が，この条片構造体の担体区域に取付けられ
た少なくとも１つの半導体構成部材を覆うように折りた
たまれさえすればよいからである。通常，安定した結合
個所を必要とする特別な機械的結合が行われる必要がな
いことによつて，所要場所は非常に小さい。アース条片
部分の曲げられた区域により製造される，寸法の小さい
遮蔽ケースは非常に不安定であるが，しかし成形体によ
り安定しかつ損傷から守られて形状を保たれる。
【００１０】電磁遮蔽される半導体構成部材が放射線検
出器である場合は，折りたたまれる延長区域は切欠きを
持つており，この切欠きを通つて，検出されるべき放射
線が入ることができる。それにも拘らず電磁放射線がで
きるだけ良好に遮蔽されるようにするために，この開口
を，格子の形の辺がまだあとに残つているようにアース
条片部分から打抜くか，又は完全に打抜かれた開口を公
知の導電透明箔で覆うことができる。前面電極を持つ検
出器を使用しかつこの前面電極をアース条片部分と接続
することは特に有利である。更に，半導体構成部材が担
体区域の凹所へはめ込まれている場合は，遮蔽部の品質
に著しく寄与する。
【００１１】本発明が遠隔制御受信モジユールに適用さ
れる場合は，担体及び遮蔽部が条片部分と一体には形成
されておらず，これらの両部分がそれぞれ別々に製造場
所へ供給されかつモジユールの製造過程中にはじめて互
いに機械的に結合されかつ電気的に接続される，従来量
も小さい構造体と比べて所要空間は約５分の１に減少さ
れ得る。
【００１２】
【実施例】図面により本発明を以下に詳細に説明する。
【００１３】図１及び２は，極めて簡単な形の条片構造
体を持つ半導体構成部材群を示している。図１は製造中
の状態を示しており，図２は，完成された構成部材群の
断面を示している。
【００１４】半導体技術において，条片装置は，円筒か
ら巻き戻される長い帯として存在する。図１は，アース
条片部分Ｍと，アース電位と異なる電位を与えることが
できる条片部分Ｐとを持つ唯１つの装置だけを示してい
る。アース条片部分は担体区域Ｔ及び延長区域Ｖを持つ
ている。図１及び２の実施例において，半導体構成部材
ＨＬは導電接着剤によつて担体区域Ｔに接着されている
ので，半導体構成部材ＨＬの裏面はアースと接続可能で
ある。半導体構成部材ＨＬの前面にある電極パツドはボ
ンド線ＢＤにより第２の条片部分Ｐと結合されている。
半導体構成部材ＨＬは，検出器構成部材を除いて，任意
の構成部材であり，この構成部材は電磁放射線に対して
遮蔽されなければならない。検出器構成部材は図１及び
２の実施例では除かれている。なぜならば延長区域Ｖ
は，検出されるべき放射線が通つて入ることができる窓
を持つていないからである。このような窓が存在する場
合は，後に図３及び４により述べる特別な問題が生ず
る。
【００１５】延長区域Ｖは，互いに少し間隔を置いた２
つの折りたたみ継目Ｕ１及びＵ２を介して担体区域Ｔと
結合されている。これらの折りたたみ継目の線に沿つて
アース条片部分は刻印部により少し弱くされ，それによ
つて延長区域Ｖは，図２の断面図から良く分かるよう
に，この延長区域が半導体構成部材ＨＬを覆うように容
易に折りたたまれ得る。延長区域Ｖの，担体区域Ｔとは
反対側の端部に終端区域Ｅが存在しており，この終端区
域は折りたたみ継目ＵＥを介して延長区域と結合されて
いる。延長区域の両側に側方区域Ｓ１及びＳ２が存在し
ており，これらの側方区域はそれぞれ折りたたみ継目Ｕ
Ｓ１又はＵＳ２を介して延長区域と結合されている。こ
れらの区域がすべて折りたたまれている場合は，半導体
構成部材がこれらの区域によつて完全に包囲されるの
で，この半導体構成部材はアースと接続可能な，電磁遮
蔽するケースの内部にある。すべての図による実施例に
おいて担体区域Ｔは，半導体構成部材ＨＬが入つている
凹所を持つており，そのことは，特に図３及び４による
実施例の場合のように，遮蔽の改善に寄与し，延長区域
Ｖに窓が存在し，そして半導体構成部材の良好な導電性
を持つ前面はアース条片部分と結合されている。
【００１６】図２による半導体構成部材群は次のように
製造される。先ず接着剤ＫＬの層が，担体区域Ｔに設け
られた凹所へ入れられる。この接着剤層の上に半導体構
成部材ＨＬが置かれ，そのあとでボンド線ＢＤがこの半
導体構成部材及び第２の条片部分Ｐと結合される。これ
らの２つの側方部分Ｓ１及びＳ２と終端部分Ｅは折り上
げられ，そのあとで延長区域Ｖは，図２に示されている
ように，担体区域Ｔに対して平行に位置するように折り
たたまれる。多数のこのように処理された条片構造体
は，条片を設けられた帯から切り離され，そしてまだつ
ながつている複数の条片構造体はそれぞれ，成形材料の
入つている型へ没入せしめられ，それによつて，図２に
破線で示されているような成形体ＶＧが形成される。代
案として，プラスチツクケースは，半導体工業では普通
に行われている成形過程により製造され得る。こうして
形成された半導体構成部材群は，図１に示された２点鎖
線に沿つて互いに分離される。
【００１７】図３及び４の実施例は特に，遮蔽されるべ
き半導体構成部材が放射線検出器Ｄであり，そして更に
別の電気構成部材，即ち集積回路ＩＣ，ＳＭＤ抵抗Ｒ及
びＳＭＤコンデンサＣが存在することで，図１及び２の
実施例と異なる。実施例において，検出器はシリコンＰ
ＩＮダイオードである。すべての電気及び機械構成部材
は，成形された状態で（成形体は示されていない）一緒
に遠隔制御受信モジユールを形成している。図３及び４
は，図１による製造状態に関しており，この製造状態に
おいて，延長区域Ｖはまだ担体区域Ｔ上に折りたたまれ
ていない。側方部分Ｓ１及びＳ２はまだ折り上げられて
いない。これらの部分を折りたたむことによつて，図２
に示されているが，しかし遠隔制御受信モジユールにつ
いて別個に示されていない状態に相当する状態が得られ
る。アース条片部分Ｍの他の複数の条片部分Ｐ１−Ｐ５
が存在する。
【００１８】検出器Ｄが，延長区域Ｖが折りたたまれた
場合に，赤外線を受信することができるようにするため
に，延長区域に窓Ｆが存在しており，この窓の大きさ及
び位置は，この窓が，延長区域が折りたたまれた場合
に，検出器Ｄの受信面を空けておくように選ばれてい
る。延長区域Ｖは担体区域Ｔより少し狭い。なぜならば
担体区域Ｔにある半導体構成部材Ｄ及びＩＣは担体区域
Ｔ自体より狭いからである。特に検出器Ｄが電磁遮蔽さ
れなければならないが，しかし延長区域Ｖは長く形成さ
れているので，この延長区域はＩＣも完全に覆い，特に
ボンド線ＢＤＰ（図４）を覆い，このボンド線は，検出
器信号を発する電極をＩＣにある電極と接続する。信号
を出すこの電極は検出器Ｄの裏面から出ており，そのこ
とは図３及び４の平面図から明確には分からない。この
裏面は非導電性の接着剤により担体区域Ｔと結合されて
いる。検出器は更に，絶縁する裏面被覆，例えばＳｉＯ
２不活性化被覆を持つているのが好ましい。検出器ダイ
オードは，この検出器ダイオードの高度にドーピングさ
れた，従つて良好な導電性を持つ面が上に位置するよう
な極性をもつて担体区域Ｔに接着されている。この面は
アース電極ＭＫ及び線によつてアース条片部分，即ちア
ース，と接続されているので，検出器Ｄの前面は電磁放
射線に対して遮蔽される。この面から遮蔽は，担体区域
Ｔにある凹所の壁と，折りたたまれた側方部分Ｓ１及び
Ｓ２と，延長区域Ｖの，折りたたみ線Ｕ１及びＵ２の間
にある区域とによつて行われる。
【００１９】折りたたまれるべきすべての区域を所望の
線に沿つて確実に折り曲げることができるようにするた
めに，これらすべての線に沿つて切欠き１０及び刻印部
１１が存在する（図４）。これらの切欠き１０及び刻印
部１１は条片部分の打抜きと同時に作られる。その際，
担体区域Ｔに凹所も設けられ，この凹所へ検出器Ｄがは
め込まれている。別の切欠き１２が担体区域Ｔに作ら
れ，それによつて，成形材料との確実なかみ合いが行わ
れることを保証することができる。それにより熱運動が
効果的に担体区域へ伝達されるので，この担体区域は成
形材料とほぼ同じように膨張及び収縮し，そのことは，
成形材料と条片部分が互いに関係なく移動する場合より
小さい荷重をボンド個所に生ぜしめる。使える場所の状
況に関係して切欠き１２は，特に効果的な電磁遮蔽を達
成するために，延長区域Ｖにある側方部分Ｓ１又はＳ２
が折りたたみの際にこれらの切欠きへ入り得るように，
担体区域Ｔに設けられ得る。
【００２０】図１及び２の実施例の場合は，成形体ＶＧ
の材料としてどれでも任意の成形材料が使用でき，他
方，図３及び４による構成の場合は，約８００ｎｍ以上
の赤外線範囲で透過させるような成形材料が使用されな
ければならない。この目的のために，透明なエポキシ材
料に，この目的のためにエツジフイルタに普通使われる
ような色素が混ぜられる。成形材料は，窓Ｆに隣接する
面に，赤外線を検出器Ｄの受信面に向ける収束レンズを
持つように形成される。この収束レンズは，成形された
半導体構成部材群の型からの容易な取出しを可能にする
ように，円筒レンズとして形成されているのが好まし
い。代案として成形法が用いられる場合は，同じ出費で
円筒レンズ及び回転対称レンズが実現され得る。
【図面の簡単な説明】
【図１】またすべて同一面内にある復数の区域を有す
る，簡単化して示された，アース条片部分を持つ条片構
造体の平面図である。
【図２】半導体構成部材の電磁遮蔽部を形成するため
に，アース条片部分の種々の区域が折りたたまれてい
る，図１の条片構造体の縦断面図である。
【図３】遠隔制御受信モジユール用の条片構造体の具体
例の，図１に対応する平面図である。
【図４】条片構造体の，図３に示された上側範囲の詳細
平面図である。
【符号の説明】
Ｄ 放射線検出器 ＨＬ 半導体構成部材 ＩＣ 集積回路 Ｍ，Ｐ，Ｐ１−Ｐ５ 条片部分 Ｔ 担体区域 Ｖ 延長区域 ＶＧ 成形体
フロントページの続き (72)発明者 トーマス・ミステレ ドイツ連邦共和国イルスフエルト・シヤ ルロツテンシユトラーセ10 (72)発明者 ヴエルネル・シヤイレル ドイツ連邦共和国ヴアインスベルク・マ ズーレンヴエーク１ (72)発明者 ヘルムート・シヤイドレ ドイツ連邦共和国ノイエンシユタツト・ ホーフガルテンシユトラーセ６ (56)参考文献 特開 平４−267549（ＪＰ，Ａ) 特開 昭63−244657（ＪＰ，Ａ) 特開 平３−238852（ＪＰ，Ａ) 米国特許4177480（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 23/28 H01L 23/48 H05K 9/00

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 電位の異なる少なくとも２つの条片部分
    （Ｍ；Ｐ；Ｐ１−Ｐ５）のうちの１つとしてアースに接
    続されるべきアース条片部分（Ｍ）と、アース条片部分
    （Ｍ）の中間範囲にある担体区域（Ｔ）と、この担体区
    域（Ｔ）上に取付けられている少なくとも１つの半導体
    構成部材（ＨＬ；Ｄ，ＩＣ）と担体区域（Ｔ）を越えて
    延長されるアース条片部分（Ｍ）の延長区域（Ｖ）と、
    担体区域（Ｔ）上の半導体構成部材を包囲する成形体
    （ＶＧ）とを有する、半導体構成部材群において、延長
    区域（Ｖ）が担体区域（Ｔ）に対して折りたたまれて、
    半導体構成部材（ＨＬ；Ｄ，ＩＣ）を覆つてこの半導体
    部材を電磁遮蔽し、折りたたまれる延長区域（Ｖ）も成
    形体（ＶＧ）により包囲されていることを特徴とする、
    電磁遮蔽される半導体構成部材から成る半導体構成部材
    群。
  2. 【請求項２】 延長区域（Ｖ）の幅が，覆われるべき半
    導体構成部材（ＨＬ；Ｄ，ＩＣ）の幅に合わされている
    ことを特徴とする，請求項１に記載の半導体構成部材
    群。
  3. 【請求項３】 延長区域（Ｖ）の各側にそれぞれ側方部
    分（Ｓ１，Ｓ２）が存在し，これらの側方部分が担体区
    域へ折りたたまれており，それによつて側方部分が半導
    体構成部材を側方で遮蔽することを特徴とする，請求項
    １又は２に記載の半導体構成部材群。
  4. 【請求項４】 延長区域（Ｖ）の，担体区域（Ｔ）とは
    反対側の端部に，この担体区域へ折りたたまれている終
    端区域（Ｅ）が存在することを特徴とする，請求項１な
    いし３のうち１つに記載の半導体構成部材群。
  5. 【請求項５】 担体区域（Ｔ）に凹所が設けられてお
    り，この凹所に半導体構成部材（Ｄ）が設けられている
    ことを特徴とする，請求項１ないし４のうち１つに記載
    の半導体構成部材群。
  6. 【請求項６】 少なくとも１つの折りたたみ線（Ｕ１，
    Ｕ２，ＵＳ１，ＵＳ２，ＵＥ）に沿つて弱くされた刻印
    部（１１）がアース条片部分（Ｍ）に存在することを特
    徴とする，請求項１ないし５のうち１つに記載の半導体
    構成部材群。
  7. 【請求項７】 少なくとも１つの折りたたみ線（Ｕ１，
    Ｕ２，ＵＳ１，ＵＳ２，ＵＥ）に沿つて弱くされた切欠
    き（１０）がアース条片部分（Ｍ）に存在することを特
    徴とする，請求項１ないし６のうち１つに記載の半導体
    構成部材群。
  8. 【請求項８】 半導体構成部材が放射線検出器（Ｄ）で
    あり、延長区域の折りたたまれる場合、検出器の受信面
    の上に位置する範囲に、延長区域（Ｖ）が切欠き（Ｆ）
    を持つていることを特徴とする、請求項１ないし７のう
    ち１つに記載の半導体構成部材群。
  9. 【請求項９】 検出器（Ｄ）が絶縁されてアース条片部
    分（Ｍ）に接着されており，この検出器の上側半導体層
    が良好な導電性を持ちかつこの半導体層がアース条片部
    分と接続されていることを特徴とする，請求項８に記載
    の半導体構成部材群。
  10. 【請求項１０】 半導体構成部材群が，条片部分（Ｍ，
    Ｐ１−Ｐ５）に構成されている公知の回路部品（ＨＬ；
    Ｄ，ＩＣ，Ｒ，Ｃ）を持つ遠隔制御受信モジユールであ
    り，このモジユールの放射線検出器（Ｄ）が公知のやり
    方で遮蔽されていることを特徴とする，請求項８又は９
    に記載の半導体構成部材群。
JP5116290A 1992-04-18 1993-04-08 電磁遮蔽される半導体構成部材から成る半導体構成部材群 Expired - Lifetime JP2973345B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4212948.6 1992-04-18
DE4212948A DE4212948A1 (de) 1992-04-18 1992-04-18 Halbleiterbaugruppe, insbesondere Fernsteuer-Empfangsmodul

Publications (2)

Publication Number Publication Date
JPH0669409A JPH0669409A (ja) 1994-03-11
JP2973345B2 true JP2973345B2 (ja) 1999-11-08

Family

ID=6457066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5116290A Expired - Lifetime JP2973345B2 (ja) 1992-04-18 1993-04-08 電磁遮蔽される半導体構成部材から成る半導体構成部材群

Country Status (6)

Country Link
US (1) US5350943A (ja)
EP (1) EP0566921B1 (ja)
JP (1) JP2973345B2 (ja)
KR (1) KR100207856B1 (ja)
DE (2) DE4212948A1 (ja)
HK (1) HK57697A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560974B2 (ja) * 1993-06-04 1996-12-04 日本電気株式会社 半導体装置
DE4440088A1 (de) * 1994-11-10 1996-05-15 Telefunken Microelectron Halbleiterbaugruppe für die bidirektionale, leitungsungebundene, optische Datenübertragung
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit
US5763900A (en) * 1996-12-05 1998-06-09 Taiwan Liton Electronic Co. Ltd. Infrared transceiver package
TW504849B (en) * 1997-02-25 2002-10-01 Matsushita Electric Ind Co Ltd Optical receiver
DE19845703C2 (de) * 1998-10-05 2000-11-23 Vishay Semiconductor Gmbh Bauteil zur optischen Datenübertragung
DE19948457C2 (de) * 1999-10-08 2002-09-19 Vishay Semiconductor Gmbh Optoelektronische Baugruppe
DE10058622A1 (de) * 2000-11-15 2002-05-29 Vishay Semiconductor Gmbh Gemouldetes elektronisches Bauelement
DE10058608A1 (de) 2000-11-25 2002-05-29 Vishay Semiconductor Gmbh Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden
DE10102119C1 (de) * 2001-01-18 2002-04-04 Vishay Semiconductor Gmbh Optoelektronisches Bauelement mit Leiterstreifenaufbau und Verfahren zu seiner Herstellung
JP2002334965A (ja) * 2001-05-08 2002-11-22 Kunifumi Komiya 高周波デバイス用パッケージ
JP4683826B2 (ja) * 2003-02-27 2011-05-18 三洋電機株式会社 リードフレーム及びそれを備える受光モジュール
US6937152B2 (en) 2003-04-08 2005-08-30 Shoot The Moon Products Ii, Llc Wireless interactive doll-houses and playsets therefor
DE502004002673D1 (de) * 2004-05-03 2007-03-08 Vishay Semiconductor Gmbh Optoelektronischer Empfänger
EP1594162A1 (de) * 2004-05-03 2005-11-09 Vishay Semiconductor GmbH Optoelektronischer Empfänger
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
JP2009071234A (ja) * 2007-09-18 2009-04-02 Denso Corp 半導体装置
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
EP2224486A3 (en) * 2009-02-25 2012-09-12 Everlight Electronics Co., Ltd. Quad flat non-leaded chip package structure
TW201032319A (en) * 2009-02-25 2010-09-01 Everlight Electronics Co Ltd Semiconductor optoelectronic device and quad flat non-leaded optoelectronic device
DE102009019063A1 (de) * 2009-04-27 2010-10-28 Trw Automotive Gmbh Bauteil und Verfahren zur Herstellung
US11049817B2 (en) * 2019-02-25 2021-06-29 Nxp B.V. Semiconductor device with integral EMI shield
AT17723U1 (de) * 2021-05-05 2022-12-15 Zkw Group Gmbh Verfahren zur herstellung eines led-matrix-scheinwerfermoduls

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177480A (en) 1975-10-02 1979-12-04 Licentia Patent-Verwaltungs-G.M.B.H. Integrated circuit arrangement with means for avoiding undesirable capacitive coupling between leads

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564563C3 (de) * 1966-04-07 1975-04-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiterbauelement
GB1213726A (en) * 1968-01-26 1970-11-25 Ferranti Ltd Improvements relating to electrical circuit assemblies
US4218578A (en) * 1978-08-04 1980-08-19 Burr-Brown Research Corp. RF Shield for an electronic component
DE3112235A1 (de) * 1981-03-27 1982-10-07 Siemens AG, 1000 Berlin und 8000 München Elektrisches bauelement, dessen aktiver teil auf einem metalltraeger aufgebracht ist, und verfahren zur herstellung des bauelementes
JPS5972748A (ja) * 1982-10-20 1984-04-24 Nec Kyushu Ltd 半導体装置
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
JPS61252652A (ja) * 1985-05-02 1986-11-10 Matsushita Electronics Corp 樹脂封止型半導体装置
DE3617229C2 (de) * 1986-05-22 1997-04-30 Aeg Infrarot Module Gmbh Strahlungsdetektor
DE3633190A1 (de) * 1986-09-30 1988-04-07 Siemens Ag Schaltungsanordnung mit optischen sensorzeilen und interface-bauelementen
JP2618883B2 (ja) * 1987-03-30 1997-06-11 株式会社東芝 半導体装置
JPS6441253A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Semiconductor device frame
DE3742763A1 (de) * 1987-12-17 1989-06-29 Philips Patentverwaltung Stapelbares gehaeuse
JPH01278052A (ja) * 1988-04-30 1989-11-08 Nec Corp 樹脂封止半導体装置
DE8808815U1 (ja) * 1988-06-23 1988-09-15 Heimann Gmbh, 6200 Wiesbaden, De
DE3904219C2 (de) * 1988-11-03 1998-12-10 Technotron Elektrotechnische G Verfahren zur Herstellung einer hermetisch verschließbaren Gehäusewanne für ein Hybridschaltkreisgehäuse und danach hergestellte Gehäusewanne
DE3837301A1 (de) * 1988-11-03 1990-05-10 Technotron Elektrotechnische G Herstellverfahren fuer hybridschaltkreisgehaeuse
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
DE4031051C2 (de) * 1989-11-14 1997-05-07 Siemens Ag Modul mit mindestens einem Halbleiterschaltelement und einer Ansteuerschaltung
US5049973A (en) * 1990-06-26 1991-09-17 Harris Semiconductor Patents, Inc. Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177480A (en) 1975-10-02 1979-12-04 Licentia Patent-Verwaltungs-G.M.B.H. Integrated circuit arrangement with means for avoiding undesirable capacitive coupling between leads

Also Published As

Publication number Publication date
EP0566921B1 (de) 1996-11-13
DE4212948A1 (de) 1993-10-21
US5350943A (en) 1994-09-27
KR930022496A (ko) 1993-11-24
KR100207856B1 (ko) 1999-07-15
JPH0669409A (ja) 1994-03-11
HK57697A (en) 1997-05-09
DE59304453D1 (de) 1996-12-19
EP0566921A1 (de) 1993-10-27

Similar Documents

Publication Publication Date Title
JP2973345B2 (ja) 電磁遮蔽される半導体構成部材から成る半導体構成部材群
KR960014128B1 (ko) 광통신 장치
US5461542A (en) Multi-board electrical control device
US7323766B2 (en) Sensor module
US20110002587A1 (en) Housing for an Optoelectronic Component and Arrangement of an Optoelectronic Component in a Housing
KR970018840A (ko) 안테나 윈도용 다중접점
US7138661B2 (en) Optoelectronic component and optoelectronic arrangement with an optoelectronic component
JPS6333307B2 (ja)
ITMI952508A1 (it) Componente elettronico pluripolare montabile sulla superficie
EP1199753A2 (de) Optoelektronisches Halbleiter-Bauelement
JP4486591B2 (ja) リード端子導出型電子部品
US5777277A (en) Printed circuit board
US6583401B2 (en) Optoelectronic component with a conductor strip element
JP2966591B2 (ja) 光半導体装置
JP4683826B2 (ja) リードフレーム及びそれを備える受光モジュール
US5399906A (en) High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator
JPS62124780A (ja) 光半導体モジユ−ル
JP2003017754A (ja) 面実装型半導体装置
JPS59161843A (ja) 半導体装置
KR960015882A (ko) 반도체 장치
JPH0751820Y2 (ja) 光送受信器
JP2576383Y2 (ja) 光半導体装置
JPH10290014A (ja) 受光素子用チップキャリア
KR200374889Y1 (ko) 적외선 수신 모듈
JP3085313B2 (ja) 半導体レーザ用パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 14