JP2970592B2 - 映像処理方法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、走査変換と同時に
ピクチャーインピクチャー処理を行うようにした映像処
理方法に関する。 【０００２】 【従来の技術】例えばチューナからの映像信号の一部に
ＶＴＲからの映像信号を挿入するいわゆるピクチャーイ
ンピクチャー処理が行われている。このような処理にお
いて従来は例えばチューナからの映像信号をフィールド
メモリに書込むと共に、ＶＴＲからの映像信号を走査線
の間引き圧縮等を行って上述のフィールドメモリの一部
に書込み、このフィールドメモリを読出してピクチャー
インピクチャー処理された映像信号を形成している。 【０００３】一方いわゆる高精細度テレビやコンピュー
タ用の高解像度モニタの開発に関連して、例えはＮＴＳ
Ｃ方式の映像信号を走査変換して上述の高解像度モニタ
等で表示することが考えられた。この場合に、従来はＮ
ＴＳＣ方式のインターレースされた１対のフィールドを
フレームメモリに書込み、このフレームメモリを順次読
出すと共にこの読出される１走査線おきに上下の走査線
から補間した走査線を形成して走査変換を行っている。 【０００４】そこで上述のピクチャーインピクチャー処
理と走査変換を組合わせて、ピクチャーインピクチャー
処理された映像信号を高解像度モニタ等で表示すること
が考えられる。その場合に従来の技術を単純に組合わせ
ると、その構成は図３に示すようになる。 【０００５】すなわち図３において、入力端子３１ａ、
３１ｂにはそれぞれ主・副の映像信号が供給され、これ
らの信号がそれぞれＡＤ変換回路３２ａ、３２ｂに供給
される。このＡＤ変換回路３２ａからの信号が信号切換
回路３８に供給されると共に、ＡＤ変換回路３２ｂから
の信号が間引き圧縮等を行う回路３４に供給され、間引
き圧縮された信号が１／４フィールドメモリ３３に供給
される。 【０００６】また上述の入力端子３１ａ、３１ｂに供給
される映像信号の同期信号が端子３５ａ、３５ｂを通じ
てメモリ制御回路３６に供給され、この制御回路３６か
らの信号がフィールドメモリ３３に供給されて回路３４
からの信号がメモリ３３に書込まれる。 【０００７】さらにメモリ３３に書込まれた信号は入力
端子３１ａからの映像の所定の範囲に位置するようなタ
イミングでメモリ３３から読出されると共に、このタイ
ミングで信号切換回路３８が切換られる。なお制御回路
３６からの信号がＡＤ変換回路３２ａ、３２ｂ及び回路
３４にも供給されている。以上の構成によってピクチャ
ーインピクチャー処理が行われる。 【０００８】また信号切換回路３８からの信号がフレー
ムメモリ３７に供給される。さらに端子３５ａからの同
期信号がメモリ制御回路３９に供給され、この制御回路
３９からの信号がフレームメモリ３７に供給されて信号
切換回路３８からの信号の書込みが行われる。 【０００９】さらにモニタ（図示せず）の同期信号が端
子４０を通じて制御回路３９に供給され、メモリ書込み
開始及びメモリ書込み位置等についての各種の信号が形
成され、これらの信号がフレームメモリ３７に供給され
て読出しが行われる。この読出された信号が補間回路４
１を通じてＤＡ変換回路４２に供給され、このＤＡ変換
回路４２からの信号がローパスフィルタ４３を通じて出
力端子４４に取出される。なお制御回路３９からの信号
が補間回路４１及びＤＡ変換回路４２にも供給されてい
る。 【００１０】また、図４は画面に対応させて、フレーム
メモリ３７のメモリ領域を表したものである。なお図中
の縦方向がメモリアドレスを示す。ここで上述の装置に
おいて、信号切換回路３８からは図４のＡに示すような
信号が取出される。すなわちフィールドメモリ３３には
同図のＡの範囲ｂに示すように各フィールドごとに例え
ば１本おきの走査線が間引かれ圧縮された信号が書込ま
れる。この信号が入力端子３１ａからの映像の所定の範
囲に位置するように読出されてフレームメモリ３７に書
込まれる。 【００１１】これに対して上述のＡＤ変換回路３２ａか
らの信号はそのままフレームメモリ３７に書込まれる。
これによってこのメモリ３７上には同図のＢに示すよう
な信号が形成される。そしてこの信号が補間されて同図
のＣに示すような信号が形成される。ところがこの装置
において、出力端子４４に取出される信号の内の範囲ｂ
の信号は図中に示すように回路３４によって情報が失わ
れてる部分があるので画質が劣化してしまっている。 【００１２】すなわち図中に示すようにこの場合の範囲
ｂの走査線数は５２５本であり、これはＮＴＳＣ方式の
１フレームの走査線数に等しい。従って入力端子３１ｂ
に供給された元の映像信号にはこの５２５本の全走査線
の情報が含まれている。しかしながら上述の装置におい
ては、この映像信号がピクチャーインピクチャー処理の
ために間引き圧縮され、その後に補間されるために、画
質が著しく損なわれてしまっていた。 【００１３】また上述の装置では、メモリを２個用いる
ために構成が複雑になると共に、その制御も容易ではな
かった。 【００１４】 【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来の技術では、ピクチャーインピクチャー処
理された信号を走査変換する場合に、画質が著しく劣化
してしまっていたというものである。 【００１５】 【課題を解決するための手段】このため本発明において
は、走査変換後の走査線に対応したフレームメモリが設
けられ、副映像信号をこのフレームメモリに直接書込む
ようにしたものであって、これによれば、副映像信号の
劣化のおそれがなく、極めて良好な走査変換されたピク
チャーインピクチャーの映像信号を得ることができる。 【００１６】 【発明の実施の形態】すなわち本発明は、倍速ノンイン
ターレース表示を行う表示装置上に、主映像信号に基づ
く映像の一部に副映像信号に基づく映像を挿入したピク
チャーインピクチャー映像を表示する映像処理方法にお
いて、主映像信号の第１フィールド及び第２フィールド
の信号を交互にＡＤ変換して、副映像信号が挿入される
ことによって表示されなくなる部分を除いてフレームメ
モリに書込み、副映像信号の第１フィールドまたは第２
フィールドの全走査線の信号をフィールド毎にＡＤ変換
して、フレームメモリの主映像信号の書込まれていない
所定の範囲に書込み、主映像信号と副映像信号とを書込
み速度よりも早い読出し速度でフレームメモリから読出
すことにより、副映像信号の情報量を減少させることな
くピクチャーインピクチャーの映像信号を形成してなる
ものである。 【００１７】 【実施例】以下、図面を参照して本発明を説明するに、
図１は本発明による映像処理方法を適用した映像処理装
置の一例の構成を示すブロック図である。 【００１８】この図１において、入力端子１ａ、１ｂに
はそれぞれ主・副の映像信号が供給され、これらの信号
がそれぞれＡＤ変換回路２ａ、２ｂに供給される。この
ＡＤ変換回路２ａからの信号が補間回路３を通じて２フ
レーム分の記憶容量のフレームメモリ４に供給されると
共に、このフレームメモリ４からの信号が補間回路３に
帰還されて例えば上下の走査線から補間された走査線が
形成され、この走査線の信号もフレームメモリ４に供給
される。またＡＤ変換回路２ｂからの信号がフレームメ
モリ４に供給される。 【００１９】さらに上述の入力端子１ａ、１ｂに供給さ
れる映像信号の同期信号が端子５ａ、５ｂを通じてメモ
リ制御回路６に供給され、メモリ書込み開始及びメモリ
書込み位置等についての各種の信号が形成され、これら
の信号がフレームメモリ４に供給されて補間回路３から
の信号がメモリ４の全体に書込まれると共に、必要な信
号がメモリ４から読出されて補間回路３に帰還される。
またＡＤ変換回路２ａからの信号がメモリ４の所定の範
囲に書込まれる。なお制御回路６からの信号がＡＤ変換
回路２ａ、２ｂ及び補間回路３にも供給されている。 【００２０】またモニタ（図示せず）の同期信号が端子
７を通じて制御回路６に供給され、この制御回路６から
の信号がフレームメモリ４に供給されて読出しが行われ
る。この読出された信号がＤＡ変換回路８に供給され、
このＤＡ変換回路８からの信号がローパスフィルタ９を
通じて出力端子１０に取出される。なお制御回路６から
の信号がＤＡ変換回路８にも供給されている。 【００２１】さらに図２は画面に対応させてフレームメ
モリ４のメモリ領域を表したものである。なお図中の縦
方向がメモリアドレスを示す。ここで上述の装置におい
て、フレームメモリ４には図２のＢに示すように、端子
１ａからの信号が書込まれる範囲ａでは奇フィールドの
走査線（実線）と偶フィールドの走査線（点線）の間に
補間された走査線（鎖線）の介挿された信号が書込まれ
る。 【００２２】また、端子１ｂからの信号が書込まれる範
囲ｂでは奇フィールドの走査線（実線）と偶フィールド
の走査線（点線）が交互に書込まれて、走査変換された
ピクチャーインピクチャーの映像信号が形成される。す
なわち上述の装置において、範囲ｂには端子１ｂに供給
された映像信号の全走査線の情報が保存されており、画
質劣化のない映像信号を形成することができる。 【００２３】また上述の装置では、用いられるメモリが
１個のみとなるので構成が簡単になると共に、その制御
も容易に行うことができる。 【００２４】こうして走査変換されたピクチャーインピ
クチャーの映像信号が形成されるわけであるが、上述の
装置によれば走査変換後の走査線に対応したフレームメ
モリが設けられ、副映像信号をこのフレームメモリに直
接書込むようにしているので、副映像信号の劣化のおそ
れがなく、極めて良好な走査変換されたピクチャーイン
ピクチャーの映像信号を得ることができる。 【００２５】これによって従来の技術では、ピクチャー
インピクチャー処理された信号を走査変換する場合に、
画質が著しく劣化してしまっていたものを、本発明によ
ればこのような問題点を容易に解消することができるも
のである。 【００２６】なお上述の装置において、モニタがいわゆ
る２倍速のノンインターレース表示のものである場合に
は、上述のフレームメモリ４の容量を１フレームとし補
間回路３を設けないようにして装置を構成することがで
きる。この場合に、メモリ４には図２のＡに示すように
範囲ａでは奇フィールドの走査線と偶フィールドの走査
線が交互に書込まれると共に、範囲ｂでは奇フィールド
の全走査線と偶フィールドの全走査線が各フィールドご
とに書込まれ、この場合も画質劣化のない映像信号を形
成することができる。 【００２７】すなわちこの装置によれば、２倍速あるい
は４倍速に走査変換して１／４画面以上のピクチャーイ
ンピクチャー処理を行うとき、さらに３倍速あるいは６
倍速に走査変換して１／９画面以上のピクチャーインピ
クチャー処理を行うとき等において、画質劣化のない映
像信号を形成することができる。 【００２８】また上述の装置によれば、入力映像信号の
走査レイトが異なる場合においても、これらの信号のピ
クチャーインピクチャー処理を行うことができる。 【００２９】こうして上述の映像処理方法によれば、主
映像信号に基づく映像の一部に副映像信号に基づく映像
を挿入する場合において、主映像信号の第１フィールド
及び第２フィールドの信号をＡＤ変換してフレームメモ
リに書込み、副映像信号の第１フィールドまたは第２フ
ィールドの信号をＡＤ変換してフレームメモリの所定の
範囲に書込み、主映像信号と副映像信号とを書込み速度
よりも早い読出し速度でフレームメモリから読出すこと
により、副映像信号の情報量を減少させることなくピク
チャーインピクチャーの映像信号を形成することがで
き、副映像信号の劣化のおそれがなく、極めて良好な走
査変換されたピクチャーインピクチャーの映像信号を得
ることができるものである。 【００３０】 【発明の効果】従って請求項１の発明によれば、走査変
換の走査線に対応したフレームメモリが設けられ、副映
像信号をこのフレームメモリに直接書込むようにしてい
るので、副映像信号の劣化のおそれがなく、極めて良好
な走査変換されたピクチャーインピクチャーの映像信号
を得ることができるものである。 【００３１】これによって、従来の技術では、ピクチャ
ーインピクチャー処理された信号を走査変換する場合
に、画質が著しく劣化してしまっていたものを、本発明
によればこのような問題点を容易に解消することができ
るものである。

【図面の簡単な説明】 【図１】本発明の映像処理方法の適用される映像処理装
置の一例の構成図である。 【図２】その説明のための図である。 【図３】従来の映像処理装置の構成図である。 【図４】その説明のための図である。 【符号の説明】 １ａ，１ｂ…入力端子、２ａ，２ｂ…ＡＤ変換回路、３
…補間回路、４…フレームメモリ、５ａ，５ｂ，７…端
子、６…メモリ制御回路、８…ＤＡ変換回路、９…ロー
パスフィルタ、１０…出力端子

Claims (1)

1. (57)【特許請求の範囲】 １．倍速ノンインターレース表示を行う表示装置上に、
   主映像信号に基づく映像の一部に副映像信号に基づく映
   像を挿入したピクチャーインピクチャー映像を表示する
   映像処理方法において、 上記主映像信号の第１フィールド及び第２フィールドの
   信号を交互にＡＤ変換して、上記副映像信号が挿入され
   ることによって表示されなくなる部分を除いてフレーム
   メモリに書込み、 上記副映像信号の第１フィールドまたは第２フィールド
   の全走査線の信号をフィールド毎にＡＤ変換して、上記
   フレームメモリの上記主映像信号の書込まれていない所
   定の範囲に書込み、 上記主映像信号と上記副映像信号とを書込み速度よりも
   早い読出し速度で上記フレームメモリから読出すことに
   より、 上記副映像信号の情報量を減少させることなくピクチャ
   ーインピクチャーの映像信号を形成するようにしたこと
   を特徴とする映像処理方法。