JP2970066B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP2970066B2
JP2970066B2 JP14582391A JP14582391A JP2970066B2 JP 2970066 B2 JP2970066 B2 JP 2970066B2 JP 14582391 A JP14582391 A JP 14582391A JP 14582391 A JP14582391 A JP 14582391A JP 2970066 B2 JP2970066 B2 JP 2970066B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
mold
land
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14582391A
Other languages
English (en)
Other versions
JPH04369259A (ja
Inventor
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14582391A priority Critical patent/JP2970066B2/ja
Publication of JPH04369259A publication Critical patent/JPH04369259A/ja
Application granted granted Critical
Publication of JP2970066B2 publication Critical patent/JP2970066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リード部のモールド線
に沿って、合成樹脂などの電気絶縁性物質から成る詰物
を装填するリードフレームの製造方法に関するものであ
る。
【0002】
【従来の技術】図4は、IC,LSIなどの電子部品の
リードの素材である従来のリードフレーム101を部分
的に示している。リードフレーム101にはランド10
2が形成されており、またランド102の各辺に対向す
る周囲にはリード部103が形成されている。またリー
ド部103同士はタイバー104により結合されてい
る。
【0003】半導体チップPをランド102に搭載した
後、半導体チップPの電極105とリード部103をワ
イヤ106により接続し、次いで半導体チップPやワイ
ヤ106を保護するためのモールド体が形成される。図
中、Aはモールド線すなわちモールド体の外縁である。
【0004】次いでリード部103を破線aに沿って打
抜き、リード成形を行うことにより、電子部品は完成す
るが、その際、タイバー104は不要部であるので、リ
ード部103の打抜きの前に打抜いて除去される。
【0005】
【発明が解決しようとする課題】ところが、リード部1
03は近年益々狭ピッチ化する傾向にあることから、上
記従来手段では、狭ピッチ化したリード部103同士を
結合するタイバー104を金型で完全に打抜き除去する
ことは次第に困難になってきている。
【0006】そこで本発明は、金型によるタイバーの打
抜き除去を不要にして、リード部の狭ピッチ化に対応で
きるリードフレームの製造方法を提供することを目的と
する。
【0007】
【課題を解決するための手段】本発明のリードフレーム
の製造方法は、塑性変形可能な合成樹脂より成る詰物を
上型の下面に保持し、この詰物をリードフレームに押し
付けることにより、この詰物をランドの周囲のモールド
線に沿うリード部とリード部の間に圧入し、リード部同
士を結合するようにしたものである。
【0008】
【作用】上記構成によれば、モールド体成形時にモール
ド樹脂が外方に溶出してばりを生じるのを阻止するため
の詰物をランドの周囲に作業性よく簡単に形成すること
ができる。
【0009】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。図1はリードフレーム1の平面図である。2
はランドであり、結合バー6によりリードフレーム1の
本体側に結合されている。3はランド2の各辺に対向し
て、ランド2の周囲に多数本形成されたリード部であ
る。リード部3同士は詰物23を装填して結合されてい
る。Pは、ダイボンディング工程において、ランド2に
搭載される半導体チップである。
【0010】図2(a),(b)は上記詰物23の装填
工程を示している。図2において、21は下型、22は
上型である。下型21上にはリードフレーム1が載置さ
れており、また上型22の下面には詰物23が吸着され
ている。24は吸着孔である。
【0011】この詰物23は、塑性変形可能な合成樹脂
により形成されており、上型22を下降させてこれをリ
ード部3に押し付けることにより、リード部3とリード
部3の間に詰物23を圧入し、リード部3同士を結合す
る。なお合成樹脂として、熱可塑性合成樹脂を使用し、
加熱して軟化させたうえで、上記のように圧入してもよ
い。
【0012】次いで、ランド2上に半導体チップPを搭
載し、更に半導体チップPとリード部3をワイヤにより
接続した後、モールド体Mを形成する(図3参照)。9
はワイヤである。詰物23は、モールド体Mのモールド
線A(図1も参照)に沿って形成されており、したがっ
てモールド体Mの形成時に、モールド体Mの素材である
モールド樹脂が外方に溶出してばりを生じるのは詰物2
3により阻止され、ばりのない形状の良いモールド体M
を形成できる。
【0013】次いで、リード部3は破線a(図1参照)
に沿って切断成形され、電子部品は完成するが、この場
合、詰物23は電気絶縁性物質から成るので、打抜き除
去する必要はない。
【0014】
【発明の効果】以上説明したように本発明によれば、リ
ード部のモールド線に沿って電気絶縁性物質から成る詰
物を作業性よく簡単に装填して、リード部のばらけを防
止でき、またモールド樹脂の溶出によるばりの発生を解
消できるリードフレームを製造することができる。
【図面の簡単な説明】
【図1】本発明に係るリードフレームの平面図
【図2】本発明に係る詰物の製造工程図
【図3】本発明に係る電子部品の断面図
【図4】従来のリードフレームの平面図
【符号の説明】
1 リードフレーム 2 ランド 3 リード部 23 詰物 A モールド線

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】塑性変形可能な合成樹脂より成る詰物を上
    型の下面に保持し、この詰物をリードフレームに押し付
    けることにより、この詰物をランドの周囲のモールド線
    に沿うリード部とリード部の間に圧入し、リード部同士
    を結合することを特徴とするリードフレームの製造方
    法。
JP14582391A 1991-06-18 1991-06-18 リードフレームの製造方法 Expired - Fee Related JP2970066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14582391A JP2970066B2 (ja) 1991-06-18 1991-06-18 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14582391A JP2970066B2 (ja) 1991-06-18 1991-06-18 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH04369259A JPH04369259A (ja) 1992-12-22
JP2970066B2 true JP2970066B2 (ja) 1999-11-02

Family

ID=15393957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14582391A Expired - Fee Related JP2970066B2 (ja) 1991-06-18 1991-06-18 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2970066B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH04369259A (ja) 1992-12-22

Similar Documents

Publication Publication Date Title
US5139969A (en) Method of making resin molded semiconductor device
WO2006001130A1 (ja) 面実装型電子部品及びその製造方法
US10217699B2 (en) Preformed lead frame
JPH0746713B2 (ja) 半導体搭載用基板
JP2970066B2 (ja) リードフレームの製造方法
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JPS63187657A (ja) 半導体装置の製造方法
JPH03104148A (ja) 半導体集積回路用パッケージ
JPS6234154B2 (ja)
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0738036A (ja) 半導体装置の製造方法
JP3134614B2 (ja) リードフレームの製造方法
JP2007096357A (ja) 面実装型電子部品の製造方法
US6383841B2 (en) Method for encapsulating with a fixing member to secure an electronic device
JP2522304B2 (ja) 半導体素子収納パッケ−ジの製造方法
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
JPH08274236A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP3019000B2 (ja) 樹脂封止形半導体装置の製造方法
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JP2522657B2 (ja) リ−ドフレ−ムの製造方法
JP2001144390A (ja) 立体回路基板およびその製造方法
JPH01216563A (ja) リードフレームの製造方法
JPS62113454A (ja) 半導体装置の製造方法
JPH0444255A (ja) リードフレームの製造方法
JP2946775B2 (ja) 樹脂封止金型

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees