JP2958075B2 - 交流電圧制御装置 - Google Patents
交流電圧制御装置Info
- Publication number
- JP2958075B2 JP2958075B2 JP2221384A JP22138490A JP2958075B2 JP 2958075 B2 JP2958075 B2 JP 2958075B2 JP 2221384 A JP2221384 A JP 2221384A JP 22138490 A JP22138490 A JP 22138490A JP 2958075 B2 JP2958075 B2 JP 2958075B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- flywheel
- transistors
- main switching
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、交流電源周波数より十分に高い周波数で正
・負方向にスイッチングを行う交流電圧制御装置に関す
るものである。
・負方向にスイッチングを行う交流電圧制御装置に関す
るものである。
（発明の背景） 交流電圧を無段階に制御するものとして単相摺動変圧
器（スライダック）、可飽和リアクトル、誘導電圧調整
器等が公知であるが、これらは全て大重量かつ大型で、
コストも高いという問題がある。トライアックなどを用
いて位相制御を行う位相制御方式も低廉で信頼性が高い
ため広く用いられているが、この方式は電流波形の歪が
大きいため高調波成分を多く含み、通常この高調波が可
聴帯域に発生するためモータなどの負荷の振動・騒音問
題を招くという不都合があった。
器（スライダック）、可飽和リアクトル、誘導電圧調整
器等が公知であるが、これらは全て大重量かつ大型で、
コストも高いという問題がある。トライアックなどを用
いて位相制御を行う位相制御方式も低廉で信頼性が高い
ため広く用いられているが、この方式は電流波形の歪が
大きいため高調波成分を多く含み、通常この高調波が可
聴帯域に発生するためモータなどの負荷の振動・騒音問
題を招くという不都合があった。
そこで交流電源より十分に高い周波数で正・負方向に
スイッチングを行い、このスイッチングのオン・オフの
時間比すなわち通流率（デューティ比）を変えることに
よって電圧を制御する方式が提案されている（実公昭56
−49277号、特公昭56−33724号等）。
スイッチングを行い、このスイッチングのオン・オフの
時間比すなわち通流率（デューティ比）を変えることに
よって電圧を制御する方式が提案されている（実公昭56
−49277号、特公昭56−33724号等）。
第４図はこの方式の回路例を示し、この図で符号10は
交流電源、12は負荷である。電源10は例えば50、60Hzの
商用電源である。負荷12は例えば単相誘導電動機であ
る。14はこれらに直列接続された主スイッチング回路で
あり、ダイオードブリッジを形成する４個のダイオード
D1〜D4と、このブリッジの正負端子間に接続された主ス
イッチング素子である高速スイッチングトランジスタTR
mとを有する。16は負荷12に並列接続されたフライホイ
ール用スイッチング回路であり、ダイオードブリッジを
形成する４個のダイオードD5〜D8と、このブリッジの正
負端子間に接続された高速スイッチングトランジスタTR
fとを有する。トランジスタTRmとTRfとは電源10より十
分に高い周波数、例えば20KHz以上で交互にオン・オフ
される。従ってこれらトランジスタTRm、TRfの時間比を
変えることにより負荷電流を連続的に変化させることが
できる。
交流電源、12は負荷である。電源10は例えば50、60Hzの
商用電源である。負荷12は例えば単相誘導電動機であ
る。14はこれらに直列接続された主スイッチング回路で
あり、ダイオードブリッジを形成する４個のダイオード
D1〜D4と、このブリッジの正負端子間に接続された主ス
イッチング素子である高速スイッチングトランジスタTR
mとを有する。16は負荷12に並列接続されたフライホイ
ール用スイッチング回路であり、ダイオードブリッジを
形成する４個のダイオードD5〜D8と、このブリッジの正
負端子間に接続された高速スイッチングトランジスタTR
fとを有する。トランジスタTRmとTRfとは電源10より十
分に高い周波数、例えば20KHz以上で交互にオン・オフ
される。従ってこれらトランジスタTRm、TRfの時間比を
変えることにより負荷電流を連続的に変化させることが
できる。
しかしこの第４図のものにおいては、ダイオードブリ
ッジからなるフライホイール用スイッチング回路16が必
要で、部品点数が多く、コストの増加を招くという問題
がある。
ッジからなるフライホイール用スイッチング回路16が必
要で、部品点数が多く、コストの増加を招くという問題
がある。
そこでこのスイッチング回路16に代えて負荷12に並列
に正負方向のフライホイール電流を流すフライホイール
用トランジスタを接続し、これらトランジスタを電源電
圧に同期させてオン・オフするものが考えられる（特開
昭61−4490号等）。
に正負方向のフライホイール電流を流すフライホイール
用トランジスタを接続し、これらトランジスタを電源電
圧に同期させてオン・オフするものが考えられる（特開
昭61−4490号等）。
第５図はこの回路例を示すものであり、フライホイー
ル用トランジスタTR1、TR2が負荷12に並列に接続されて
いる。
ル用トランジスタTR1、TR2が負荷12に並列に接続されて
いる。
ここに各トランジスタTR1、TR2はダイオードブリッジ
の正負端子に抵抗r1、r2を介して接続されている。なお
トランジスタTR1、TR2にはこれらをサージ電圧から保護
するためのダイオードD9、D10が直列に接続されてい
る。
の正負端子に抵抗r1、r2を介して接続されている。なお
トランジスタTR1、TR2にはこれらをサージ電圧から保護
するためのダイオードD9、D10が直列に接続されてい
る。
しかしこの第５図のものによれば、力率の悪い負荷の
場合などで電流と電圧との位相差が生じる時に、トラン
ジスタTR1、TR2がオンする位相が適正でなくなるという
問題がある。また負荷12からトランジスタTR1、TR2のベ
ースに至る経路には電源10が介在するため、サージ電圧
が電源10の電圧を越えないとトランジスタTR1、TR2はオ
ン・オフできない。このためトランジスタTR1、TR2のオ
ン・オフのタイミングが不適当になり、電流波形が滑ら
かでなく高周波成分が増えるという問題があった。
場合などで電流と電圧との位相差が生じる時に、トラン
ジスタTR1、TR2がオンする位相が適正でなくなるという
問題がある。また負荷12からトランジスタTR1、TR2のベ
ースに至る経路には電源10が介在するため、サージ電圧
が電源10の電圧を越えないとトランジスタTR1、TR2はオ
ン・オフできない。このためトランジスタTR1、TR2のオ
ン・オフのタイミングが不適当になり、電流波形が滑ら
かでなく高周波成分が増えるという問題があった。
（発明の目的） 本発明はこのような事情に鑑みなされたものであり、
負荷の力率の影響を受けることなくフライホイール用ト
ランジスタがオン・オフするタイミングを適正にして、
電流波形を滑らかで良好にし、高周波成分を減らすよう
にした交流電圧制御装置を提供することを目的とする。
負荷の力率の影響を受けることなくフライホイール用ト
ランジスタがオン・オフするタイミングを適正にして、
電流波形を滑らかで良好にし、高周波成分を減らすよう
にした交流電圧制御装置を提供することを目的とする。
（発明の構成） 本発明によればこの目的は、交流電源と負荷との間に
直列接続され、前記交流電源周波数よりも高い周波数で
正・負両方向のスイッチングを行う主スイッチング回路
と、前記負荷に並列に接続されそれぞれ正および負方向
のフライホイール電流を流すフライホイール用トランジ
スタおよびダイオードからなり一対の直列回路とを備え
る交流電圧制御装置において、前記各フライホイール用
トランジスタは所定の順方向電圧でオンする一方、これ
らのトランジスタのオンを前記主スイッチング回路の主
スイッチング素子のオン時に規制するインターロック回
路を備え、一対のフライホイール用トランジスタは、ベ
ース・コレクタ間に接続された自己バイアス抵抗を有す
るNPN型およびPNP型トランジスタで形成され、インター
ロック回路は主スイッチング素子のオン・オフによって
オン・オフされそのオン時に各フライホイールトランジ
スタのベースを電源の正負電圧にするNPN型およびPNP型
トランジスタで形成されていることを特徴とする交流電
圧制御装置、により達成される。
直列接続され、前記交流電源周波数よりも高い周波数で
正・負両方向のスイッチングを行う主スイッチング回路
と、前記負荷に並列に接続されそれぞれ正および負方向
のフライホイール電流を流すフライホイール用トランジ
スタおよびダイオードからなり一対の直列回路とを備え
る交流電圧制御装置において、前記各フライホイール用
トランジスタは所定の順方向電圧でオンする一方、これ
らのトランジスタのオンを前記主スイッチング回路の主
スイッチング素子のオン時に規制するインターロック回
路を備え、一対のフライホイール用トランジスタは、ベ
ース・コレクタ間に接続された自己バイアス抵抗を有す
るNPN型およびPNP型トランジスタで形成され、インター
ロック回路は主スイッチング素子のオン・オフによって
オン・オフされそのオン時に各フライホイールトランジ
スタのベースを電源の正負電圧にするNPN型およびPNP型
トランジスタで形成されていることを特徴とする交流電
圧制御装置、により達成される。
ここにPNP型のフライホイール用トランジスタは、NPN
型トランジスタとPNP型トランジスタの複合接続回路か
らなる等価回路により形成することが可能である。
型トランジスタとPNP型トランジスタの複合接続回路か
らなる等価回路により形成することが可能である。
さらに、一対のフライホイール用トランジスタは、共
にベース・コレクタ間が抵抗で接続されたNPN型トラン
ジスタで形成し、一方のトランジスタのインターロック
回路はベースと主スイッチング素子の正端子との間に介
在するダイオードで形成し、他方のトランジスタのイン
ターロック回路はそのベース・エミッタ間をオン・オフ
するNPN型トランジスタと、このNPN型トランジスタのベ
ースと主スイッチング素子の負端子との間に介在するダ
イオードとで形成することができる。
にベース・コレクタ間が抵抗で接続されたNPN型トラン
ジスタで形成し、一方のトランジスタのインターロック
回路はベースと主スイッチング素子の正端子との間に介
在するダイオードで形成し、他方のトランジスタのイン
ターロック回路はそのベース・エミッタ間をオン・オフ
するNPN型トランジスタと、このNPN型トランジスタのベ
ースと主スイッチング素子の負端子との間に介在するダ
イオードとで形成することができる。
（実施例） 第１図は本発明の一実施例の回路図である。この図で
は第１、３図と同一部分に同一符号を付したからその説
明は繰り返さない。
は第１、３図と同一部分に同一符号を付したからその説
明は繰り返さない。
フライホイール用トランジスタTR1、TR2はそれぞれ負
荷12に並列に接続され、これらはそれぞれベース・コレ
クタ間が抵抗r3、r4を介して接続されている。これらフ
ライホイール用トランジスタTR1、TR2はまた、インター
ロック回路を形成するトランジスタTR3、TR4により、主
スイッチング素子TRmのオン時にオンとなるのが規制さ
れている。すなわちこれらトランジスタTR3、TR4はトラ
ンジスタTR1、TR2のベースとエミッタとの間に介在し、
そのベースは抵抗r5、r6およびダイオードd1、d2を介し
てダイオードブリッジの正負端子に接続されている。ま
たこれらトランジスタTR3、TR4のコレクタは相互に接続
されている。
荷12に並列に接続され、これらはそれぞれベース・コレ
クタ間が抵抗r3、r4を介して接続されている。これらフ
ライホイール用トランジスタTR1、TR2はまた、インター
ロック回路を形成するトランジスタTR3、TR4により、主
スイッチング素子TRmのオン時にオンとなるのが規制さ
れている。すなわちこれらトランジスタTR3、TR4はトラ
ンジスタTR1、TR2のベースとエミッタとの間に介在し、
そのベースは抵抗r5、r6およびダイオードd1、d2を介し
てダイオードブリッジの正負端子に接続されている。ま
たこれらトランジスタTR3、TR4のコレクタは相互に接続
されている。
このため電源10の正の半周期内において、主スイッチ
ング素子TRmがオンになると、インターロック回路のト
ランジスタTR4がオンとなる。従ってトランジスタTR1、
TR2のベースがエミッタ電圧に等しくなるのでトランジ
スタTR1、TR2は共にオフとなる。すなわち電流はダイオ
ードD1、主スイッチング素子TRm、ダイオードD2、負荷1
2に流れる。
ング素子TRmがオンになると、インターロック回路のト
ランジスタTR4がオンとなる。従ってトランジスタTR1、
TR2のベースがエミッタ電圧に等しくなるのでトランジ
スタTR1、TR2は共にオフとなる。すなわち電流はダイオ
ードD1、主スイッチング素子TRm、ダイオードD2、負荷1
2に流れる。
主スイッチング素子TRmがオフになると、TR4がオフと
なる。なおTR3は電源10の正の半周期では常にオフとな
っている。このためTR1、TR2のベースはエミッタから遮
断されたことになり、これらに順方向電圧が加わればオ
ンする。この場合負荷12のインダクタンスによりTR1に
順方向電圧が加わることになり、バイアス抵抗r3に発生
する降下電圧によりTR1はオンする。従って電源10の電
圧の位相による影響を受けることなく、負荷12のフライ
ホイール電流がこのTR1に加わる時にTR1はオンしてフラ
イホイール電流を流すことになる。
なる。なおTR3は電源10の正の半周期では常にオフとな
っている。このためTR1、TR2のベースはエミッタから遮
断されたことになり、これらに順方向電圧が加わればオ
ンする。この場合負荷12のインダクタンスによりTR1に
順方向電圧が加わることになり、バイアス抵抗r3に発生
する降下電圧によりTR1はオンする。従って電源10の電
圧の位相による影響を受けることなく、負荷12のフライ
ホイール電流がこのTR1に加わる時にTR1はオンしてフラ
イホイール電流を流すことになる。
電源10の負の半周期では、インターロック回路のトラ
ンジスタTR3が作動し、このトランジスタTR3は主スイッ
チング素子TRmのオン時にオンとなり、またトランジス
タTR4はこの負の半周期ではオフとなっているが、これ
らトランジスタTR3、TR4のコレクタは共通電位となって
いるから、トランジスタTR1、TR2のオンが規制される。
また主スイッチング素子TRmのオフ時には、トランジス
タTR3がオフとなり、各トランジスタTR1、TR2のベース
・エミッタ間を遮断する。このため、トランジスタTR2
は所定の順方向電圧が加わるとオンしてフライホイール
電流を流す。
ンジスタTR3が作動し、このトランジスタTR3は主スイッ
チング素子TRmのオン時にオンとなり、またトランジス
タTR4はこの負の半周期ではオフとなっているが、これ
らトランジスタTR3、TR4のコレクタは共通電位となって
いるから、トランジスタTR1、TR2のオンが規制される。
また主スイッチング素子TRmのオフ時には、トランジス
タTR3がオフとなり、各トランジスタTR1、TR2のベース
・エミッタ間を遮断する。このため、トランジスタTR2
は所定の順方向電圧が加わるとオンしてフライホイール
電流を流す。
第２図は第２実施例を示す回路図である。この実施例
は第１図のNPN型フライホイールトランジスタTR1をNPN
型トランジスタTR11とPNP型トランジスタTR12との複合
接続回路からなる等価回路に代えたものである。すなわ
ちPNP型の電力用トランジスタは一般には入手が極めて
困難であるため、NPN型のものを用いるものである。
は第１図のNPN型フライホイールトランジスタTR1をNPN
型トランジスタTR11とPNP型トランジスタTR12との複合
接続回路からなる等価回路に代えたものである。すなわ
ちPNP型の電力用トランジスタは一般には入手が極めて
困難であるため、NPN型のものを用いるものである。
第３図は第３実施例を示す回路図である。この実施例
は第１図のPNP型のフライホイール用トランジスタTR1に
代えてNPN型のトランジスタTR13を用い、これのベース
・コレクタ間を自己バイアル抵抗r51で接続する。また
このトランジスタTR13のインターロック回路は、このベ
ースと主スイッチング素子TRmの正端子とをつなぐダイ
オードd11で形成した。
は第１図のPNP型のフライホイール用トランジスタTR1に
代えてNPN型のトランジスタTR13を用い、これのベース
・コレクタ間を自己バイアル抵抗r51で接続する。また
このトランジスタTR13のインターロック回路は、このベ
ースと主スイッチング素子TRmの正端子とをつなぐダイ
オードd11で形成した。
従ってこの実施例によれば、電源10の正の半周期で
は、主スイッチング素子TRmがオンするとTR4がオン、従
ってTR2はオフである。主スイッチング素子TRmがオフす
ると負荷12のフライホイール電流はダイオードD91、TR
13に流れる。電源の負の半周期では、TR13はオフ、TR4
も常にオフとなっているから、主スイッチング素子TRm
のオフ時にはフライホイール電流はTR2に流れる。
は、主スイッチング素子TRmがオンするとTR4がオン、従
ってTR2はオフである。主スイッチング素子TRmがオフす
ると負荷12のフライホイール電流はダイオードD91、TR
13に流れる。電源の負の半周期では、TR13はオフ、TR4
も常にオフとなっているから、主スイッチング素子TRm
のオフ時にはフライホイール電流はTR2に流れる。
（発明の効果） 本発明は以上のように、各フライホイール用トランジ
スタは所定の順方向電圧が加わるとオンするように接続
し、このトランジスタがオンするのをインターロック回
路によって主スイッチング素子のオン時に規制するよう
に構成したものであるから、力率の悪い負荷に対しても
常にフライホイール電流が流れ始める時にフライホイー
ル用トランジスタがオンとなる。すなわち電圧と電流と
の間に位相のずれがあっても、常に適正なタイミングに
フライホイール用トランジスタがオンとなり、電流波形
が良好になるため高周波成分を減らすことができる。こ
こに請求項１および２の発明によれば、インターロック
回路はPNP型およびPNP型のトランジスタで形成されてい
るから動作信頼性が高くなる。また請求項３の発明によ
れば、インターロック回路はその一方をダイオードで他
方をNPNトランジスタとダイオードとで形成されている
から、同様に信頼性が高くなる。
スタは所定の順方向電圧が加わるとオンするように接続
し、このトランジスタがオンするのをインターロック回
路によって主スイッチング素子のオン時に規制するよう
に構成したものであるから、力率の悪い負荷に対しても
常にフライホイール電流が流れ始める時にフライホイー
ル用トランジスタがオンとなる。すなわち電圧と電流と
の間に位相のずれがあっても、常に適正なタイミングに
フライホイール用トランジスタがオンとなり、電流波形
が良好になるため高周波成分を減らすことができる。こ
こに請求項１および２の発明によれば、インターロック
回路はPNP型およびPNP型のトランジスタで形成されてい
るから動作信頼性が高くなる。また請求項３の発明によ
れば、インターロック回路はその一方をダイオードで他
方をNPNトランジスタとダイオードとで形成されている
から、同様に信頼性が高くなる。
第１図は本発明の一実施例の回路図、第２図と第３図は
他の実施例の回路図、第４図と第５図は従来装置の回路
図である。 10……交流電源、 12……負荷、 14〜14C……主スイッチング回路、 TRm……主スイッチング素子、 TR1、TR2、TR11、TR13……フライホイール用トランジス
タ、 TR3、TR4……インターロック回路を形成するトランジス
タ、 D11……ロック回路を形成するダイオード。
他の実施例の回路図、第４図と第５図は従来装置の回路
図である。 10……交流電源、 12……負荷、 14〜14C……主スイッチング回路、 TRm……主スイッチング素子、 TR1、TR2、TR11、TR13……フライホイール用トランジス
タ、 TR3、TR4……インターロック回路を形成するトランジス
タ、 D11……ロック回路を形成するダイオード。
Claims (3)
- 【請求項１】交流電源と負荷との間に直列接続され、前
記交流電源周波数よりも高い周波数で正・負両方向のス
イッチングを行う主スイッチング回路と、前記負荷に並
列に接続されそれぞれ正および負方向のフライホイール
電流を流すフライホイール用トランジスタおよびダイオ
ードからなる一対の直列回路とを備える交流電圧制御装
置において、 前記フライホイール用トランジスタは所定の順方向電圧
でオンする一方、これらのトランジスタのオンを前記主
スイッチング回路の主スイッチング素子のオン時に規制
するインターロック回路を備え、一対のフライホイール
用トランジスタは、ベース・コレクタ間に接続された自
己バイアス抵抗を有するNPN型およびPNP型トランジスタ
で形成され、インターロック回路は主スイッチング素子
のオン・オフによってオン・オフされそのオン時に各フ
ライホイール用トランジスタのベースを電源の正負電圧
にするNPN型およびPNP型トランジスタで形成されている
ことを特徴とする交流電圧制御装置。 - 【請求項２】PNP型のフライホイール用トランジスタ
は、NPN型トランジスタとPNP型トランジスタの複合接続
回路からなる等価回路により形成されている請求項
（１）の交流電圧制御装置。 - 【請求項３】交流電源と負荷との間に直列接続され、前
記交流電源周波数よりも高い周波数で正・負両方向のス
イッチングを行う主スイッチング回路と、前記負荷に並
列に接続されそれぞれ正および負方向のフライホイール
電流を流すフライホイール用トランジスタおよびダイオ
ードからなる一対の直列回路とを備える交流電圧制御装
置において、 前記各フライホイール用トランジスタは所定の順方向電
圧でオンする一方、これらのトランジスタのオンを前記
主スイッチング回路の主スイッチング素子のオン時に規
制するインターロック回路を備え、一対のフライホイー
ル用トランジスタは、共にベース・コレクタ間が抵抗で
接続されたNPN型トランジスタで形成され、一方のトラ
ンジスタのロック回路はベースと主スイッチング素子の
正端子との間に介在するダイオードで形成され、他方の
トランジスタのインターロック回路はそのベース・エミ
ッタ間をオン・オフするNPN型トランジスタと、このNPN
型トランジスタのベースと主スイッチング素子の負端子
との間に介在するダイオードとで形成されていることを
特徴とする交流電圧制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221384A JP2958075B2 (ja) | 1990-08-24 | 1990-08-24 | 交流電圧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221384A JP2958075B2 (ja) | 1990-08-24 | 1990-08-24 | 交流電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105591A JPH04105591A (ja) | 1992-04-07 |
| JP2958075B2 true JP2958075B2 (ja) | 1999-10-06 |
Family
ID=16765933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221384A Expired - Fee Related JP2958075B2 (ja) | 1990-08-24 | 1990-08-24 | 交流電圧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2958075B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5238585B2 (ja) | 2009-04-07 | 2013-07-17 | パナソニック株式会社 | 電子機器およびカメラ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173590A (ja) * | 1984-09-18 | 1986-04-15 | Shibaura Eng Works Co Ltd | 交流電圧制御装置 |
| JPS6477491A (en) * | 1987-09-17 | 1989-03-23 | Matsushita Seiko Kk | Controlling circuit for motor |
-
1990
- 1990-08-24 JP JP2221384A patent/JP2958075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105591A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686954B2 (ja) | モータの駆動回路 | |
| US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
| EP1017156B1 (en) | Circuit device for driving an AC electric load | |
| JP2958075B2 (ja) | 交流電圧制御装置 | |
| US4103356A (en) | Synchronized push-pull inverter | |
| US3808513A (en) | Ignition system including dc-ac inverter | |
| US4017780A (en) | Dynamic temperature compensating circuit for power transistor converters | |
| US3297928A (en) | Electric motors including plural sets of winding switches | |
| JPH07202639A (ja) | 駆動回路 | |
| JPH069583Y2 (ja) | 定電圧電源回路 | |
| JPS6116632Y2 (ja) | ||
| US4242601A (en) | Circuit arrangement for frequency division | |
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| JP3456586B2 (ja) | 偏向装置 | |
| JPH029373Y2 (ja) | ||
| JPS6051189B2 (ja) | 磁気バブル駆動回路 | |
| SU1587616A1 (ru) | Кольцевой преобразователь частоты | |
| SU1246361A1 (ru) | Транзисторный ключ переменного тока | |
| JPS58208818A (ja) | 交流電圧制御回路 | |
| JPS5853793Y2 (ja) | 位相比較回路 | |
| JPH036750B2 (ja) | ||
| JPS5928505Y2 (ja) | テ−プレコ−ダの録音モ−ド表示装置 | |
| JPH05175815A (ja) | ダンピング回路 | |
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPH0522989A (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |