JP2956381B2 - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JP2956381B2 JP2956381B2 JP26445392A JP26445392A JP2956381B2 JP 2956381 B2 JP2956381 B2 JP 2956381B2 JP 26445392 A JP26445392 A JP 26445392A JP 26445392 A JP26445392 A JP 26445392A JP 2956381 B2 JP2956381 B2 JP 2956381B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- mos transistor
- current source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電流源回路に関し、特
に高出力抵抗であると同時に電源電圧の広い範囲で動作
可能な定電流源回路に関する。
に高出力抵抗であると同時に電源電圧の広い範囲で動作
可能な定電流源回路に関する。
【０００２】
【従来の技術】従来、この種の定電流源回路は、図３，
図５，図７の様な回路が使用されていた（例えば、Ａｎ
ａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌ
ｏｇＩｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，ｂｙ Ｐ
ａｕｌ Ｒ．Ｇｒａｙ ＆Ｒｏｂｅｒｔ Ｇ．Ｍｅｇｅ
ｒ，ＪＯＨＮ ＷＩＬＥＹ ＆ ＳＯＮＳ，２ｎｄｅｄ
ｉｔｉｏｎ）。
図５，図７の様な回路が使用されていた（例えば、Ａｎ
ａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌ
ｏｇＩｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，ｂｙ Ｐ
ａｕｌ Ｒ．Ｇｒａｙ ＆Ｒｏｂｅｒｔ Ｇ．Ｍｅｇｅ
ｒ，ＪＯＨＮ ＷＩＬＥＹ ＆ ＳＯＮＳ，２ｎｄｅｄ
ｉｔｉｏｎ）。
【０００３】このうち図３の回路は、最も簡単な従来例
であり、電源ＶＤＤと接地電位との間に入力電源Ｉｉｎ
とＭＯＳトランジスタＭ１９とが直列に接続され、この
ＭＯＳトランジスタＭ１９のドレインとゲートとが共通
接続され、ＭＯＳトランジスタＭ２０のソース，ゲー
ト，ドレインがそれぞれ接地，トランジスタＭ１９のゲ
ート，出力端子ＯＵＴに接続されている。出力端子ＯＵ
Ｔには、ＭＯＳトランジスタＭ２０が飽和領域にあると
き、ＭＯＳトランジスタの電流式である次の（１）式に
従って、電流が流れる。
であり、電源ＶＤＤと接地電位との間に入力電源Ｉｉｎ
とＭＯＳトランジスタＭ１９とが直列に接続され、この
ＭＯＳトランジスタＭ１９のドレインとゲートとが共通
接続され、ＭＯＳトランジスタＭ２０のソース，ゲー
ト，ドレインがそれぞれ接地，トランジスタＭ１９のゲ
ート，出力端子ＯＵＴに接続されている。出力端子ＯＵ
Ｔには、ＭＯＳトランジスタＭ２０が飽和領域にあると
き、ＭＯＳトランジスタの電流式である次の（１）式に
従って、電流が流れる。
【０００４】
【０００５】ここで、μはＭＯＳトランジスタの導電型
に従って電子（ＮチャンネルＭＯＳトランジスタの場
合）又はホール（ＰチャンネルＭＯＳトランジスタの場
合）の移動度、Ｃｏｘはゲート酸化膜容量、Ｗはチャン
ネル幅、Ｌはチャンネル長、ＶＧＳはゲート・ソース電
圧、Ｖｔはスレッショルド電圧、λはチャンネル長変調
を表す係数、ＶＤＳはソース・ドレイン電圧である。
に従って電子（ＮチャンネルＭＯＳトランジスタの場
合）又はホール（ＰチャンネルＭＯＳトランジスタの場
合）の移動度、Ｃｏｘはゲート酸化膜容量、Ｗはチャン
ネル幅、Ｌはチャンネル長、ＶＧＳはゲート・ソース電
圧、Ｖｔはスレッショルド電圧、λはチャンネル長変調
を表す係数、ＶＤＳはソース・ドレイン電圧である。
【０００６】ＭＯＳトランジスタＭ１９とＭ２０の電流
比は、基本的には（Ｗ／Ｌ）２０と（Ｗ／Ｌ）１９との
比によって決まる。しかしながらＭＯＳトランジスタＭ
２０の出力抵抗ｒ０２０は、チャンネル長変調により、
次の（２）式のようになる。
比は、基本的には（Ｗ／Ｌ）２０と（Ｗ／Ｌ）１９との
比によって決まる。しかしながらＭＯＳトランジスタＭ
２０の出力抵抗ｒ０２０は、チャンネル長変調により、
次の（２）式のようになる。
【０００７】 ｒ０２０＝１／λＩＤ２０ …（２） 典型的な値として、Ｌ＝３μｍのとき、１／λ＝３０Ｖ
であり、ＩＤ＝１０μＡであれば、３ＭΩであるので、
定電流源回路を能動負荷として使用する場合には決して
大きい値ではない。
であり、ＩＤ＝１０μＡであれば、３ＭΩであるので、
定電流源回路を能動負荷として使用する場合には決して
大きい値ではない。
【０００８】
【０００９】又ＭＯＳトランジスタＭ２０はソース・ド
レイン間電圧ＶＤＳが、前記（３）式のΔＶよりも小さ
くなれば、比飽和領域に入り、出力抵抗（ｒ０２０）は
非常に小さくなる。典型的な例として、ΔＶ＝１４０ｍ
Ｖの値が得られる。この様子を図４に示した。
レイン間電圧ＶＤＳが、前記（３）式のΔＶよりも小さ
くなれば、比飽和領域に入り、出力抵抗（ｒ０２０）は
非常に小さくなる。典型的な例として、ΔＶ＝１４０ｍ
Ｖの値が得られる。この様子を図４に示した。
【００１０】図５は図３の出力抵抗を増大した改良型の
従来例を示す回路図であり、本例は図３の定電流源に比
し、入力電源ＩｉｎとＭＯＳトランジスタＭ１９との間
に、ドレインとゲートが短絡されたＮチャンネルＭＯＳ
トランジスタＭ２１が挿入され、このＭＯＳトランジス
タ２１のドレイン・ゲート短絡点にゲートが接続された
ＭＯＳトランジスタＭ２２がＭＯＳトランジスタＭ２０
と出力端子ＯＵＴとの間に挿入されている。この回路の
出力抵抗ｒ０は、次の（４）式となる。
従来例を示す回路図であり、本例は図３の定電流源に比
し、入力電源ＩｉｎとＭＯＳトランジスタＭ１９との間
に、ドレインとゲートが短絡されたＮチャンネルＭＯＳ
トランジスタＭ２１が挿入され、このＭＯＳトランジス
タ２１のドレイン・ゲート短絡点にゲートが接続された
ＭＯＳトランジスタＭ２２がＭＯＳトランジスタＭ２０
と出力端子ＯＵＴとの間に挿入されている。この回路の
出力抵抗ｒ０は、次の（４）式となる。
【００１１】 ｒ０＝ｒ０２２（１＋ｇｍ２２・ｒ０２０） …（４） 典型的な値として、ＭＯＳトランジスタＭ２０，Ｍ２２
のドレイン電流ＩＤＳ＝１０μＡで、ＭＯＳトランジス
タＭ２２の相互コンダクタンスｇｍ２２＝１４１μＡ／
Ｖ，ＭＯＳトランジスタＭ２０，Ｍ２２の出力抵抗Ｖ０
２２＝３ＭΩを代入すると、ｒ０＝３ＭΩ×（１＋１４
１μＡ／Ｖ×３ＭΩ）＝１３００ＭΩとなり、大きな値
となる。
のドレイン電流ＩＤＳ＝１０μＡで、ＭＯＳトランジス
タＭ２２の相互コンダクタンスｇｍ２２＝１４１μＡ／
Ｖ，ＭＯＳトランジスタＭ２０，Ｍ２２の出力抵抗Ｖ０
２２＝３ＭΩを代入すると、ｒ０＝３ＭΩ×（１＋１４
１μＡ／Ｖ×３ＭΩ）＝１３００ＭΩとなり、大きな値
となる。
【００１２】しかしながら、この回路において、この大
きな出力抵抗が得られるのは、ＭＯＳトランジスタＭ２
０，Ｍ２２が共に飽和領域にあるときで電圧が、Ｖ０＝
Ｖｔ＋２ΔＶ……（５） より大きい値であるときであ
る。
きな出力抵抗が得られるのは、ＭＯＳトランジスタＭ２
０，Ｍ２２が共に飽和領域にあるときで電圧が、Ｖ０＝
Ｖｔ＋２ΔＶ……（５） より大きい値であるときであ
る。
【００１３】典型的な例としてしきい値電圧Ｖｔ＝０．
７Ｖ，ΔＶ＝１４０ｍＶとすると、Ｖ０≧０．９８Ｖと
なり、出力範囲がかなり狭くなる。この様子を、図６に
示した。
７Ｖ，ΔＶ＝１４０ｍＶとすると、Ｖ０≧０．９８Ｖと
なり、出力範囲がかなり狭くなる。この様子を、図６に
示した。
【００１４】この出力範囲が狭くなる事を改良したの
が、図７の従来例である。図７においては、電源ＶＤＤ
と接地との間に、入力電流Ｉｉｎとゲート・ドレイン間
が短絡されたＭＯＳトランジスタＭ２１，Ｍ１９とが直
列に接続され、ＭＯＳトランジスタＭ２１とＭ２８のゲ
ート同士およびＭＯＳトランジスタＭ１９とＭ２７のゲ
ート同士が接続されている。さらに出力端子と接地との
間には、ＭＯＳトランジスタＭ２４とＭ２３とが直列に
接続され、ＭＯＳトランジスタＭ２４のゲートはＭＯＳ
トランジスタＭ２８のソースにＭＯＳトランジスタＭ２
３のゲートはＭＯＳトランジスタＭ１９とＭＯＳトラン
ジスタＭ２７とのゲートに接続されている。
が、図７の従来例である。図７においては、電源ＶＤＤ
と接地との間に、入力電流Ｉｉｎとゲート・ドレイン間
が短絡されたＭＯＳトランジスタＭ２１，Ｍ１９とが直
列に接続され、ＭＯＳトランジスタＭ２１とＭ２８のゲ
ート同士およびＭＯＳトランジスタＭ１９とＭ２７のゲ
ート同士が接続されている。さらに出力端子と接地との
間には、ＭＯＳトランジスタＭ２４とＭ２３とが直列に
接続され、ＭＯＳトランジスタＭ２４のゲートはＭＯＳ
トランジスタＭ２８のソースにＭＯＳトランジスタＭ２
３のゲートはＭＯＳトランジスタＭ１９とＭＯＳトラン
ジスタＭ２７とのゲートに接続されている。
【００１５】この定電流源においては、ＭＯＳトランジ
スタＭ１９，Ｍ２３，Ｍ２４，Ｍ２７，Ｍ２８のチャン
ネル幅とチャンネル長の比はＷ／Ｌであるが、ＭＯＳト
ランジスタＭ２１だけはチャンネル幅とチャンネル長の
比は他のものの１／４であることにより、ＭＯＳトラン
ジスタＭ２１のゲート・ソース間電圧が、（Ｖｔ＋２Δ
Ｖｔ）になる。
スタＭ１９，Ｍ２３，Ｍ２４，Ｍ２７，Ｍ２８のチャン
ネル幅とチャンネル長の比はＷ／Ｌであるが、ＭＯＳト
ランジスタＭ２１だけはチャンネル幅とチャンネル長の
比は他のものの１／４であることにより、ＭＯＳトラン
ジスタＭ２１のゲート・ソース間電圧が、（Ｖｔ＋２Δ
Ｖｔ）になる。
【００１６】他のＭＯＳトランジスタのゲート・ソース
電圧は（Ｖｔ＋ΔＶ）であるから、ＭＯＳトランジスタ
Ｍ２３のドレイン電圧はΔＶとなる。従って、ＶＯＵＴ
＞２ΔＶのとき、図７の定電流源回路は、図５の定電流
回路と同じ大きな出力抵抗が得られる。このときの出力
電圧−出力電流の様子を図８に示す。典型的な値とし
て、Ｉ０＝１０μＡのとき、２ΔＶ＝２８ｍＶである。
電圧は（Ｖｔ＋ΔＶ）であるから、ＭＯＳトランジスタ
Ｍ２３のドレイン電圧はΔＶとなる。従って、ＶＯＵＴ
＞２ΔＶのとき、図７の定電流源回路は、図５の定電流
回路と同じ大きな出力抵抗が得られる。このときの出力
電圧−出力電流の様子を図８に示す。典型的な値とし
て、Ｉ０＝１０μＡのとき、２ΔＶ＝２８ｍＶである。
【００１７】
【発明が解決しようとする課題】前述した図７の定電流
源回路は、出力抵抗と出力電圧範囲が大きい点において
若干すぐれている。しかしながら、ＭＯＳトランジスタ
Ｍ１９とＭＯＳトランジスタＭ２１とが直列に接続され
ているため、この回路を適切にバイアスを行うために
は、入力電流Ｉｉｎとしてソース接地のＭＯＳトランジ
スタを使用すると仮定する。その典型的な例として、Ｖ
ＤＤは、少なくともＶｔ＝０．７Ｖ，ΔＶ＝１４０ｍＶ
とすると、ＶＤＤ＞２Ｖｔ＋３ΔＶ＝１．８２Ｖが必要
となるが、低電圧が要求される電池駆動の場合、大きす
ぎるという欠点がある。
源回路は、出力抵抗と出力電圧範囲が大きい点において
若干すぐれている。しかしながら、ＭＯＳトランジスタ
Ｍ１９とＭＯＳトランジスタＭ２１とが直列に接続され
ているため、この回路を適切にバイアスを行うために
は、入力電流Ｉｉｎとしてソース接地のＭＯＳトランジ
スタを使用すると仮定する。その典型的な例として、Ｖ
ＤＤは、少なくともＶｔ＝０．７Ｖ，ΔＶ＝１４０ｍＶ
とすると、ＶＤＤ＞２Ｖｔ＋３ΔＶ＝１．８２Ｖが必要
となるが、低電圧が要求される電池駆動の場合、大きす
ぎるという欠点がある。
【００１８】本発明の目的は、前記欠点を解決し、広い
出力電圧範囲で高い出力抵抗が得られるようにした定電
流源回路を提供することにある。
出力電圧範囲で高い出力抵抗が得られるようにした定電
流源回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明の定電流源回路の
構成は、第１，第２の定電位源間に第１の電流源と第１
のトランジスタとを直列接続し、前記第１のトランジス
タのソース又はドレインとゲートとを共通接続し、第
２，第３のトランジスタの直列体を出力端子と前記第２
の定電位源との間に接続し、前記第２のトランジスタの
ゲートを前記第１のトランジスタのゲートに接続し、前
記第１，第２の定電位源間に第４のトランジスタと第２
の電流源とを直接接続し、前記第３，第４のトランジス
タのゲート同士を接続し、前記第４のトランジスタのソ
ース又はドレインとゲートとを共通接続したことを特徴
とする。
構成は、第１，第２の定電位源間に第１の電流源と第１
のトランジスタとを直列接続し、前記第１のトランジス
タのソース又はドレインとゲートとを共通接続し、第
２，第３のトランジスタの直列体を出力端子と前記第２
の定電位源との間に接続し、前記第２のトランジスタの
ゲートを前記第１のトランジスタのゲートに接続し、前
記第１，第２の定電位源間に第４のトランジスタと第２
の電流源とを直接接続し、前記第３，第４のトランジス
タのゲート同士を接続し、前記第４のトランジスタのソ
ース又はドレインとゲートとを共通接続したことを特徴
とする。
【００２０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の定電流源回路を示す回路
図である。
る。図１は本発明の一実施例の定電流源回路を示す回路
図である。
【００２１】図１において、本発明の一実施例の定電流
源回路は、ＮチャンネルＭＯＳトランジスタＭ１，Ｍ
２，Ｍ３，Ｍ４と、ＰチャンネルＭＯＳトランジスタＭ
５，Ｍ６，Ｍ７と、抵抗Ｒ１とを備えている。
源回路は、ＮチャンネルＭＯＳトランジスタＭ１，Ｍ
２，Ｍ３，Ｍ４と、ＰチャンネルＭＯＳトランジスタＭ
５，Ｍ６，Ｍ７と、抵抗Ｒ１とを備えている。
【００２２】即ち、本実施例は、ソースが接地され、ゲ
ート・ドレインが相互に接続された第１のＭＯＳトラン
ジスタＭ１と、ソースが接地されゲートが第１のＭＯＳ
トランジスタＭ１のゲートに接続された第２のＭＯＳト
ランジスタＭ２と、第２のＭＯＳトランジスタＭ２のド
レインにソースが接続されドレインが出力電極に接続さ
れた第３のＭＯＳトランジスタＭ３と、ソースが接地さ
れ、ゲートとドレインとが相互に接続されかつ前記第３
のＭＯＳトランジスタＭ３のゲートに接続されたソース
が接地された第４のＭＯＳトランジスタＭ４と、前記第
１のＭＯＳトランジスタＭ１の相互に短絡されたゲート
・ドレインに接続された第１の電流源と、前記第４のＭ
ＯＳトランジスタＭ４の相互に短絡されたゲート・ドレ
インに接続された第２の電流源とを備えている。
ート・ドレインが相互に接続された第１のＭＯＳトラン
ジスタＭ１と、ソースが接地されゲートが第１のＭＯＳ
トランジスタＭ１のゲートに接続された第２のＭＯＳト
ランジスタＭ２と、第２のＭＯＳトランジスタＭ２のド
レインにソースが接続されドレインが出力電極に接続さ
れた第３のＭＯＳトランジスタＭ３と、ソースが接地さ
れ、ゲートとドレインとが相互に接続されかつ前記第３
のＭＯＳトランジスタＭ３のゲートに接続されたソース
が接地された第４のＭＯＳトランジスタＭ４と、前記第
１のＭＯＳトランジスタＭ１の相互に短絡されたゲート
・ドレインに接続された第１の電流源と、前記第４のＭ
ＯＳトランジスタＭ４の相互に短絡されたゲート・ドレ
インに接続された第２の電流源とを備えている。
【００２３】トランジスタＭ１はトランジスタＭ２にバ
イアスを与え、トランジスタＭ４はトランジスタＭ３の
ゲートにバイアス電圧を与える。抵抗Ｒ１，トランジス
タＭ５，Ｍ６，Ｍ７は、トランジスタＭ１，Ｍ４に電流
を供給する電流源である。この回路において、トランジ
スタＭ２，Ｍ３は接地、出力（ＯＵＴ）端子との間に直
列に接続され、トランジスタＭ２，Ｍ３ともに飽和領域
で動作されることにより、高出力抵抗を得る。ＭＯＳト
ランジスタの電流式の前記（１）において、λ・ＶＤＳ
＜＜１として無視すると、トランジスタＭ２が飽和領域
にある条件は、次のように導くことが出来る。各ＭＯＳ
トランジスタＭ１，Ｍ２，Ｍ３に適用する。
イアスを与え、トランジスタＭ４はトランジスタＭ３の
ゲートにバイアス電圧を与える。抵抗Ｒ１，トランジス
タＭ５，Ｍ６，Ｍ７は、トランジスタＭ１，Ｍ４に電流
を供給する電流源である。この回路において、トランジ
スタＭ２，Ｍ３は接地、出力（ＯＵＴ）端子との間に直
列に接続され、トランジスタＭ２，Ｍ３ともに飽和領域
で動作されることにより、高出力抵抗を得る。ＭＯＳト
ランジスタの電流式の前記（１）において、λ・ＶＤＳ
＜＜１として無視すると、トランジスタＭ２が飽和領域
にある条件は、次のように導くことが出来る。各ＭＯＳ
トランジスタＭ１，Ｍ２，Ｍ３に適用する。
【００２４】まず、ＭＯＳトランジスタＭ１，Ｍ２よ
り、次の諸式が得られる。
り、次の諸式が得られる。
【００２５】
【００２６】ここで、トランジスタＭ２は飽和領域であ
ると仮定する。又、Ｉ０は出力電流で、トランジスタＭ
２→トランジスタＭ３→出力ＯＵＴと流れる。Ｉ１はト
ランジスタＭ１への入力電流で、電流源Ｍ６の電流であ
る。又、ＭＯＳトランジスタＭ２が飽和領域であるため
には、次の（１０）式であればよい。
ると仮定する。又、Ｉ０は出力電流で、トランジスタＭ
２→トランジスタＭ３→出力ＯＵＴと流れる。Ｉ１はト
ランジスタＭ１への入力電流で、電流源Ｍ６の電流であ
る。又、ＭＯＳトランジスタＭ２が飽和領域であるため
には、次の（１０）式であればよい。
【００２７】 ＶＧＳ４≧ＶＧＳ３＋ΔＶ２ …（１０） 従って、Ｉ４を電流源Ｍ７の出力で、トランジスタＭ４
の電流値とすると、次の（１１），（１２），（１３）
式が得られる。
の電流値とすると、次の（１１），（１２），（１３）
式が得られる。
【００２８】
【００２９】前記（１１），（１２），（１３）を前記
（１０）式に代入変形して、次の（１４）式が得られ
る。
（１０）式に代入変形して、次の（１４）式が得られ
る。
【００３０】
【００３１】トランジスタＭ３が飽和領域にあれば、前
記（１５）が満たされる限りトランジスタＭ２も飽和領
域にあり、出力抵抗は大きい。トランジスタＭ２とＭ３
のチャンネル幅，チャンネル長が等しいと仮定すると、
Ｉ４・Ｌ４／Ｗ４≧４Ｉ１・Ｌ１／Ｗ１であればよい。
最も広い出力電圧範囲を得るには前記（１５）の等号が
成立する場合で、この場合出力電圧−出力電流特性は、
図２の様になる。典型的な値として、ΔＶ２＝ΔＶ３＝
１４０ｍＶとすると、ＶＯＵＴ＞２８０ｍＶで、高い出
力抵抗を得る事が出来る。
記（１５）が満たされる限りトランジスタＭ２も飽和領
域にあり、出力抵抗は大きい。トランジスタＭ２とＭ３
のチャンネル幅，チャンネル長が等しいと仮定すると、
Ｉ４・Ｌ４／Ｗ４≧４Ｉ１・Ｌ１／Ｗ１であればよい。
最も広い出力電圧範囲を得るには前記（１５）の等号が
成立する場合で、この場合出力電圧−出力電流特性は、
図２の様になる。典型的な値として、ΔＶ２＝ΔＶ３＝
１４０ｍＶとすると、ＶＯＵＴ＞２８０ｍＶで、高い出
力抵抗を得る事が出来る。
【００３２】この回路が正常に動作するためには、次式
（１６）であればよい。
（１６）であればよい。
【００３３】
【００３４】ここで、ΔＶ６＝ＶＧＳ６−ＶＴである。
典型的な例として、ＶＧＳ１＝０．７Ｖ＋０．１４Ｖ，
ΔＶ６＝０．１４Ｖとすると、ＶＤＤ≧０．９８Ｖで動
作する事が分かる。
典型的な例として、ＶＧＳ１＝０．７Ｖ＋０．１４Ｖ，
ΔＶ６＝０．１４Ｖとすると、ＶＤＤ≧０．９８Ｖで動
作する事が分かる。
【００３５】尚、図１では、Ｉ１＝Ｉ４で、トランジス
タＭ６のＷ／Ｌに対して、トランジスタＭ４をＷ／（４
Ｌ）にすればよい実施例が示してあるが、これ以外に、
同じ回路構成で、Ｉ４＝４Ｉ１にして、トランジスタＭ
１とＭ４とを同一寸法にしてもよい。
タＭ６のＷ／Ｌに対して、トランジスタＭ４をＷ／（４
Ｌ）にすればよい実施例が示してあるが、これ以外に、
同じ回路構成で、Ｉ４＝４Ｉ１にして、トランジスタＭ
１とＭ４とを同一寸法にしてもよい。
【００３６】
【発明の効果】以上説明したように、本発明は、広い出
力電圧範囲で高い出力抵抗を得ることができ、かつ従来
よりも低電圧でも動作するという効果が得られる。
力電圧範囲で高い出力抵抗を得ることができ、かつ従来
よりも低電圧でも動作するという効果が得られる。
【図１】本発明の実施例の定電流源回路を示す回路図で
ある。
ある。
【図２】図１の出力特性図である。
【図３】従来の定電流源回路の第１の例を示す回路図で
ある。
ある。
【図４】図３の出力特性図である。
【図５】従来の第２の例を示す回路図である。
【図６】図５の出力特性図である。
【図７】従来の第３の例を示す回路図である。
【図８】図７の出力特性図である。
Ｍ１〜Ｍ４，Ｍ１９〜Ｍ２８ ＮチャンネルＭＯＳト
ランジスタ Ｍ５〜Ｍ７ ＰチャンネルＭＯＳトランジスタ Ｉｉｎ 入力電流 Ｉｏｕｔ 出力電流 Ｒ１ 抵抗
ランジスタ Ｍ５〜Ｍ７ ＰチャンネルＭＯＳトランジスタ Ｉｉｎ 入力電流 Ｉｏｕｔ 出力電流 Ｒ１ 抵抗
Claims (1)
- 【請求項１】 第１，第２の定電位源間に第１の電流源
と第１のトランジスタとを直列接続し、前記第１のトラ
ンジスタのソース又はドレインとゲートとを共通接続
し、第２，第３のトランジスタの直列体を出力端子と前
記第２の定電位源との間に接続し、前記第２のトランジ
スタのゲートを前記第１のトランジスタのゲートに接続
し、前記第１，第２の定電位源間に第４のトランジスタ
と第２の電流源とを直接接続し、前記第３，第４のトラ
ンジスタのゲート同士を接続し、前記第４のトランジス
タのソース又はドレインとゲートとを共通接続したこと
を特徴とする定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26445392A JP2956381B2 (ja) | 1992-10-02 | 1992-10-02 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26445392A JP2956381B2 (ja) | 1992-10-02 | 1992-10-02 | 定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06119071A JPH06119071A (ja) | 1994-04-28 |
| JP2956381B2 true JP2956381B2 (ja) | 1999-10-04 |
Family
ID=17403417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26445392A Expired - Lifetime JP2956381B2 (ja) | 1992-10-02 | 1992-10-02 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956381B2 (ja) |
-
1992
- 1992-10-02 JP JP26445392A patent/JP2956381B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06119071A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570436B1 (en) | Threshold voltage-independent MOS current reference | |
| KR0134661B1 (ko) | 전위전류 변환기 | |
| JPH06152275A (ja) | 差動回路及び差動増幅回路 | |
| US20090160557A1 (en) | Self-biased cascode current mirror | |
| US6275075B1 (en) | Current comparator | |
| JPS598962B2 (ja) | Ｃｍｏｓ サドウゾウフクキカイロ | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| US20030184267A1 (en) | Internal power-supply potential generating circuit | |
| JP2956381B2 (ja) | 定電流源回路 | |
| Oliaei et al. | A low-input resistance class AB CMOS current-conveyor | |
| JPH05218761A (ja) | 基準電圧発生回路 | |
| US6815997B2 (en) | Field effect transistor square multiplier | |
| JP3118929B2 (ja) | 定電圧回路 | |
| US4839577A (en) | Current-controlling circuit | |
| JPH0218606A (ja) | 定電流回路 | |
| US7233175B2 (en) | Amplitude limiting circuit | |
| JP2661531B2 (ja) | 電圧電流変換回路 | |
| JPH0551204B2 (ja) | ||
| JPH1125201A (ja) | 半導体集積回路 | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 | |
| JP3286155B2 (ja) | 定電圧回路 | |
| JP2695891B2 (ja) | コンパレータ回路 | |
| JPH0566765B2 (ja) | ||
| US7095271B2 (en) | Bias circuit | |
| JPS60165822A (ja) | 電子式可変抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |