JP2955106B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2955106B2 JP2955106B2 JP4000217A JP21792A JP2955106B2 JP 2955106 B2 JP2955106 B2 JP 2955106B2 JP 4000217 A JP4000217 A JP 4000217A JP 21792 A JP21792 A JP 21792A JP 2955106 B2 JP2955106 B2 JP 2955106B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- electrode
- voltage
- substrate
- voltage sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims description 85
- 238000009792 diffusion process Methods 0.000 description 184
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000012535 impurity Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、より小さなセンス電
圧を測定することにより、主電極間の電圧を測定するこ
とが可能な電圧センス機能を有する半導体装置に関す
る。
圧を測定することにより、主電極間の電圧を測定するこ
とが可能な電圧センス機能を有する半導体装置に関す
る。
【０００２】
【従来の技術】図２７は、従来の電圧センス装置の構造
を示す断面図である。同図に示すように、Ｐ- 基板１上
にＮ- エピタキシャル層２が形成され、このＮ- エピタ
キシャル層２はＰ拡散分離領域３により分離される。ま
た、Ｐ- 基板１とＮ- エピタキシャル層２との界面の一
部にＮ+ 埋め込み領域４が形成され、このＮ+ 埋め込み
領域４上からＮ- エピタキシャル層２の表面にかけてＮ
+ 拡散領域６が形成され、Ｎ- エピタキシャル層２の表
面にＰ拡散領域５及びＮ+ 拡散領域７がそれぞれ選択的
に形成される。
を示す断面図である。同図に示すように、Ｐ- 基板１上
にＮ- エピタキシャル層２が形成され、このＮ- エピタ
キシャル層２はＰ拡散分離領域３により分離される。ま
た、Ｐ- 基板１とＮ- エピタキシャル層２との界面の一
部にＮ+ 埋め込み領域４が形成され、このＮ+ 埋め込み
領域４上からＮ- エピタキシャル層２の表面にかけてＮ
+ 拡散領域６が形成され、Ｎ- エピタキシャル層２の表
面にＰ拡散領域５及びＮ+ 拡散領域７がそれぞれ選択的
に形成される。
【０００３】そして、Ｐ拡散分離領域３上には電極２１
が形成され、Ｎ+ 拡散領域６上にはセンス電極２２が形
成され、Ｎ+ 拡散領域７上には電極２３が形成され、Ｐ
拡散領域５上には電極２４が形成される。なお、２６は
絶縁膜である。
が形成され、Ｎ+ 拡散領域６上にはセンス電極２２が形
成され、Ｎ+ 拡散領域７上には電極２３が形成され、Ｐ
拡散領域５上には電極２４が形成される。なお、２６は
絶縁膜である。
【０００４】このような構成において、電極２１及び２
４を接地レベルにし、電極２３に印加する電圧を上昇さ
せていくと、図２８に示すように、Ｐ- 基板１とＮ- エ
ピタキシャル層２との間のＰＮ接合、Ｐ拡散領域５とＮ
- エピタキシャル層２との間のＰＮ接合に空乏層が広が
る。なお、図２８における一点鎖線が空乏層の伸びを示
している。
４を接地レベルにし、電極２３に印加する電圧を上昇さ
せていくと、図２８に示すように、Ｐ- 基板１とＮ- エ
ピタキシャル層２との間のＰＮ接合、Ｐ拡散領域５とＮ
- エピタキシャル層２との間のＰＮ接合に空乏層が広が
る。なお、図２８における一点鎖線が空乏層の伸びを示
している。
【０００５】この時、Ｐ拡散領域５及びＰ- 基板１から
それぞれＮ- エピタキシャル層２に向かって延びる空乏
層により、Ｎ- エピタキシャル層２における図２７のＸ
の幅のＰＮ接合からなる接合型ＦＥＴ（ＪＦＥＴ）が動
作状態となり、空乏層がピンチオフするまでは電極２３
とセンス電極２２との電圧は同じ値を示すが、図２９に
示すように、ピンチオフしてしまうと、その後は空乏層
によって電極２３の電圧と、センス電極２２の電圧が分
離され、センス電極２２の電圧がほとんど上昇しなくな
る。なお、図２９における一点鎖線が空乏層の伸びを示
している。
それぞれＮ- エピタキシャル層２に向かって延びる空乏
層により、Ｎ- エピタキシャル層２における図２７のＸ
の幅のＰＮ接合からなる接合型ＦＥＴ（ＪＦＥＴ）が動
作状態となり、空乏層がピンチオフするまでは電極２３
とセンス電極２２との電圧は同じ値を示すが、図２９に
示すように、ピンチオフしてしまうと、その後は空乏層
によって電極２３の電圧と、センス電極２２の電圧が分
離され、センス電極２２の電圧がほとんど上昇しなくな
る。なお、図２９における一点鎖線が空乏層の伸びを示
している。
【０００６】図３０は電極２３への印加電圧Ｖ２３に対
するセンス電極２２のセンス電圧Ｖ２２を示すグラフで
ある。同図に示すように、印加電圧Ｖ２３がピンチオフ
電圧ＶＰを越えて、図２９で示したように空乏層がピン
チオフしてしまえば、以降、印加電圧Ｖ２３が大きくな
っても、センス電圧Ｖ２２はほとんど上昇しなくなる。
その結果、高レベルの印加電圧Ｖ２３を、低レベルの測
定電圧Ｖ２２によりセンスすることができる。
するセンス電極２２のセンス電圧Ｖ２２を示すグラフで
ある。同図に示すように、印加電圧Ｖ２３がピンチオフ
電圧ＶＰを越えて、図２９で示したように空乏層がピン
チオフしてしまえば、以降、印加電圧Ｖ２３が大きくな
っても、センス電圧Ｖ２２はほとんど上昇しなくなる。
その結果、高レベルの印加電圧Ｖ２３を、低レベルの測
定電圧Ｖ２２によりセンスすることができる。
【０００７】
【発明が解決しようとする課題】従来の電圧センス装置
は以上のように構成されており、その電圧センス特性は
ＪＦＥＴ構造に依存しており、図２７のＸ，Ｙの寸法
と、Ｎ- エピタキシャル層２におけるエピ比抵抗の値で
電圧センス特性が決まり、特に、寸法Ｙとエピ比抵抗と
はＪＦＥＴのピンチオフ電圧を決める値になっている。
は以上のように構成されており、その電圧センス特性は
ＪＦＥＴ構造に依存しており、図２７のＸ，Ｙの寸法
と、Ｎ- エピタキシャル層２におけるエピ比抵抗の値で
電圧センス特性が決まり、特に、寸法Ｙとエピ比抵抗と
はＪＦＥＴのピンチオフ電圧を決める値になっている。
【０００８】しかしながら、Ｎ+ 埋め込み領域４及びＰ
拡散領域５それぞれの形成時におけるマスクずれや拡散
バラツキにより寸法Ｘを精度よく決定するのは困難であ
る。また、Ｎ- エピタキシャル層２のエピ比抵抗を精度
よく制御することも困難である。さらに、Ｎ- エピタキ
シャル層２の膜厚制御は困難であり、Ｐ拡散領域５の拡
散バラツキ等により、寸法Ｙを精度よく決定するのも困
難である。
拡散領域５それぞれの形成時におけるマスクずれや拡散
バラツキにより寸法Ｘを精度よく決定するのは困難であ
る。また、Ｎ- エピタキシャル層２のエピ比抵抗を精度
よく制御することも困難である。さらに、Ｎ- エピタキ
シャル層２の膜厚制御は困難であり、Ｐ拡散領域５の拡
散バラツキ等により、寸法Ｙを精度よく決定するのも困
難である。
【０００９】このように、従来の構造では、電圧センス
特性を決定する種々のパラメータにバラツキが生じるた
め、良好な電圧センス特性を得ることができないという
問題点があった。また、ＪＦＥＴ構造を得るためにＮ+
埋め込み領域４などを設ける必要があり、製造プロセス
が複雑になるという問題点があった。
特性を決定する種々のパラメータにバラツキが生じるた
め、良好な電圧センス特性を得ることができないという
問題点があった。また、ＪＦＥＴ構造を得るためにＮ+
埋め込み領域４などを設ける必要があり、製造プロセス
が複雑になるという問題点があった。
【００１０】この発明は上記問題点を解決するためにな
されたもので、電圧センス特性が良好で製造プロセスが
簡単である電圧センス機能を備えた半導体装置を得るこ
とを目的とする。
されたもので、電圧センス特性が良好で製造プロセスが
簡単である電圧センス機能を備えた半導体装置を得るこ
とを目的とする。
【００１１】
【課題を解決するための手段】この発明にかかる請求項
１記載の半導体装置は、一方主面と他方主面とを有する
第１の導電型の半導体基板と、前記半導体基板の一方主
面に選択的に形成された第２の導電型の第１の半導体領
域と、前記半導体基板の一方主面に、前記第１の半導体
領域と独立して選択的に形成された第２の導電型の第２
の半導体領域と、前記第１の半導体領域上に形成された
第１の主電極と、前記第２の半導体領域上に形成された
センス電極と、前記半導体基板の他方主面上に形成され
た第２の主電極とを備えており、動作状態において前記
センス電極に電流を流すことによって前記センス電極よ
り得られるセンス電圧が測定可能である。
１記載の半導体装置は、一方主面と他方主面とを有する
第１の導電型の半導体基板と、前記半導体基板の一方主
面に選択的に形成された第２の導電型の第１の半導体領
域と、前記半導体基板の一方主面に、前記第１の半導体
領域と独立して選択的に形成された第２の導電型の第２
の半導体領域と、前記第１の半導体領域上に形成された
第１の主電極と、前記第２の半導体領域上に形成された
センス電極と、前記半導体基板の他方主面上に形成され
た第２の主電極とを備えており、動作状態において前記
センス電極に電流を流すことによって前記センス電極よ
り得られるセンス電圧が測定可能である。
【００１２】また、請求項２記載の半導体装置は、一方
主面と他方主面とを有する第１の導電型の半導体基板
と、前記半導体基板の一方主面に選択的に形成された第
２の導電型の第１の半導体領域と、前記半導体基板の一
方主面に、前記第１の半導体領域と独立して選択的に形
成された第２の導電型の第２の半導体領域と、前記半導
体基板の一方主面に、前記第１及び第２の半導体領域と
独立して選択的に形成された第１の導電型の第３の半導
体領域と、前記第１の半導体領域上に形成された第１の
主電極と、前記第２の半導体領域上に形成されたセンス
電極と、前記第３の半導体領域上に形成された第２の主
電極とを備えており、動作状態において前記センス電極
に電流を流すことによって前記センス電極より得られる
センス電圧が測定可能である。
主面と他方主面とを有する第１の導電型の半導体基板
と、前記半導体基板の一方主面に選択的に形成された第
２の導電型の第１の半導体領域と、前記半導体基板の一
方主面に、前記第１の半導体領域と独立して選択的に形
成された第２の導電型の第２の半導体領域と、前記半導
体基板の一方主面に、前記第１及び第２の半導体領域と
独立して選択的に形成された第１の導電型の第３の半導
体領域と、前記第１の半導体領域上に形成された第１の
主電極と、前記第２の半導体領域上に形成されたセンス
電極と、前記第３の半導体領域上に形成された第２の主
電極とを備えており、動作状態において前記センス電極
に電流を流すことによって前記センス電極より得られる
センス電圧が測定可能である。
【００１３】
【作用】この発明における請求項１及び請求項２記載の
半導体装置において、半導体基板と第１の半導体領域と
の界面で形成されるＰＮ接合を逆バイアスするように、
第１の主電極及び第２の主電極にそれぞれ電圧を印加
し、センス電極に定電流が流れるように設定すると、第
１及び第２の主電極間の電位差を大きくするに従い、前
記ＰＮ接合から形成される空乏層も伸び、この空乏層の
存在により、第１及び第２の主電極間の電位差が高レベ
ルになるに従いセンス電極より得られるセンス電圧の上
昇度合いが抑制されるセンス電圧特性が得られる。
半導体装置において、半導体基板と第１の半導体領域と
の界面で形成されるＰＮ接合を逆バイアスするように、
第１の主電極及び第２の主電極にそれぞれ電圧を印加
し、センス電極に定電流が流れるように設定すると、第
１及び第２の主電極間の電位差を大きくするに従い、前
記ＰＮ接合から形成される空乏層も伸び、この空乏層の
存在により、第１及び第２の主電極間の電位差が高レベ
ルになるに従いセンス電極より得られるセンス電圧の上
昇度合いが抑制されるセンス電圧特性が得られる。
【００１４】この電圧センス特性は、第１の半導体領域
と第２の半導体領域との距離に依存するが、第１及び第
２の半導体領域は同一製造工程時に同時に形成すること
ができるため、第１の半導体領域と第２の半導体領域と
の距離を精度よく形成することができる。
と第２の半導体領域との距離に依存するが、第１及び第
２の半導体領域は同一製造工程時に同時に形成すること
ができるため、第１の半導体領域と第２の半導体領域と
の距離を精度よく形成することができる。
【００１５】
【実施例】図１はこの発明の第１の実施例である電圧セ
ンス装置の構成を示す断面図である。同図に示すよう
に、Ｎ- 基板１１の表面にＰ拡散領域１２及びＰ拡散領
域１３が選択的に形成される。Ｐ拡散領域１２上に第１
の主電極である電極３１が形成され、Ｐ拡散領域１３上
にセンス電極３２が形成され、Ｎ- 基板の裏面に第２の
主電極である電極３３が形成される。なお、３６は絶縁
膜である。
ンス装置の構成を示す断面図である。同図に示すよう
に、Ｎ- 基板１１の表面にＰ拡散領域１２及びＰ拡散領
域１３が選択的に形成される。Ｐ拡散領域１２上に第１
の主電極である電極３１が形成され、Ｐ拡散領域１３上
にセンス電極３２が形成され、Ｎ- 基板の裏面に第２の
主電極である電極３３が形成される。なお、３６は絶縁
膜である。
【００１６】図２〜図４はそれぞれ図１で示した第１の
実施例の平面構造を示す平面図であり、図２〜図４それ
ぞれのＡ−Ａ断面が図１の断面図となる。なお、電極３
１、センス電極３２及び絶縁膜３６の図示は省略してい
る。図２の平面構造では、円形状のＰ拡散領域１２の外
周の一部から距離ｒ１離れてＰ拡散領域１３が形成さ
れ、図３の平面構造では、円形状のＰ拡散領域１２の外
周から距離ｒ１離れて環状にＰ拡散領域１３が形成さ
れ、図４の平面構造では、円形状のＰ拡散領域１３の外
周から距離ｒ１離れて環状にＰ拡散領域１２が形成され
る。
実施例の平面構造を示す平面図であり、図２〜図４それ
ぞれのＡ−Ａ断面が図１の断面図となる。なお、電極３
１、センス電極３２及び絶縁膜３６の図示は省略してい
る。図２の平面構造では、円形状のＰ拡散領域１２の外
周の一部から距離ｒ１離れてＰ拡散領域１３が形成さ
れ、図３の平面構造では、円形状のＰ拡散領域１２の外
周から距離ｒ１離れて環状にＰ拡散領域１３が形成さ
れ、図４の平面構造では、円形状のＰ拡散領域１３の外
周から距離ｒ１離れて環状にＰ拡散領域１２が形成され
る。
【００１７】図５〜図７は第１の実施例の電圧センス装
置の動作説明用の模式断面図である。以下、これらの図
を参照しつつ第１の実施例の電圧センス動作について説
明する。
置の動作説明用の模式断面図である。以下、これらの図
を参照しつつ第１の実施例の電圧センス動作について説
明する。
【００１８】まず、電極３１を０Ｖにし、センス電極３
２に定電流を流し込み、電極３３を＋バイアスしていく
と、Ｐ拡散領域１２とＮ- 基板１１の間のＰＮ接合に逆
バイアスがかかるため、Ｎ- 基板１１側に向かって空乏
層２５が伸びてゆく。この時、Ｐ拡散領域１３とＮ- 基
板１１との間のＰＮ接合からＮ- 基板１１側に向かって
空乏層が若干伸びるが、これを無視しても動作説明には
不都合がないため図５〜図７では図示を省略している。
２に定電流を流し込み、電極３３を＋バイアスしていく
と、Ｐ拡散領域１２とＮ- 基板１１の間のＰＮ接合に逆
バイアスがかかるため、Ｎ- 基板１１側に向かって空乏
層２５が伸びてゆく。この時、Ｐ拡散領域１３とＮ- 基
板１１との間のＰＮ接合からＮ- 基板１１側に向かって
空乏層が若干伸びるが、これを無視しても動作説明には
不都合がないため図５〜図７では図示を省略している。
【００１９】図５に示すように、Ｐ拡散領域１２とＮ-
基板１１との間のＰＮ接合からＮ-基板１１側に向かっ
て伸びる空乏層２５が、Ｐ拡散領域１３から比較的離れ
ている場合、センス電極３２に流し込む定電流はＰ拡散
領域１３とＮ- 基板１１とからなるＰＮ接合を順バイア
スし、ホールがＮ- 基板１１に注入されている状態とな
るため、センス電極３２より得られるセンス電圧Ｖ３２
は電極３３に対して、Ｐ拡散領域１３とＮ- 基板１１と
からなるＰＮ接合の順バイアス分高い電圧をとる。この
ときのＮ- 基板１１の表面にそったエネルギーバンド図
を図８に示す。
基板１１との間のＰＮ接合からＮ-基板１１側に向かっ
て伸びる空乏層２５が、Ｐ拡散領域１３から比較的離れ
ている場合、センス電極３２に流し込む定電流はＰ拡散
領域１３とＮ- 基板１１とからなるＰＮ接合を順バイア
スし、ホールがＮ- 基板１１に注入されている状態とな
るため、センス電極３２より得られるセンス電圧Ｖ３２
は電極３３に対して、Ｐ拡散領域１３とＮ- 基板１１と
からなるＰＮ接合の順バイアス分高い電圧をとる。この
ときのＮ- 基板１１の表面にそったエネルギーバンド図
を図８に示す。
【００２０】電極３３への印加電圧Ｖ３３がさらに上昇
し、空乏層２５が、図６に示すようにＰ拡散領域１３に
近接した場合、Ｐ拡散領域１３と空乏層２５との間のＮ
- 基板１１の表面領域１１Ａが薄くなるため、センス電
極３２に流し込む定電流は、Ｐ拡散領域１２、Ｎ- 基板
１１及びＰ拡散領域１３で構成されるＰＮＰバイポーラ
トランジスタのコレクタ−エミッタ電流として流れる。
し、空乏層２５が、図６に示すようにＰ拡散領域１３に
近接した場合、Ｐ拡散領域１３と空乏層２５との間のＮ
- 基板１１の表面領域１１Ａが薄くなるため、センス電
極３２に流し込む定電流は、Ｐ拡散領域１２、Ｎ- 基板
１１及びＰ拡散領域１３で構成されるＰＮＰバイポーラ
トランジスタのコレクタ−エミッタ電流として流れる。
【００２１】したがって、Ｎ- 基板１１に注入されたホ
ールの大半がＰ拡散領域１２にドリフトしてゆき、空乏
層２５がＰ拡散領域１３に近接するにつれ、ＰＮＰバイ
ポーラトランジスタのベース幅であるＮ- 基板１１の表
面領域１１Ａの幅が狭くなる。このため、センス電極３
２に流し込む定電流に起因する、電極３３に対するセン
ス電極３２の順バイアス電圧は小さくなる。このときの
Ｎ- 基板１１にそったエネルギーバンド図を図９に示
す。
ールの大半がＰ拡散領域１２にドリフトしてゆき、空乏
層２５がＰ拡散領域１３に近接するにつれ、ＰＮＰバイ
ポーラトランジスタのベース幅であるＮ- 基板１１の表
面領域１１Ａの幅が狭くなる。このため、センス電極３
２に流し込む定電流に起因する、電極３３に対するセン
ス電極３２の順バイアス電圧は小さくなる。このときの
Ｎ- 基板１１にそったエネルギーバンド図を図９に示
す。
【００２２】次に、図７に示すように、空乏層２５がＰ
拡散領域１３に達した場合、センス電極３２に流し込む
定電流は、すべてホール電流としてＰ拡散領域１３から
Ｐ拡散領域１２へドリフトしてしまう。また、センス電
極３２より得られるセンス電圧Ｖ３２はフローティング
時の電圧に定電流を保持するだけの電圧を加えた電圧と
なっており、電極３３の電圧上昇に対してセンス電極３
２の電圧上昇は抑えられる。このときのＮ- 基板１１の
表面にそったエネルギーバンド図を図１０に示す。
拡散領域１３に達した場合、センス電極３２に流し込む
定電流は、すべてホール電流としてＰ拡散領域１３から
Ｐ拡散領域１２へドリフトしてしまう。また、センス電
極３２より得られるセンス電圧Ｖ３２はフローティング
時の電圧に定電流を保持するだけの電圧を加えた電圧と
なっており、電極３３の電圧上昇に対してセンス電極３
２の電圧上昇は抑えられる。このときのＮ- 基板１１の
表面にそったエネルギーバンド図を図１０に示す。
【００２３】図１１は電極３３の印加電圧Ｖ３３に対す
るセンス電極３２より得られるセンス電圧Ｖ３２の電圧
変化を示すグラフである。同図に示すように、印加電圧
Ｖ３２が高レベルになっても、センス電圧Ｖ３３は低レ
ベルに抑えられ、良好な電圧センス特性が得られること
がわかる。
るセンス電極３２より得られるセンス電圧Ｖ３２の電圧
変化を示すグラフである。同図に示すように、印加電圧
Ｖ３２が高レベルになっても、センス電圧Ｖ３３は低レ
ベルに抑えられ、良好な電圧センス特性が得られること
がわかる。
【００２４】以下、第１の実施例の製造方法について、
図１〜図４を参照にしつつ説明する。まず、Ｎ- 基板１
１の表面に酸化膜を形成した後レジストを塗布し、レジ
ストをパターニングする。そして、パターニングされた
レジストをマスクとして、Ｐ型の不純物を注入した後、
拡散することによりＰ拡散領域１２及び１３を同時に形
成する。そして、Ｎ- 基板１１の全面に絶縁膜３６を形
成した後、Ｐ拡散領域１２及びＰ拡散領域１３上の絶縁
膜３６にコンタクトホールを形成する。そして、Ｐ拡散
領域１２上に電極３１を形成し、Ｐ拡散領域１３上にセ
ンス電極３２を形成し、Ｎ- 基板の裏面に電極３３を形
成することにより第１の実施例の電圧センス装置が製造
される。
図１〜図４を参照にしつつ説明する。まず、Ｎ- 基板１
１の表面に酸化膜を形成した後レジストを塗布し、レジ
ストをパターニングする。そして、パターニングされた
レジストをマスクとして、Ｐ型の不純物を注入した後、
拡散することによりＰ拡散領域１２及び１３を同時に形
成する。そして、Ｎ- 基板１１の全面に絶縁膜３６を形
成した後、Ｐ拡散領域１２及びＰ拡散領域１３上の絶縁
膜３６にコンタクトホールを形成する。そして、Ｐ拡散
領域１２上に電極３１を形成し、Ｐ拡散領域１３上にセ
ンス電極３２を形成し、Ｎ- 基板の裏面に電極３３を形
成することにより第１の実施例の電圧センス装置が製造
される。
【００２５】このようにして製造された第１の実施例の
電圧センス装置の電圧センス特性は、Ｐ拡散領域１２，
１３間の距離ｒ１（図１〜図３参照）に依存する。Ｐ拡
散領域１２及び１３は、同一のマスク（パターニングさ
れたレジスト）を用いる同一工程上で同時にＰ型の不純
物を注入することにより形成されるため、Ｐ拡散領域１
２，１３間の距離ｒ１は精度よく形成することができ
る。したがって、安定したセンス電圧特性を得ることが
できる。しかも、上記した製造プロセスは、従来のよう
に埋め込み層等を製造する必要がなくなる分、容易にな
る。
電圧センス装置の電圧センス特性は、Ｐ拡散領域１２，
１３間の距離ｒ１（図１〜図３参照）に依存する。Ｐ拡
散領域１２及び１３は、同一のマスク（パターニングさ
れたレジスト）を用いる同一工程上で同時にＰ型の不純
物を注入することにより形成されるため、Ｐ拡散領域１
２，１３間の距離ｒ１は精度よく形成することができ
る。したがって、安定したセンス電圧特性を得ることが
できる。しかも、上記した製造プロセスは、従来のよう
に埋め込み層等を製造する必要がなくなる分、容易にな
る。
【００２６】図１２はこの発明の第２の実施例である電
圧センス装置の構成を示す断面図である。同図に示すよ
うに、Ｎ- 基板１１上にＰ拡散領域１２、Ｐ拡散領域１
３及びＮ+ 拡散領域１４がそれぞれ選択的に形成され
る。そして、Ｐ拡散領域１２、Ｐ拡散領域１３及びＮ+
拡散領域１４それぞれ上に第１の主電極である電極３
１、センス電極３２及び第２の主電極である電極３４が
形成される。なお、３６は絶縁膜である。第２の実施例
の電圧センス装置の構成は、第１の実施例の電圧センス
装置において、Ｎ- 基板１１の裏面に設けた電極３３
を、Ｎ- 基板１１の表面に設けた電極３４で置き換えた
構成となっている。
圧センス装置の構成を示す断面図である。同図に示すよ
うに、Ｎ- 基板１１上にＰ拡散領域１２、Ｐ拡散領域１
３及びＮ+ 拡散領域１４がそれぞれ選択的に形成され
る。そして、Ｐ拡散領域１２、Ｐ拡散領域１３及びＮ+
拡散領域１４それぞれ上に第１の主電極である電極３
１、センス電極３２及び第２の主電極である電極３４が
形成される。なお、３６は絶縁膜である。第２の実施例
の電圧センス装置の構成は、第１の実施例の電圧センス
装置において、Ｎ- 基板１１の裏面に設けた電極３３
を、Ｎ- 基板１１の表面に設けた電極３４で置き換えた
構成となっている。
【００２７】図１３及び図１４は、図１２で示した第２
の実施例の平面構造を示す平面図であり、図１３及び図
１４それぞれのＢ−Ｂ断面が図１２の断面図となる。な
お、電極３１、３２及び３４並びに絶縁膜３６の図示は
省略している。図１３の平面構造では、円形状のＰ拡散
領域１２の外周から距離ｒ２離れて環状にＰ拡散領域１
３が形成され、Ｐ拡散領域１３の外周に沿って環状にＮ
+ 拡散領域１４が形成される。また、図１４の平面構造
では、円形状のＮ+ 拡散領域１４の外周に沿って環状に
Ｐ拡散領域１３が形成され、Ｐ拡散領域１３の外周から
距離ｒ２離れて環状にＰ拡散領域１２が形成される。な
お、図１３においてＰ拡散領域１３あるいはＮ + 拡散領
域１４がＰ拡散領域１２を完全に取り囲まない構成も考
えられ、図１４において、Ｐ拡散領域１２あるいはＰ拡
散領域１３がＮ + 拡散領域１４を完全に取り囲まない構
成も考えられる。
の実施例の平面構造を示す平面図であり、図１３及び図
１４それぞれのＢ−Ｂ断面が図１２の断面図となる。な
お、電極３１、３２及び３４並びに絶縁膜３６の図示は
省略している。図１３の平面構造では、円形状のＰ拡散
領域１２の外周から距離ｒ２離れて環状にＰ拡散領域１
３が形成され、Ｐ拡散領域１３の外周に沿って環状にＮ
+ 拡散領域１４が形成される。また、図１４の平面構造
では、円形状のＮ+ 拡散領域１４の外周に沿って環状に
Ｐ拡散領域１３が形成され、Ｐ拡散領域１３の外周から
距離ｒ２離れて環状にＰ拡散領域１２が形成される。な
お、図１３においてＰ拡散領域１３あるいはＮ + 拡散領
域１４がＰ拡散領域１２を完全に取り囲まない構成も考
えられ、図１４において、Ｐ拡散領域１２あるいはＰ拡
散領域１３がＮ + 拡散領域１４を完全に取り囲まない構
成も考えられる。
【００２８】このような構成の第２の実施例の電圧セン
ス装置の動作は第１の実施例の電圧センス装置と同様で
あるため説明は省略する。
ス装置の動作は第１の実施例の電圧センス装置と同様で
あるため説明は省略する。
【００２９】以下、第２の実施例の製造方法について、
図１２〜図１４を参照にしつつ説明する。まず、Ｎ- 基
板１１の表面に、第１の実施例同様、Ｐ型の不純物を選
択的に注入して拡散することにより、Ｐ拡散領域１２及
び１３を形成するとともに、Ｎ型の不純物を選択的に注
入して拡散することにより、Ｎ+ 拡散領域１４を形成す
る。そして、Ｎ- 基板１１の全面に絶縁膜３６を形成し
た後、Ｐ拡散領域１２、Ｐ拡散領域１３及びＮ型拡散領
域１４上の絶縁膜３６にコンタクトホールを形成する。
そして、Ｐ拡散領域１２上に電極３１を形成し、Ｐ拡散
領域１３上にセンス電極３２を形成し、Ｎ+ 拡散領域１
４上に電極３４を形成することにより第２の実施例の電
圧センス装置が製造される。
図１２〜図１４を参照にしつつ説明する。まず、Ｎ- 基
板１１の表面に、第１の実施例同様、Ｐ型の不純物を選
択的に注入して拡散することにより、Ｐ拡散領域１２及
び１３を形成するとともに、Ｎ型の不純物を選択的に注
入して拡散することにより、Ｎ+ 拡散領域１４を形成す
る。そして、Ｎ- 基板１１の全面に絶縁膜３６を形成し
た後、Ｐ拡散領域１２、Ｐ拡散領域１３及びＮ型拡散領
域１４上の絶縁膜３６にコンタクトホールを形成する。
そして、Ｐ拡散領域１２上に電極３１を形成し、Ｐ拡散
領域１３上にセンス電極３２を形成し、Ｎ+ 拡散領域１
４上に電極３４を形成することにより第２の実施例の電
圧センス装置が製造される。
【００３０】このようにして製造された第２の実施例の
電圧センス装置の電圧センス特性を決定するＰ拡散領域
１２，１３間の距離ｒ２（図１２〜図１４参照）は、第
１の実施例同様、精度よく形成することができるため、
安定したセンス電圧特性を得ることができる。しかも、
上記した製造プロセスは比較的容易である。
電圧センス装置の電圧センス特性を決定するＰ拡散領域
１２，１３間の距離ｒ２（図１２〜図１４参照）は、第
１の実施例同様、精度よく形成することができるため、
安定したセンス電圧特性を得ることができる。しかも、
上記した製造プロセスは比較的容易である。
【００３１】図１５はこの発明の第３の実施例である電
圧センス装置の構成を示す断面図である。同図に示すよ
うに、Ｎ- 基板１１上にＰ拡散領域１２及びＰ拡散領域
１３がそれぞれ選択的に形成される。そして、Ｐ拡散領
域１２，Ｐ拡散領域１３間のＮ- 基板１１上に絶縁膜１
５を介して導電膜１６が形成される。また、Ｐ拡散領域
１２上には第１の主電極である電極３１が形成され、Ｐ
拡散領域１３上にはセンス電極３２が形成され、Ｎ- 基
板１１の裏面には第２の主電極である電極３３が形成さ
れる。
圧センス装置の構成を示す断面図である。同図に示すよ
うに、Ｎ- 基板１１上にＰ拡散領域１２及びＰ拡散領域
１３がそれぞれ選択的に形成される。そして、Ｐ拡散領
域１２，Ｐ拡散領域１３間のＮ- 基板１１上に絶縁膜１
５を介して導電膜１６が形成される。また、Ｐ拡散領域
１２上には第１の主電極である電極３１が形成され、Ｐ
拡散領域１３上にはセンス電極３２が形成され、Ｎ- 基
板１１の裏面には第２の主電極である電極３３が形成さ
れる。
【００３２】図１６及び図１７は、図１５で示した第３
の実施例の平面構造を示す平面図であり、図１６及び図
１７それぞれのＣ−Ｃ断面が図１５の断面図となる。な
お、電極３１及び３２並びに絶縁膜１６の図示は省略し
ている。図１６の平面構造では、円形状のＰ拡散領域１
２の外周から距離ｒ３離れて環状にＰ拡散領域１３が形
成され、図１７の平面構造では、円形状のＰ拡散領域１
３の外周から距離ｒ３離れて環状にＰ拡散領域１２が形
成される。なお、図１６において、導電膜１６あるいは
Ｐ拡散領域１３がＰ拡散領域１２を完全に取り囲まない
構成も考えられ、図１７において、導電膜１６あるいは
Ｐ拡散領域１２がＰ拡散領域１３を完全に取り囲まない
構成や、Ｐ拡散領域１３が導電膜１６の端全体には形成
されない構成も考えられる。
の実施例の平面構造を示す平面図であり、図１６及び図
１７それぞれのＣ−Ｃ断面が図１５の断面図となる。な
お、電極３１及び３２並びに絶縁膜１６の図示は省略し
ている。図１６の平面構造では、円形状のＰ拡散領域１
２の外周から距離ｒ３離れて環状にＰ拡散領域１３が形
成され、図１７の平面構造では、円形状のＰ拡散領域１
３の外周から距離ｒ３離れて環状にＰ拡散領域１２が形
成される。なお、図１６において、導電膜１６あるいは
Ｐ拡散領域１３がＰ拡散領域１２を完全に取り囲まない
構成も考えられ、図１７において、導電膜１６あるいは
Ｐ拡散領域１２がＰ拡散領域１３を完全に取り囲まない
構成や、Ｐ拡散領域１３が導電膜１６の端全体には形成
されない構成も考えられる。
【００３３】図１８及び図１９は第３の実施例の電圧セ
ンス装置の動作説明用の模式断面図である。以下、これ
らの図を参照しつつその電圧センス動作の説明を行う。
ンス装置の動作説明用の模式断面図である。以下、これ
らの図を参照しつつその電圧センス動作の説明を行う。
【００３４】まず、電極３１及び導電膜１６の電位を０
Ｖにして、センス電極３２に定電流を流しこみ、電極３
３を＋バイアスしてゆくと、Ｐ拡散領域１２とＮ- 基板
１１との間に形成されるＰＮ接合からＮ- 基板１１側に
向かって空乏層２５が伸びて行く。特に、導電膜１６直
下のＮ- 基板１１の表面は導電膜１６の電界の影響のた
め空乏化しやすくなっている。また、実際には、Ｐ拡散
領域１３とＮ- 基板１１間にも若干の空乏層が存在する
が、この空乏層の存在を無視しても、センス特性の説明
には支障ないため、図１８及び図１９では図示しない。
Ｖにして、センス電極３２に定電流を流しこみ、電極３
３を＋バイアスしてゆくと、Ｐ拡散領域１２とＮ- 基板
１１との間に形成されるＰＮ接合からＮ- 基板１１側に
向かって空乏層２５が伸びて行く。特に、導電膜１６直
下のＮ- 基板１１の表面は導電膜１６の電界の影響のた
め空乏化しやすくなっている。また、実際には、Ｐ拡散
領域１３とＮ- 基板１１間にも若干の空乏層が存在する
が、この空乏層の存在を無視しても、センス特性の説明
には支障ないため、図１８及び図１９では図示しない。
【００３５】図１８に示すように、導電膜１６直下以外
の領域の空乏層２５がＰ拡散領域１３から離れて形成さ
れている場合、センス電極３２に流し込む定電流はＰ拡
散領域１３とＮ- 基板１１とからなるＰＮ接合を順バイ
アスしているが、導電膜１６直下のＮ- 基板１１の表面
は導電膜１６の電界等の影響で空乏化しているため、ほ
とんどの場合、ホール電流の大半は導電膜１６直下のＮ
- 基板１１の表面をドリフトして流れる。したがって、
センス電極３２の電圧は電極３３の電圧に対して所定レ
ベル高い電圧をとるが、ホール電流が流れる分、Ｐ拡散
領域１３とＮ- 基板１１とからなるＰＮ接合の順バイア
ス分よりわずかに低くなる。つまり、第１の実施例の電
圧センス装置の電極３２，３３間の順バイアス量よりも
わずかに小さくなる。
の領域の空乏層２５がＰ拡散領域１３から離れて形成さ
れている場合、センス電極３２に流し込む定電流はＰ拡
散領域１３とＮ- 基板１１とからなるＰＮ接合を順バイ
アスしているが、導電膜１６直下のＮ- 基板１１の表面
は導電膜１６の電界等の影響で空乏化しているため、ほ
とんどの場合、ホール電流の大半は導電膜１６直下のＮ
- 基板１１の表面をドリフトして流れる。したがって、
センス電極３２の電圧は電極３３の電圧に対して所定レ
ベル高い電圧をとるが、ホール電流が流れる分、Ｐ拡散
領域１３とＮ- 基板１１とからなるＰＮ接合の順バイア
ス分よりわずかに低くなる。つまり、第１の実施例の電
圧センス装置の電極３２，３３間の順バイアス量よりも
わずかに小さくなる。
【００３６】さらに、電極３３の電位が上昇すると、Ｐ
拡散領域１２から伸びる空乏層２５がＰ拡散領域１３に
近接する。すると、導電膜１６直下のＮ- 基板１１の表
面を流れるドリフト電流はより流れやすくなり、電極３
３に対するセンス電極３２の順バイアス量がさらに小さ
くなる。
拡散領域１２から伸びる空乏層２５がＰ拡散領域１３に
近接する。すると、導電膜１６直下のＮ- 基板１１の表
面を流れるドリフト電流はより流れやすくなり、電極３
３に対するセンス電極３２の順バイアス量がさらに小さ
くなる。
【００３７】さらに、電極３３の電位が上昇すると、Ｐ
拡散領域１２から伸びる空乏層がＰ拡散領域１３に達す
る。すると、第１の実施例同様、センス電極３２に流し
込む定電流は、すべてホール電流としてＰ拡散領域１３
からＰ拡散領域１２へドリフトしていく。また、センス
電極３２の電圧はフローティング時の電圧に定電流を保
持するだけの電圧を加えた電圧となっており、電極３３
の電圧上昇に対してセンス電極３２の電圧上昇は抑えら
れる。この際、導電膜１６の影響により、ホール電流の
大半はＮ- 基板１１の表面を流れる。また、前述したフ
ローティング時の電圧はセンス電極３２と導電膜１６と
の容量結合があるためセンス電極３２の電圧は、第１の
実施例より低くなる。
拡散領域１２から伸びる空乏層がＰ拡散領域１３に達す
る。すると、第１の実施例同様、センス電極３２に流し
込む定電流は、すべてホール電流としてＰ拡散領域１３
からＰ拡散領域１２へドリフトしていく。また、センス
電極３２の電圧はフローティング時の電圧に定電流を保
持するだけの電圧を加えた電圧となっており、電極３３
の電圧上昇に対してセンス電極３２の電圧上昇は抑えら
れる。この際、導電膜１６の影響により、ホール電流の
大半はＮ- 基板１１の表面を流れる。また、前述したフ
ローティング時の電圧はセンス電極３２と導電膜１６と
の容量結合があるためセンス電極３２の電圧は、第１の
実施例より低くなる。
【００３８】以下、導電幕１６に付与する電位について
詳述する。
詳述する。
【００３９】導電膜１６の電位を０Ｖ以上に上げた場
合、空乏層２５がＰ拡散領域１３に達していない状態で
は、導電膜１６による電界の影響が小さくなるため、セ
ンス電極３２より得られるセンス電圧Ｖ３２は電極３３
の電圧に対し、ほぼＰ拡散領域１３とＮ- 基板１１とか
らなるＰＮ接合の順バイアス分高くなる。つまり、第１
の実施例の電圧センス装置の電極３２，３３間の順バイ
アス量にほぼ等しくなる。また空乏層２５がＰ拡散領域
１３に達している状態では導電膜１６との容量結合のた
めに、導電膜１６の電位上昇にともなってセンス電極３
２より得られるセンス電圧Ｖ３２も上昇する。一方、導
電膜１６の電位を０Ｖ以上に下げた場合、空乏層２５が
Ｐ拡散領域１３に達していない状態では導電膜１６によ
る電界の影響が大きくなり、導電膜１６の電位低下にし
たがってセンス電圧は減少しはじめる。空乏層２５がＰ
拡散領域１３に達している状態では導電膜１６との容量
結合のために、導電膜１６の電位低下にともなってセン
ス電極３２より得られるセンス電圧Ｖ３２も低下する。
さらに、導電膜１６の電位を十分低下させると、図１９
に示すように、導電膜１６直下のＮ- 基板１１の表面に
Ｐ反転層２６が形成される。Ｐ反転層２６が形成される
と、電極３１とセンス電極３２とがＰ反転層２６によっ
て短絡されるため、センス電極３２より得られるセンス
電圧Ｖ３２は０Ｖから上昇しなくなり、電圧センス機能
を果たさなくなる。なお、空乏層２５がＰ拡散領域１３
に達している場合でも同様である。
合、空乏層２５がＰ拡散領域１３に達していない状態で
は、導電膜１６による電界の影響が小さくなるため、セ
ンス電極３２より得られるセンス電圧Ｖ３２は電極３３
の電圧に対し、ほぼＰ拡散領域１３とＮ- 基板１１とか
らなるＰＮ接合の順バイアス分高くなる。つまり、第１
の実施例の電圧センス装置の電極３２，３３間の順バイ
アス量にほぼ等しくなる。また空乏層２５がＰ拡散領域
１３に達している状態では導電膜１６との容量結合のた
めに、導電膜１６の電位上昇にともなってセンス電極３
２より得られるセンス電圧Ｖ３２も上昇する。一方、導
電膜１６の電位を０Ｖ以上に下げた場合、空乏層２５が
Ｐ拡散領域１３に達していない状態では導電膜１６によ
る電界の影響が大きくなり、導電膜１６の電位低下にし
たがってセンス電圧は減少しはじめる。空乏層２５がＰ
拡散領域１３に達している状態では導電膜１６との容量
結合のために、導電膜１６の電位低下にともなってセン
ス電極３２より得られるセンス電圧Ｖ３２も低下する。
さらに、導電膜１６の電位を十分低下させると、図１９
に示すように、導電膜１６直下のＮ- 基板１１の表面に
Ｐ反転層２６が形成される。Ｐ反転層２６が形成される
と、電極３１とセンス電極３２とがＰ反転層２６によっ
て短絡されるため、センス電極３２より得られるセンス
電圧Ｖ３２は０Ｖから上昇しなくなり、電圧センス機能
を果たさなくなる。なお、空乏層２５がＰ拡散領域１３
に達している場合でも同様である。
【００４０】したがって、上記した性質を有する導電膜
１６の電位を適切（例えば０Ｖ）に設定することによ
り、センス電極３２より得られるセンス電圧Ｖ３２の電
圧特性を所望の状態に設定することができる。
１６の電位を適切（例えば０Ｖ）に設定することによ
り、センス電極３２より得られるセンス電圧Ｖ３２の電
圧特性を所望の状態に設定することができる。
【００４１】以下、第３の実施例の製造方法について、
図１５〜図１７を参照にしつつ説明する。まず、Ｎ- 基
板１１の表面に絶縁膜１５を形成し、絶縁膜１５上に導
電膜１６を形成する。そして、導電膜１６をパターニン
グする。そして、全面にレジストを塗布し、レジストを
パターニングする。そして、パターニングされたレジス
ト及び導電膜１６をマスクとしてＰ型の不純物を注入し
た後、拡散することにより、Ｐ拡散領域１２及び１３を
形成する。次に、Ｎ- 基板１１の全面に絶縁膜３６を形
成した後、Ｐ拡散領域１２及びＰ拡散領域１３上の絶縁
膜３６にコンタクトホールを形成する。その後、Ｐ拡散
領域１２上に電極３１を形成し、Ｐ拡散領域１３上にセ
ンス電極３２を形成し、Ｎ- 基板１１の裏面に電極３３
を形成することにより第３の実施例の電圧センス装置が
製造される。
図１５〜図１７を参照にしつつ説明する。まず、Ｎ- 基
板１１の表面に絶縁膜１５を形成し、絶縁膜１５上に導
電膜１６を形成する。そして、導電膜１６をパターニン
グする。そして、全面にレジストを塗布し、レジストを
パターニングする。そして、パターニングされたレジス
ト及び導電膜１６をマスクとしてＰ型の不純物を注入し
た後、拡散することにより、Ｐ拡散領域１２及び１３を
形成する。次に、Ｎ- 基板１１の全面に絶縁膜３６を形
成した後、Ｐ拡散領域１２及びＰ拡散領域１３上の絶縁
膜３６にコンタクトホールを形成する。その後、Ｐ拡散
領域１２上に電極３１を形成し、Ｐ拡散領域１３上にセ
ンス電極３２を形成し、Ｎ- 基板１１の裏面に電極３３
を形成することにより第３の実施例の電圧センス装置が
製造される。
【００４２】なお、Ｐ拡散領域１２及び１３の形成に際
し、上記したように導電膜１６をマスクとして利用せず
に、第１及び第２の実施例のように、導電層１６とは無
関係に、Ｎ- 基板１１の表面にＰ拡散領域１２及び１３
を選択的に形成する方法も考えられる。
し、上記したように導電膜１６をマスクとして利用せず
に、第１及び第２の実施例のように、導電層１６とは無
関係に、Ｎ- 基板１１の表面にＰ拡散領域１２及び１３
を選択的に形成する方法も考えられる。
【００４３】このようにして製造された第３の実施例の
電圧センス装置の電圧センス特性を決定するＰ拡散領域
１２，１３間の距離ｒ３（図１５〜図１７参照）は、第
１の実施例同様、精度よく形成することができるため、
安定した電圧センス特性を得ることができる。また、導
電膜１６に適当な電圧を付与することにより、電圧セン
ス特性を多様に設定することができる効果を有する。し
かも、上記した製造プロセスは比較的容易である。
電圧センス装置の電圧センス特性を決定するＰ拡散領域
１２，１３間の距離ｒ３（図１５〜図１７参照）は、第
１の実施例同様、精度よく形成することができるため、
安定した電圧センス特性を得ることができる。また、導
電膜１６に適当な電圧を付与することにより、電圧セン
ス特性を多様に設定することができる効果を有する。し
かも、上記した製造プロセスは比較的容易である。
【００４４】なお、第３の実施例の構成において、第２
の実施例のようにＮ- 基板１１の表面にＮ+ 拡散領域１
４に相当する領域を設け、Ｎ- 基板１１の裏面に形成さ
れた電極３３の代わりにＮ+ 拡散領域に相当する領域上
に電極３４に相当する電極を設ける構成（以下、「第３
の実施例の変形例」という。）も考えられる。この構成
でも第３の実施例と同様の効果を奏する。
の実施例のようにＮ- 基板１１の表面にＮ+ 拡散領域１
４に相当する領域を設け、Ｎ- 基板１１の裏面に形成さ
れた電極３３の代わりにＮ+ 拡散領域に相当する領域上
に電極３４に相当する電極を設ける構成（以下、「第３
の実施例の変形例」という。）も考えられる。この構成
でも第３の実施例と同様の効果を奏する。
【００４５】以下、第３の実施例の変形例の製造方法に
ついて説明する。まず、Ｎ- 基板１１の表面に絶縁膜１
５を形成し、絶縁膜１５上に導電膜１６を形成する。そ
して、導電膜１６をパターニングする。そして、全面に
レジストを塗布し、レジストをパターニングする。そし
て、パターニングされたレジスト及び導電膜１６をマス
クとしてＰ型の不純物を選択的に注入した後、拡散する
ことにより、Ｐ拡散領域１２及び１３を形成する。続い
て、Ｎ型の不純物を選択的に注入して拡散することによ
り、Ｎ+ 拡散領域１４に相当する領域を形成する。そし
て、Ｎ- 基板１１の全面に絶縁膜３６を形成した後、Ｐ
拡散領域１２、Ｐ拡散領域１３及びＮ型拡散領域１４に
相当する領域上の絶縁膜３６にコンタクトホールを形成
する。その後、Ｐ拡散領域１２上に電極３１を形成し、
Ｐ拡散領域１３上にセンス電極３２を形成し、Ｎ+ 拡散
領域１４に相当する領域上に電極３４に相当する電極を
形成することにより第３の実施例の変形例の電圧センス
装置が製造される。
ついて説明する。まず、Ｎ- 基板１１の表面に絶縁膜１
５を形成し、絶縁膜１５上に導電膜１６を形成する。そ
して、導電膜１６をパターニングする。そして、全面に
レジストを塗布し、レジストをパターニングする。そし
て、パターニングされたレジスト及び導電膜１６をマス
クとしてＰ型の不純物を選択的に注入した後、拡散する
ことにより、Ｐ拡散領域１２及び１３を形成する。続い
て、Ｎ型の不純物を選択的に注入して拡散することによ
り、Ｎ+ 拡散領域１４に相当する領域を形成する。そし
て、Ｎ- 基板１１の全面に絶縁膜３６を形成した後、Ｐ
拡散領域１２、Ｐ拡散領域１３及びＮ型拡散領域１４に
相当する領域上の絶縁膜３６にコンタクトホールを形成
する。その後、Ｐ拡散領域１２上に電極３１を形成し、
Ｐ拡散領域１３上にセンス電極３２を形成し、Ｎ+ 拡散
領域１４に相当する領域上に電極３４に相当する電極を
形成することにより第３の実施例の変形例の電圧センス
装置が製造される。
【００４６】図２０はこの発明の第４の実施例である電
圧センス装置の構成を示す断面図である。同図に示すよ
うに、Ｐ- 基板１７の表面上にＮ- 層１８が形成され、
Ｎ− 層１８上にＰ拡散領域１２、Ｐ拡散領域１３及び
Ｎ＋ 拡散領域１４がそれぞれ選択的に形成される。そ
して、Ｐ拡散領域１２，Ｐ拡散領域１３間のＮ- 基板１
１上に絶縁膜１５を介して導電膜１６が形成される。ま
た、Ｐ拡散領域１２上には第１の主電極である電極３１
が形成され、Ｐ拡散領域１３上にはセンス電極３２が形
成される。また、Ｐ- 基板１７の裏面には第３の主電極
である電極３５が形成され、Ｎ+ 拡散領域１４上には第
２の主電極である電極３４が形成される。
圧センス装置の構成を示す断面図である。同図に示すよ
うに、Ｐ- 基板１７の表面上にＮ- 層１８が形成され、
Ｎ− 層１８上にＰ拡散領域１２、Ｐ拡散領域１３及び
Ｎ＋ 拡散領域１４がそれぞれ選択的に形成される。そ
して、Ｐ拡散領域１２，Ｐ拡散領域１３間のＮ- 基板１
１上に絶縁膜１５を介して導電膜１６が形成される。ま
た、Ｐ拡散領域１２上には第１の主電極である電極３１
が形成され、Ｐ拡散領域１３上にはセンス電極３２が形
成される。また、Ｐ- 基板１７の裏面には第３の主電極
である電極３５が形成され、Ｎ+ 拡散領域１４上には第
２の主電極である電極３４が形成される。
【００４７】図２１及び図２２は、図２０で示した第４
の実施例の平面構造を示す平面図であり、図２１及び図
２２それぞれのＤ−Ｄ断面が図２０の断面図となる。な
お、電極３１、３２、３３及び３５並びに絶縁膜３６の
図示は省略している。図２１の平面構造では、円形状の
Ｐ拡散領域１２の外周から距離ｒ４離れて環状にＰ拡散
領域１３が形成され、Ｐ拡散領域１３の外周に沿って環
状にＮ+ 拡散領域１４が形成される。また、図２２の平
面構造では、円形状のＮ+ 拡散領域１４の外周に沿って
環状にＰ拡散領域１３が形成され、Ｐ拡散領域１３の外
周から距離ｒ４離れて環状にＰ拡散領域１２が形成され
る。なお、図２１において、導電膜１６あるいはＰ拡散
領域１３あるいはＮ + 拡散領域１４がＰ拡散領域１２を
完全に取り囲まない構成も考えられ、図２２において、
Ｐ拡散領域１３あるいは導電膜１６あるいはＰ拡散領域
１２がＮ + 拡散領域１４を完全に取り囲まない構成も考
えられる。
の実施例の平面構造を示す平面図であり、図２１及び図
２２それぞれのＤ−Ｄ断面が図２０の断面図となる。な
お、電極３１、３２、３３及び３５並びに絶縁膜３６の
図示は省略している。図２１の平面構造では、円形状の
Ｐ拡散領域１２の外周から距離ｒ４離れて環状にＰ拡散
領域１３が形成され、Ｐ拡散領域１３の外周に沿って環
状にＮ+ 拡散領域１４が形成される。また、図２２の平
面構造では、円形状のＮ+ 拡散領域１４の外周に沿って
環状にＰ拡散領域１３が形成され、Ｐ拡散領域１３の外
周から距離ｒ４離れて環状にＰ拡散領域１２が形成され
る。なお、図２１において、導電膜１６あるいはＰ拡散
領域１３あるいはＮ + 拡散領域１４がＰ拡散領域１２を
完全に取り囲まない構成も考えられ、図２２において、
Ｐ拡散領域１３あるいは導電膜１６あるいはＰ拡散領域
１２がＮ + 拡散領域１４を完全に取り囲まない構成も考
えられる。
【００４８】図２３及び図２４は、第４の実施例の電圧
センス装置の動作説明用の模式断面図である。以下、こ
れらの図を参照しつつその電圧センス動作の説明を行
う。なお、第４の実施例の電圧センス装置の基本的な動
作は第３の実施例の電圧センス装置の動作と同様である
ため、以下の説明では第３の実施例と異なる点のみ述べ
る。
センス装置の動作説明用の模式断面図である。以下、こ
れらの図を参照しつつその電圧センス動作の説明を行
う。なお、第４の実施例の電圧センス装置の基本的な動
作は第３の実施例の電圧センス装置の動作と同様である
ため、以下の説明では第３の実施例と異なる点のみ述べ
る。
【００４９】電極３１、電極３５及び導電膜１６を０Ｖ
に設定して、センス電極３２に定電流を流し込み、電極
３４を＋バイアスしてゆくと、Ｐ拡散領域１２とＮ- 層
１８との間のＰＮ接合、Ｐ- 基板１７とＮ- 層１８との
間のＰＮ接合からそれぞれＮ- 層１８に向かって空乏層
２５が伸びて行く。なお、実際には、Ｐ拡散領域１３と
Ｎ- 層１８間にも若干の空乏層が存在するが、この空乏
層の存在を無視しても、センス特性の説明には支障ない
ため、図２３及び図２４では図示しない。
に設定して、センス電極３２に定電流を流し込み、電極
３４を＋バイアスしてゆくと、Ｐ拡散領域１２とＮ- 層
１８との間のＰＮ接合、Ｐ- 基板１７とＮ- 層１８との
間のＰＮ接合からそれぞれＮ- 層１８に向かって空乏層
２５が伸びて行く。なお、実際には、Ｐ拡散領域１３と
Ｎ- 層１８間にも若干の空乏層が存在するが、この空乏
層の存在を無視しても、センス特性の説明には支障ない
ため、図２３及び図２４では図示しない。
【００５０】図２３に示すように、Ｐ拡散領域１２の底
部とＰ- 基板１１の表面との距離が、Ｐ拡散領域１２か
ら伸びる空乏層２５とＰ- 基板１７から伸びる空乏層２
５とがすぐに接するような構造の場合、Ｐ拡散領域１３
に向かう空乏層２５の伸びが大きくなる。このため、電
極３４の電圧Ｖ３４が、第３の実施例の電極３３の電圧
Ｖ３３に比べてより低い値でＰ拡散領域１３に達する。
つまり、Ｐ- 基板１７からの伸びる空乏層２５は、セン
ス電極３２より得られるセンス電圧Ｖ３２の上昇度合い
を抑制するように機能する。
部とＰ- 基板１１の表面との距離が、Ｐ拡散領域１２か
ら伸びる空乏層２５とＰ- 基板１７から伸びる空乏層２
５とがすぐに接するような構造の場合、Ｐ拡散領域１３
に向かう空乏層２５の伸びが大きくなる。このため、電
極３４の電圧Ｖ３４が、第３の実施例の電極３３の電圧
Ｖ３３に比べてより低い値でＰ拡散領域１３に達する。
つまり、Ｐ- 基板１７からの伸びる空乏層２５は、セン
ス電極３２より得られるセンス電圧Ｖ３２の上昇度合い
を抑制するように機能する。
【００５１】そして、電極３４の印加電圧Ｖ３４をさら
に上昇させると、図２４に示すように、Ｐ- 基板１７か
らの空乏層とＰ拡散領域１３からの空乏層が接する。そ
の結果、従来例で述べたＪＦＥＴによるピンチオフが生
じるため、Ｐ拡散領域１３からＰ拡散領域１２にかけて
の領域の電界はこれ以後ほとんど変化しなくなる。した
がって、センス電極３２より得られるセンス電圧Ｖ３２
もこれ以後ほとんど変化しなくなる。
に上昇させると、図２４に示すように、Ｐ- 基板１７か
らの空乏層とＰ拡散領域１３からの空乏層が接する。そ
の結果、従来例で述べたＪＦＥＴによるピンチオフが生
じるため、Ｐ拡散領域１３からＰ拡散領域１２にかけて
の領域の電界はこれ以後ほとんど変化しなくなる。した
がって、センス電極３２より得られるセンス電圧Ｖ３２
もこれ以後ほとんど変化しなくなる。
【００５２】なお、上記ＪＦＥＴによるピンチオフ効果
が最大限に生じるのは、図２１及び図２２に示すよう
に、平面上においてＰ拡散領域１２とＮ+ 拡散領域１４
との間を遮断するようにＰ拡散領域１３が存在する場合
となる。したがって、平面上においてＰ拡散領域１２と
Ｎ+ 拡散領域１４との間に一部Ｐ拡散領域１３が存在し
ない構成であれば上記ピンチオフ効果は若干弱まる。
が最大限に生じるのは、図２１及び図２２に示すよう
に、平面上においてＰ拡散領域１２とＮ+ 拡散領域１４
との間を遮断するようにＰ拡散領域１３が存在する場合
となる。したがって、平面上においてＰ拡散領域１２と
Ｎ+ 拡散領域１４との間に一部Ｐ拡散領域１３が存在し
ない構成であれば上記ピンチオフ効果は若干弱まる。
【００５３】このように、ＪＦＥＴによるピンチオフ効
果が加わったのが、第４の実施例が第３の実施例に対す
る大きな違いである。第４の実施例では、センス電圧Ｖ
３２の抑制に、従来例でも利用されていたＪＦＥＴのピ
ンチオフ効果を利用しているが、従来例がＪＦＥＴのピ
ンチオフ特性にのみ頼って電圧センス特性を得ていたの
に対し、第４の実施例では、基本的には第３の実施例で
述べた機構で電圧センス特性を得ており、最後にクラン
プされる電圧のみＪＦＥＴのピンチオフ特性にを利用し
ているにすぎないため、ＪＦＥＴのピンチオフ効果を規
定する種々のパラメータのバラツキが第４の実施例の電
圧センス特性に与える影響は極めて小さい。
果が加わったのが、第４の実施例が第３の実施例に対す
る大きな違いである。第４の実施例では、センス電圧Ｖ
３２の抑制に、従来例でも利用されていたＪＦＥＴのピ
ンチオフ効果を利用しているが、従来例がＪＦＥＴのピ
ンチオフ特性にのみ頼って電圧センス特性を得ていたの
に対し、第４の実施例では、基本的には第３の実施例で
述べた機構で電圧センス特性を得ており、最後にクラン
プされる電圧のみＪＦＥＴのピンチオフ特性にを利用し
ているにすぎないため、ＪＦＥＴのピンチオフ効果を規
定する種々のパラメータのバラツキが第４の実施例の電
圧センス特性に与える影響は極めて小さい。
【００５４】図２５は第４の実施例の電圧センス装置の
電圧センス特性を示すグラフである。なお、このときの
導電膜１６の電位は０Ｖである。同図に示すように、電
極３４の印加電圧Ｖ３４が、Ｐ- 基板１１とＰ拡散領域
１３からなるＪＦＥＴがピンチオフする電圧ＶＰ以降
は、印加電圧Ｖ３４に対するセンス電極３２より得られ
るセンス電圧Ｖ３２の上昇度合いが低く抑えられている
ことがわかる。
電圧センス特性を示すグラフである。なお、このときの
導電膜１６の電位は０Ｖである。同図に示すように、電
極３４の印加電圧Ｖ３４が、Ｐ- 基板１１とＰ拡散領域
１３からなるＪＦＥＴがピンチオフする電圧ＶＰ以降
は、印加電圧Ｖ３４に対するセンス電極３２より得られ
るセンス電圧Ｖ３２の上昇度合いが低く抑えられている
ことがわかる。
【００５５】図２６は、導電膜１６に印加する電圧Ｖｇ
を変化させた場合の電圧センス特性を示すグラフであ
る。このとき、センス電極３２に流し込む電流は１００
μＡで固定している。同図に示すように、導電膜Ｖｇの
電圧を変化させることにより、多様な電圧センス特性を
得ることができる。なお、ＶＰはピンチオフ電圧であ
る。
を変化させた場合の電圧センス特性を示すグラフであ
る。このとき、センス電極３２に流し込む電流は１００
μＡで固定している。同図に示すように、導電膜Ｖｇの
電圧を変化させることにより、多様な電圧センス特性を
得ることができる。なお、ＶＰはピンチオフ電圧であ
る。
【００５６】以下、第４の実施例の製造方法について、
図２０〜図２２を参照にしつつ説明する。まず、Ｐ- 基
板１７上にエピタキシャル成長法等により、Ｎ- 層１８
を形成する。次に、Ｎ- 層１８の表面に絶縁膜１５を形
成し、絶縁膜１５上に導電膜１６を形成する。そして、
導電膜１６をパターニングする。そして、全面にレジス
トを塗布し、レジストをパターニングする。そして、パ
ターニングされたレジスト及び導電膜１６をマスクとし
てＰ型の不純物を注入した後、拡散することにより、Ｐ
拡散領域１２及び１３を形成する。その後、Ｎ型の不純
物を選択的に注入して拡散することにより、Ｎ+ 拡散領
域１４を形成する。そして、Ｎ- 層１８の全面に絶縁膜
３６を形成した後、Ｐ拡散領域１２、Ｐ拡散領域１３及
びＮ型拡散領域１４上の絶縁膜３６にコンタクトホール
を形成する。その後、Ｐ拡散領域１２上に電極３１を形
成し、Ｐ拡散領域１３上にセンス電極３２を形成し、Ｎ
+拡散領域１４上に電極３４を形成し、Ｐ- 基板１７の
裏面に電極３５を形成することにより第４の実施例の電
圧センス装置が製造される。
図２０〜図２２を参照にしつつ説明する。まず、Ｐ- 基
板１７上にエピタキシャル成長法等により、Ｎ- 層１８
を形成する。次に、Ｎ- 層１８の表面に絶縁膜１５を形
成し、絶縁膜１５上に導電膜１６を形成する。そして、
導電膜１６をパターニングする。そして、全面にレジス
トを塗布し、レジストをパターニングする。そして、パ
ターニングされたレジスト及び導電膜１６をマスクとし
てＰ型の不純物を注入した後、拡散することにより、Ｐ
拡散領域１２及び１３を形成する。その後、Ｎ型の不純
物を選択的に注入して拡散することにより、Ｎ+ 拡散領
域１４を形成する。そして、Ｎ- 層１８の全面に絶縁膜
３６を形成した後、Ｐ拡散領域１２、Ｐ拡散領域１３及
びＮ型拡散領域１４上の絶縁膜３６にコンタクトホール
を形成する。その後、Ｐ拡散領域１２上に電極３１を形
成し、Ｐ拡散領域１３上にセンス電極３２を形成し、Ｎ
+拡散領域１４上に電極３４を形成し、Ｐ- 基板１７の
裏面に電極３５を形成することにより第４の実施例の電
圧センス装置が製造される。
【００５７】なお、Ｐ拡散領域１２及び１３の形成に際
し、上記したように導電膜１６をマスクとして利用せず
に、第１及び第２の実施例のように、導電膜１６とは無
関係に、Ｎ- 層１８の表面にＰ拡散領域１２及び１３を
選択的に形成する方法も考えられる。
し、上記したように導電膜１６をマスクとして利用せず
に、第１及び第２の実施例のように、導電膜１６とは無
関係に、Ｎ- 層１８の表面にＰ拡散領域１２及び１３を
選択的に形成する方法も考えられる。
【００５８】このようにして製造された第４の実施例の
電圧センス装置の電圧センス特性を決定するＰ拡散領域
１２，１３間の距離ｒ４（図２０〜図２２参照）は、第
１の実施例同様、精度よく形成することができるため、
安定した電圧センス特性を得ることができる。また、第
３の実施例同様、導電膜１６に適当な電圧を付与するこ
とにより、電圧センス特性を多様に設定することがで
き、さらに、第４の実施例に特有の効果として、高電圧
センス時はＪＦＥＴによるピンチオフ効果も機能する。
また、上記した製造プロセスは比較的容易である。
電圧センス装置の電圧センス特性を決定するＰ拡散領域
１２，１３間の距離ｒ４（図２０〜図２２参照）は、第
１の実施例同様、精度よく形成することができるため、
安定した電圧センス特性を得ることができる。また、第
３の実施例同様、導電膜１６に適当な電圧を付与するこ
とにより、電圧センス特性を多様に設定することがで
き、さらに、第４の実施例に特有の効果として、高電圧
センス時はＪＦＥＴによるピンチオフ効果も機能する。
また、上記した製造プロセスは比較的容易である。
【００５９】なお、第４の実施例の構造で導電膜１６が
ない構造（以下、「第４の実施例の変形例」という。）
も考えられる。第４の実施例の変形例の動作は、第１の
実施例の動作を基本動作とし、第４の実施例のＪＦＥＴ
のピンチオフ特性の効果が加わった動作となる。
ない構造（以下、「第４の実施例の変形例」という。）
も考えられる。第４の実施例の変形例の動作は、第１の
実施例の動作を基本動作とし、第４の実施例のＪＦＥＴ
のピンチオフ特性の効果が加わった動作となる。
【００６０】以下、第４の実施例の変形例の製造方法に
ついて説明する。まず、Ｐ- 基板１７上にエピタキシャ
ル成長法等により、Ｎ- 層１８を形成する。次に、Ｎ-
層１８の表面に酸化膜を形成した後、レジストを塗布
し、レジストをパターニングする。そして、パターニン
グされたレジストをマスクとしてＰ型の不純物を注入し
た後、拡散することにより、Ｐ拡散領域１２及び１３を
形成する。そして、Ｎ型の不純物を選択的に注入して拡
散することにより、Ｎ+ 拡散領域１４を形成する。そし
て、Ｎ- 層１８の全面に絶縁膜３６を形成する。その
後、Ｐ拡散領域１２、Ｐ拡散領域１３及びＮ型拡散領域
１４上の絶縁膜３６にコンタクトホールを形成する。そ
の後、Ｐ拡散領域１２上に電極３１を形成し、Ｐ拡散領
域１３上にセンス電極３２を形成し、Ｎ+ 拡散領域１４
上に電極３４を形成し、Ｐ- 基板１７の裏面に電極３５
を形成することにより第４の実施例の変形例の電圧セン
ス装置が製造される。
ついて説明する。まず、Ｐ- 基板１７上にエピタキシャ
ル成長法等により、Ｎ- 層１８を形成する。次に、Ｎ-
層１８の表面に酸化膜を形成した後、レジストを塗布
し、レジストをパターニングする。そして、パターニン
グされたレジストをマスクとしてＰ型の不純物を注入し
た後、拡散することにより、Ｐ拡散領域１２及び１３を
形成する。そして、Ｎ型の不純物を選択的に注入して拡
散することにより、Ｎ+ 拡散領域１４を形成する。そし
て、Ｎ- 層１８の全面に絶縁膜３６を形成する。その
後、Ｐ拡散領域１２、Ｐ拡散領域１３及びＮ型拡散領域
１４上の絶縁膜３６にコンタクトホールを形成する。そ
の後、Ｐ拡散領域１２上に電極３１を形成し、Ｐ拡散領
域１３上にセンス電極３２を形成し、Ｎ+ 拡散領域１４
上に電極３４を形成し、Ｐ- 基板１７の裏面に電極３５
を形成することにより第４の実施例の変形例の電圧セン
ス装置が製造される。
【００６１】
【発明の効果】以上説明したように、この発明における
請求項１及び請求項２記載の半導体装置によれば、半導
体基板と第１の半導体領域との界面で形成されるＰＮ接
合を逆バイアスするように、第１の主電極及び第２の主
電極にそれぞれ電圧を印加し、センス電極に定電流が流
れるように設定すると、第１及び第２の主電極間の電位
差を大きくするに従い、前記ＰＮ接合から形成される空
乏層も伸び、この空乏層の存在により、第１及び第２の
主電極間の電位差が高レベルになるに従いセンス電極よ
り得られるセンス電圧の上昇度合いが抑制される電圧セ
ンス特性が得られる。
請求項１及び請求項２記載の半導体装置によれば、半導
体基板と第１の半導体領域との界面で形成されるＰＮ接
合を逆バイアスするように、第１の主電極及び第２の主
電極にそれぞれ電圧を印加し、センス電極に定電流が流
れるように設定すると、第１及び第２の主電極間の電位
差を大きくするに従い、前記ＰＮ接合から形成される空
乏層も伸び、この空乏層の存在により、第１及び第２の
主電極間の電位差が高レベルになるに従いセンス電極よ
り得られるセンス電圧の上昇度合いが抑制される電圧セ
ンス特性が得られる。
【００６２】この電圧センス特性は、第１の半導体領域
と第２の半導体領域との距離に依存するが、第１及び第
２の半導体領域は同一製造工程時に同時に形成すること
ができるため、第１の半導体領域と第２の半導体領域と
の距離を精度よく形成することができる。
と第２の半導体領域との距離に依存するが、第１及び第
２の半導体領域は同一製造工程時に同時に形成すること
ができるため、第１の半導体領域と第２の半導体領域と
の距離を精度よく形成することができる。
【００６３】その結果、良好な電圧センス特性を得るこ
とができ、しかもその製造プロセスは比較的簡単であ
る。
とができ、しかもその製造プロセスは比較的簡単であ
る。
【図１】この発明の第１の実施例である電圧センス装置
の構成を示す断面図である。
の構成を示す断面図である。
【図２】図１で示した電圧センス装置の平面構造を示す
平面図である。
平面図である。
【図３】図１で示した電圧センス装置の平面構造を示す
平面図である。
平面図である。
【図４】図１で示した電圧センス装置の平面構造を示す
平面図である。
平面図である。
【図５】第１の実施例の電圧センス装置の動作説明用の
模式断面図である。
模式断面図である。
【図６】第１の実施例の電圧センス装置の動作説明用の
模式断面図である。
模式断面図である。
【図７】第１の実施例の電圧センス装置の動作説明用の
模式断面図である。
模式断面図である。
【図８】第１の実施例の電圧センス装置の動作説明用の
エネルギーバンド図である。
エネルギーバンド図である。
【図９】第１の実施例の電圧センス装置の動作説明用の
エネルギーバンド図である。
エネルギーバンド図である。
【図１０】第１の実施例の電圧センス装置の動作説明用
のエネルギーバンド図である。
のエネルギーバンド図である。
【図１１】第１の実施例の電圧センス装置の電圧センス
特性を示すグラフである。
特性を示すグラフである。
【図１２】この発明の第２の実施例である電圧センス装
置の構成を示す断面図である。
置の構成を示す断面図である。
【図１３】図１２で示した電圧センス装置の平面構造を
示す平面図である。
示す平面図である。
【図１４】図１２で示した電圧センス装置の平面構造を
示す平面図である。
示す平面図である。
【図１５】この発明の第３の実施例である電圧センス装
置の構成を示す断面図である。
置の構成を示す断面図である。
【図１６】図１５で示した電圧センス装置の平面構造を
示す平面図である。
示す平面図である。
【図１７】図１５で示した電圧センス装置の平面構造を
示す平面図である。
示す平面図である。
【図１８】第３の実施例の電圧センス装置の動作説明用
の模式断面図である。
の模式断面図である。
【図１９】第３の実施例の電圧センス装置の動作説明用
の模式断面図である。
の模式断面図である。
【図２０】この発明の第４の実施例である電圧センス装
置の構成を示す断面図である。
置の構成を示す断面図である。
【図２１】図２０で示した電圧センス装置の平面構造を
示す平面図である。
示す平面図である。
【図２２】図２０で示した電圧センス装置の平面構造を
示す平面図である。
示す平面図である。
【図２３】第４の実施例の電圧センス装置の動作説明用
の模式断面図である。
の模式断面図である。
【図２４】第４の実施例の電圧センス装置の動作説明用
の模式断面図である。
の模式断面図である。
【図２５】第４の実施例の電圧センス装置の電圧センス
特性を示すグラフである。
特性を示すグラフである。
【図２６】第４の実施例の電圧センス装置の電圧センス
特性を示すグラフである。
特性を示すグラフである。
【図２７】従来の電圧センス装置の構成を示す断面図で
ある。
ある。
【図２８】従来の電圧センス装置の動作説明用の模式断
面図である。
面図である。
【図２９】従来の電圧センス装置の動作説明用の模式断
面図である。
面図である。
【図３０】従来の電圧センス装置の電圧センス特性を示
すグラフである。
すグラフである。
１１ Ｎ- 基板 １２ Ｐ拡散領域 １３ Ｐ拡散領域 １４ Ｎ+ 拡散領域 １５ 絶縁膜 １６ 導電膜 １７ Ｐ- 基板 １８ Ｎ- 層 ３１ 電極 ３２ センス電極 ３３ 電極 ３４ 電極 ３５ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薩摩 和正 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 北伊丹製作所内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66
Claims (2)
- 【請求項１】 一方主面と他方主面とを有する第１の導
電型の半導体基板と、 前記半導体基板の一方主面に選択的に形成された第２の
導電型の第１の半導体領域と、 前記半導体基板の一方主面に、前記第１の半導体領域と
独立して選択的に形成された第２の導電型の第２の半導
体領域と、 前記第１の半導体領域上に形成された第１の主電極と、 前記第２の半導体領域上に形成されたセンス電極と、 前記半導体基板の他方主面上に形成された第２の主電極
とを備えており、 動作状態において前記センス電極に電流を流すことによ
って前記センス電極より得られるセンス電圧が測定可能
である、 半導体装置。 - 【請求項２】 一方主面と他方主面とを有する第１の導
電型の半導体基板と、 前記半導体基板の一方主面に選択的に形成された第２の
導電型の第１の半導体領域と、 前記半導体基板の一方主面に、前記第１の半導体領域と
独立して選択的に形成された第２の導電型の第２の半導
体領域と、 前記半導体基板の一方主面に、前記第１及び第２の半導
体領域と独立して選択的に形成された第１の導電型の第
３の半導体領域と、 前記第１の半導体領域上に形成された第１の主電極と、 前記第２の半導体領域上に形成されたセンス電極と、 前記第３の半導体領域上に形成された第２の主電極とを
備えており、 動作状態において前記センス電極に電流を流すことによ
って前記センス電極より得られるセンス電圧が測定可能
である、 半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000217A JP2955106B2 (ja) | 1992-01-06 | 1992-01-06 | 半導体装置 |
| DE4300108A DE4300108C2 (de) | 1992-01-06 | 1993-01-05 | Verfahren zum Betreiben einer Halbleitervorrichtung, Halbleitervorrichtung zur Ausführung und Verfahren zur Herstellung der Halbleitervorrichtung |
| US08/325,633 US5574303A (en) | 1992-01-06 | 1994-10-19 | Semiconductor voltage sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000217A JP2955106B2 (ja) | 1992-01-06 | 1992-01-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183038A JPH05183038A (ja) | 1993-07-23 |
| JP2955106B2 true JP2955106B2 (ja) | 1999-10-04 |
Family
ID=11467797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000217A Expired - Lifetime JP2955106B2 (ja) | 1992-01-06 | 1992-01-06 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5574303A (ja) |
| JP (1) | JP2955106B2 (ja) |
| DE (1) | DE4300108C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748025A (en) * | 1996-03-29 | 1998-05-05 | Intel Corporation | Method and apparatus for providing high voltage with a low voltage CMOS integrated circuit |
| US6096610A (en) * | 1996-03-29 | 2000-08-01 | Intel Corporation | Transistor suitable for high voltage circuit |
| JP4857610B2 (ja) * | 2005-06-01 | 2012-01-18 | 株式会社日立製作所 | 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1249933B (de) * | 1963-07-19 | 1967-09-14 | Radio Corporation of America, New York, NY (V St A) | Schaltungsanordnung zum Verstar ken elektrischer Signale mit Feldeffekttran sistoren, die eine isolierte Steuerelektrode enthalten |
| NL7107040A (ja) * | 1971-05-22 | 1972-11-24 | ||
| US4153909A (en) * | 1973-12-10 | 1979-05-08 | National Semiconductor Corporation | Gated collector lateral transistor structure and circuits using same |
| US4012684A (en) * | 1976-03-29 | 1977-03-15 | Rca Corporation | Voltage regulator circuit with FET and bipolar transistors |
| JPS55165674A (en) * | 1979-06-12 | 1980-12-24 | Toshiba Corp | Semiconductor device |
| US4349906A (en) * | 1979-09-18 | 1982-09-14 | Xerox Corporation | Optically controlled integrated current diode lasers |
| JPS57211262A (en) * | 1981-06-22 | 1982-12-25 | Hitachi Ltd | Semiconductor integrated circuit containing signal transfer circuit with lateral type transistor |
| JPS63138779A (ja) * | 1986-11-29 | 1988-06-10 | Nec Kansai Ltd | 半導体素子 |
| JPH0777262B2 (ja) * | 1988-04-19 | 1995-08-16 | 日本電気株式会社 | 縦型電界効果トランジスタ |
| US5023693A (en) * | 1989-06-06 | 1991-06-11 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor with current sensing function |
-
1992
- 1992-01-06 JP JP4000217A patent/JP2955106B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-05 DE DE4300108A patent/DE4300108C2/de not_active Expired - Lifetime
-
1994
- 1994-10-19 US US08/325,633 patent/US5574303A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183038A (ja) | 1993-07-23 |
| DE4300108A1 (en) | 1993-07-08 |
| US5574303A (en) | 1996-11-12 |
| DE4300108C2 (de) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| GB2086652A (en) | An insulated gate transistor with sit characteristics | |
| JP5481562B2 (ja) | 接合型電界効果トランジスタおよびその製造方法 | |
| JP3641489B2 (ja) | 多機能電子部品、とくに負性動抵抗素子、およびその製造方法並びに使用方法 | |
| JPH10132871A (ja) | 半導体装置 | |
| US4672645A (en) | Charge transfer device having an improved read-out portion | |
| US4205334A (en) | Integrated semiconductor device | |
| US4264857A (en) | Constant voltage threshold device | |
| JP2955106B2 (ja) | 半導体装置 | |
| US3882529A (en) | Punch-through semiconductor diodes | |
| US7321138B2 (en) | Planar diac | |
| US4247788A (en) | Charge transfer device with transistor input signal divider | |
| US3482151A (en) | Bistable semiconductor integrated device | |
| US4005471A (en) | Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device | |
| US5874771A (en) | Punch-through resistor | |
| US4011580A (en) | Integrated circuit | |
| US4559638A (en) | Charge transfer device having an improved read-out portion | |
| US4197147A (en) | Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques | |
| JP3396125B2 (ja) | 定電圧ダイオード | |
| JP2590561B2 (ja) | バイポーラトランジスタを備えた半導体装置 | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| JPH0373539A (ja) | アーリー電圧の高い横型バイポーラトランジスタの製造方法 | |
| JPH10125692A (ja) | バイポーラ・パワー・トランジスタ | |
| JP4046995B2 (ja) | 光半導体装置 | |
| CN114823903A (zh) | 一种单结晶体管结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |