JP2954583B1 - 絶縁層表面に延在せるリード端の接触構造 - Google Patents

絶縁層表面に延在せるリード端の接触構造

Info

Publication number
JP2954583B1
JP2954583B1 JP28608798A JP28608798A JP2954583B1 JP 2954583 B1 JP2954583 B1 JP 2954583B1 JP 28608798 A JP28608798 A JP 28608798A JP 28608798 A JP28608798 A JP 28608798A JP 2954583 B1 JP2954583 B1 JP 2954583B1
Authority
JP
Japan
Prior art keywords
lead end
insulating layer
contact
lead
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28608798A
Other languages
English (en)
Other versions
JP2000101017A (ja
Inventor
悦四 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP28608798A priority Critical patent/JP2954583B1/ja
Application granted granted Critical
Publication of JP2954583B1 publication Critical patent/JP2954583B1/ja
Publication of JP2000101017A publication Critical patent/JP2000101017A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Measuring Leads Or Probes (AREA)

Abstract

【要約】 【課題】絶縁層として配線パターンの形成に適した剛性
の高い樹脂を選択しつつ、リード端に適度な弾性接触力
を与えることができると共に、弾性材の熱膨張による伸
縮を有効に阻止できる。即ちリード及びリード端に形成
された接触部の微細化、微少ピッチ化を達成しながら該
リード端に適度な弾性を付与でき、そして熱による伸び
を有効に阻止できる、絶縁層表面に延在せるリード端の
接触構造を提供する。 【解決手段】絶縁層の1表面に延在するリード端3に接
触部4を形成し、該接触部4を他の電子部品5に対する
加圧接触手段として供するリード端3の接触構造におい
て、上記リード端3直下の絶縁層1部分に孔6を設け、
該孔6内に弾性材7を充填し、リード端3即ち接触部4
を該孔6内に充填された弾性材7でバックアップし上記
加圧接触時における弾性を付与する絶縁層表面に延在せ
るリード端の接触構造。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は絶縁層の表面に延在
せるリード端の加圧接触構造に関する。
【0002】
【従来の技術】特願平9−51951号はその図2及び
図3において、絶縁層をポリイミド樹脂の如き弾性に欠
ける基材にて形成し、該絶縁層の表面に延在せるリード
端を外方へ向け突出してバンプを形成し、該バンプの内
面側に形成された凹所に絶縁層の一部を充填して該バン
プ形接触部を補強し、これを他の電子部品へ加圧接触せ
しめるリード端の接触構造を開示している。
【0003】然しながら、この接触構造はバンプの強度
付与、剛性付加手段としては有効であるが、逆に弾性を
損ない、上記バンプ形接触部を他の電子部品へ加圧接触
する際に求められる弾性接触力を欠く問題点を有してい
る。
【0004】この従来例における絶縁層を弾性を富有せ
るゴム等で形成し上記バンプ形接触部の弾性接触力を得
ることも考えられるが、絶縁層をゴム等で形成すると、
熱膨張による過度の伸縮を来たし、接触部の精度を保ち
難い問題を生ずるばかりか、ゴムの絶縁層ではメッキ等
による配線パターンの形成並びに配線パターンの層間接
続が困難なる致命的問題を招来する。
【0005】
【発明が解決しようとする課題】而して、本発明は上記
リード端を補強しつつ適度の弾性接触力も与え、加えて
熱膨張による伸縮も抑制し得る、絶縁層表面に延在せる
リード端の接触構造を提供する。
【0006】よって上記バンプによる他の電子部品との
適正な接触圧を得て接触の信頼性を確保するようにした
ものである。
【0007】
【課題を解決するための手段】本発明に係わるリード端
の接触構造は、上記絶縁層の表面に延在するリード端に
接触部を形成し、該接触部を他の電子部品に対する加圧
接触手段として供するリード端の接触構造において、上
記リード端直下の絶縁層部分に孔が設けられ、該孔内に
シリコンゴム、ウレタンゴム等の弾性材が充填され、リ
ード端即ち接触部を該孔内に充填された弾性材でバック
アップし上記加圧接触時における弾性を付与するリード
端の接触構造を提供する。
【0008】上記絶縁層として配線パターンの形成に適
した剛性の高い樹脂を選択しつつ、孔内に充填した弾性
材によりリード端に適度な弾性接触力を与えることがで
きると共に、孔内壁により弾性材の熱膨張による伸縮を
有効に阻止できる。
【0009】又上記絶縁層は該絶縁層より熱膨張係数の
小さなリジット板に層着し、絶縁層の熱膨張による伸縮
を抑止する。
【0010】又上記絶縁層を半導体ウェハに層着して半
導体ウェハの接点変換構造を形成する。本発明はリード
及びリード端に形成された接触部の微細化、微小ピッチ
化を達成しながら該リード端に適度な弾性を付与でき、
そして熱による伸びを有効に阻止でき、半導体ウェハの
接点変換構造として適切に実施できる。
【0011】上記接触部はリード端を外方へ向け山形に
付形して成るバンプにより形成する。又は上記リード端
の外表面に導電ペーストを盛り上げてバンプを形成し、
該バンプを上記接触部とする。
【0012】上記接触部を形成するリード端は上記孔を
画成する壁に片持ち支持し、弾性を富有せしめる。又は
上記接触部を形成するリード端を孔形成壁に両持ち支持
し、該両持ち支持されたリード端の孔を横断せる部分に
上記弾性を付与する。
【0013】
【発明の実施の形態】本発明の実施形態例を図1乃至図
7に基づいて詳述する。
【0014】絶縁層1の表面にはメッキ等により形成し
た多数のリード2が密着して延在し、該リード端3に接
触部4を形成し、該接触部4を他の検査用配線回路基板
等の電子部品5に対する加圧接触手段として供する。
【0015】上記絶縁層1には多数の孔6を設け、該孔
6を上記リード端3の直下に配置し、該孔6内にシリコ
ンゴム、ウレタンゴム等の弾性材7を充填し、リード端
3即ち接触部4を該孔6内に充填された弾性材7でバッ
クアップし、上記電子部品5に対する加圧接触時におけ
る弾性を付与する。
【0016】上記孔6は図1,図3に示すように、絶縁
層1の対向する表面において開放された貫通孔にて形成
し、該貫通孔内に上記弾性材7を充填しリード端3をバ
ックアップする。
【0017】又上記孔6は図6,図7に示すように、絶
縁層1の外表面において開放された有底孔にて形成し、
該有底孔内に上記弾性材7を充填しリード端3をバック
アップする。
【0018】又上記弾性材充填孔6は図5に示すよう
に、複数のリード端3を内包せる溝孔で形成するか、又
は各リード端3毎に独立せる丸孔等で形成する。
【0019】又図3に示すように、絶縁層1の内表面に
ゴム等の弾性材7を塗布して弾性層8を形成しつつ、該
弾性層8の一部を孔6内に充填しリード端3のバックア
ップ構造を形成する。従って各孔6内の弾性材7は弾性
層8によって相互に連結されている。又は図1に示すよ
うに、上記弾性層8を形成せずに各孔6に弾性材7を充
填する。
【0020】上記絶縁層1としては配線パターンの形成
に適した剛性の高い樹脂を選択でき、他方孔6内に充填
した弾性材7はリード端3に適度な弾性接触力を与える
ゴム等を選択でき、孔6内壁により弾性材7の熱膨張に
よる伸縮を有効に阻止できる。
【0021】上記絶縁層1としては吸湿性と誘電率に優
れた液晶ポリマーが適性である。又この液晶ポリマーは
自己接着性に優れ、接着剤を介さずにリジット板9や半
導体ウェハ10に強固に層着できる。
【0022】上記接触部4は図1,図2に示すように、
リード端3のリード母材を外方へ向け山形に付形して成
るバンプ4′により形成する。
【0023】又は図3,図4に示すように、上記リード
端3の外表面に導電ペーストを盛り上げてバンプ4″を
形成し、該バンプ4″を上記接触部4とする。
【0024】図1,図3に示すように、上記絶縁層1は
上記加圧接触部4を形成した側とは反対側の表面を以て
該絶縁層1より熱膨張係数の小さなリジット板9に層着
し、絶縁層1の熱膨張による伸縮を抑止する。このリジ
ット板9の代表例としては石英ガラス又はセラミック等
が挙げられる。
【0025】又は上記絶縁層1を上記加圧接触部4を形
成した側とは反対側の表面を以て多数のICチップ群を
形成せる半導体ウェハ10に層着して半導体ウェハ10
の接点変換構造を形成する。
【0026】上記絶縁層1をリジット板9又は半導体ウ
ェハ10に層着するに当たり、リジット板9及び半導体
ウェハ10と絶縁層1間に複層の配線回路層11を介在
することができる。
【0027】上記絶縁層1はその外表面に他の電子部品
5に対する加圧接触部4を持つリード2が形成され、該
加圧接触部4を形成した側とは反対側の内表面に密着し
て延在せる配線パターン12を有し、該配線パターン1
2と上記リード2とは絶縁層1を貫通する接続部13を
介して互いに電気的に接続されている。
【0028】又上記リード2は配線パターン12を介し
て配線回路層11の配線パターンと電気的に接続する。
半導体ウェハ10の外部接点は該配線回路層11の配線
パターンを介し配線パターン12と接続され、且つリー
ド2と接続される。
【0029】本発明はリード2及びリード端3に形成さ
れた接触部4の微細化、微小ピッチ化を達成しながら、
該リード端3に適度な弾性を付与でき、そして熱による
伸びを有効に阻止でき、半導体ウェハの接点変換構造と
して適切に実施できる。
【0030】図1乃至図3に示すように、上記接触部4
を形成するリード端3は上記孔6を画成する壁に片持ち
支持する。リード端3即ち接触部4は該片持ち支持部を
支点として良好に弾性変位可能である。
【0031】又は上記接触部4を形成するリード端3を
孔6の画成壁に両持ち支持する。該両持ち支持されたリ
ード端3は孔6を横断せる部分において弾性変位が可能
である。
【0032】好ましくは図2又は図4に示すように、上
記リード端3の内面は孔6内に充填された弾性材7と一
体に結合する。この時、リード端3に形成したバンプ
4′,4″の周囲にバンプの基部から張り出すフランジ
部14を形成し、該フランジ部14を上記弾性材7内に
埋め込みし、該弾性材7と一体とする。
【0033】次に図6,図7に示すように、複数枚の石
英ガラス又はセラミック等から成る単位リジット板を積
層してリジット板1′を形成し、各層のリジット板1′
の表面に配線パターン15を形成し、各配線パターン1
5を上記接触部4を有するリード端3に接続することが
できる。
【0034】
【発明の効果】本発明によれば、絶縁層として配線パタ
ーンの形成に適した剛性の高い樹脂を選択しつつ、孔内
に充填した弾性材によりリード端に適度な弾性接触力を
与えることができると共に、孔内壁により弾性材の熱膨
張による伸縮を有効に阻止できる。
【0035】又上記絶縁層は該絶縁層より熱膨張係数の
小さなリジット板に層着し、絶縁層の熱膨張による伸縮
を良好に抑止することができる。
【0036】又本発明はリード及びリード端に形成され
た接触部の微細化、微小ピッチ化を達成しながら該リー
ド端に適度な弾性を付与でき、そして熱による伸びを有
効に阻止できるので、半導体ウェハの接点変換構造とし
て適切に実施できる。
【図面の簡単な説明】
【図1】本発明に係わる絶縁層表面に延在せるリード端
を片持ち支持構造にしつつ、貫通孔内に充填した弾性材
により該リード端をバックアップし接触構造を形成した
一例を示す断面図。
【図2】上記図1におけるリード端の接触構造部を拡大
して示す断面図。
【図3】本発明に係わる絶縁層表面に延在せるリード端
を片持ち支持構造にしつつ、貫通孔内に充填した弾性材
により該リード端をバックアップし接触構造を形成した
他例を示す断面図。
【図4】上記図3におけるリード端の接触構造部を拡大
して示す断面図。
【図5】上記図1乃至図4におけるリード端の接触構造
部の平面図。
【図6】複層配線層を形成する絶縁層表面に延在せるリ
ード端を片持ち構造にし、該リード端を有底孔に充填し
た弾性材にてバックアップした接触構造を示す断面図。
【図7】複層配線層を形成する絶縁層表面に延在せるリ
ード端を両持ち構造にし、該リード端を有底孔に充填し
た弾性材にてバックアップした接触構造を示す断面図。
【符号の説明】
1 絶縁層 1′ リジット板 2 リード 3 リード端 4 接触部 4′,4″ バンプ 5 電子部品 6 孔 7 弾性材 8 弾性層 9 リジット板 10 半導体ウェハ 11 配線回路層 12 配線パターン 13 接続部 14 フランジ部 15 配線パターン

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁層の表面に延在するリード端に接触部
    を形成し、該接触部を他の電子部品に対する加圧接触手
    段として供するリード端の接触構造において、上記リー
    ド端直下の絶縁層部分に孔が設けられ、該孔内に弾性材
    が充填され、リード端即ち接触部を該孔内に充填された
    弾性材でバックアップし上記加圧接触時における弾性を
    付与する構成としたことを特徴とする絶縁層表面に延在
    せるリード端の接触構造。
  2. 【請求項2】上記絶縁層が該絶縁層より熱膨張係数の小
    さなリジット板に層着されていることを特徴とする請求
    項1記載の絶縁層表面に延在せるリード端の接触構造。
  3. 【請求項3】上記絶縁層が半導体ウェハに層着されてい
    ることを特徴とする請求項1記載の絶縁層表面に延在せ
    るリード端の接触構造。
  4. 【請求項4】上記リード端を外方へ向け山形に付形して
    バンプを形成し、該バンプを上記接触部としたことを特
    徴とする請求項1記載の絶縁層表面に延在せるリード端
    の接触構造。
  5. 【請求項5】上記リード端の外表面に導電ペーストを盛
    り上げてバンプを形成し、該バンプを上記接触部とした
    ことを特徴とする請求項1記載の絶縁層表面に延在せる
    リード端の接触構造。
  6. 【請求項6】上記接触部を形成するリード端が孔形成壁
    に片持ち支持されていることを特徴とする請求項1又は
    2又は3又は4又は5記載の絶縁層表面に延在せるリー
    ド端の接触構造。
  7. 【請求項7】上記接触部を形成するリード端が孔形成壁
    に両持ち支持されていることを特徴とする請求項1又は
    2又は3又は4又は5記載の絶縁層表面に延在せるリー
    ド端の接触構造。
JP28608798A 1998-09-21 1998-09-21 絶縁層表面に延在せるリード端の接触構造 Expired - Fee Related JP2954583B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28608798A JP2954583B1 (ja) 1998-09-21 1998-09-21 絶縁層表面に延在せるリード端の接触構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28608798A JP2954583B1 (ja) 1998-09-21 1998-09-21 絶縁層表面に延在せるリード端の接触構造

Publications (2)

Publication Number Publication Date
JP2954583B1 true JP2954583B1 (ja) 1999-09-27
JP2000101017A JP2000101017A (ja) 2000-04-07

Family

ID=17699781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28608798A Expired - Fee Related JP2954583B1 (ja) 1998-09-21 1998-09-21 絶縁層表面に延在せるリード端の接触構造

Country Status (1)

Country Link
JP (1) JP2954583B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989600B2 (en) * 2000-04-20 2006-01-24 Renesas Technology Corporation Integrated circuit device having reduced substrate size and a method for manufacturing the same
JP3921163B2 (ja) * 2000-09-26 2007-05-30 株式会社アドバンストシステムズジャパン スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JP3971749B2 (ja) * 2004-01-21 2007-09-05 株式会社アドバンストシステムズジャパン 凸型スパイラルコンタクタおよびその製造方法
JP2007205731A (ja) * 2006-01-31 2007-08-16 Optnics Precision Co Ltd 検査、測定用プローブ

Also Published As

Publication number Publication date
JP2000101017A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
US7521283B2 (en) Manufacturing method of chip integrated substrate
US6720644B2 (en) Semiconductor device using interposer substrate and manufacturing method therefor
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
CN103140052A (zh) 电子模块
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
JP2954583B1 (ja) 絶縁層表面に延在せるリード端の接触構造
JP2000068328A (ja) フリップチップ実装用配線基板
WO2000019516A1 (en) Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JP2001223243A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4299601B2 (ja) 多層配線基板
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP0389040A1 (en) Substrate comprising interconnection structures
JP2002289735A (ja) 半導体装置
JP4030220B2 (ja) 半導体チップの実装構造
US6303988B1 (en) Wafer scale burn-in socket
JP4342577B2 (ja) 半導体チップの実装構造
JP3996045B2 (ja) 半導体装置
JP3272889B2 (ja) 半導体装置の製造方法
JPH11150154A (ja) 回路基板保持装置および該装置を用いた半導体装置の製造方法
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法
KR960000219B1 (ko) 반도체 패키지 및 그 제조방법
US20070026661A1 (en) Method of manufacturing a semiconductor device
JP4436748B2 (ja) 半導体装置およびその実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080716

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees