JP2953410B2

JP2953410B2 - 並列型誤り検出回路

Info

Publication number: JP2953410B2
Application number: JP8305802A
Authority: JP
Inventors: 啓之佐藤
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1996-10-31
Filing date: 1996-10-31
Publication date: 1999-09-27
Anticipated expiration: 2016-10-31
Also published as: JPH10135985A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤り検出および訂
正方式に関し、特に、無線ＡＴＭ（Ａsynchronous Ｔr
ansfer Ｍode）多重伝送を行う装置における無線区間
の伝送品質を保証に用いて好適な誤り検出および訂正方
式に関する。

【０００２】

【従来の技術】セルロスやビットエラー対策を施しつ
つ、伝送効率、伝送速度を低下させないための処理とし
ては、誤り訂正を必要としないセルとそうでないセルと
の並列処理、ＡＴＭネットワーク内のセルロスの影響を
抑えるため、ＦＥＣ処理に遅延補償を行い、判定情報と
データと分離させる方式等が提案又は採用されている。

【０００３】この種の従来方式として、例えば特開平８
−９７８２５号公報には、Ｂ−ＩＳＤＮにおけるＡＴＭ
ネットワーク内でのセルロス対策やビットエラー対策を
施しつつ伝送効率や伝送速度を低下させないようにする
ため、符号化されたデータとネットワーク管理情報から
誤り訂正を行うかどうかを判定した判定信号をフレーム
に多重化し、誤り訂正を行うと判定されたデータについ
てのみ誤り訂正符号化され、それ以外のデータについて
は誤り訂正符号化データとタイミング的にぶつからない
ように遅延処理されてセレクタを介して順次ネットワー
クに出力されるデータ伝送装置が提案されている。ま
た、例えば特開平７−１６２３９５号公報には、誤り訂
正符号化を行ったフレームか、行っていないフレームか
を判定する判定情報を伝送データから分離して、この分
離された判定情報を基に、誤り訂正復号化を行ったデー
タ、及び誤り訂正復号化を行わずに遅延されたデータの
いずれかを選択しデータを復号化する方式が提案されて
いる。

【０００４】また、短いフレームのデータのみの再送要
求を行う誤り時の再送方式として、１ビットでもエラー
があるとフレーム全てを再送していたのに対し、送信側
からはエラー訂正符号のみを再送し、受信側で訂正を行
う方式が採用されている。この種の従来方式として例え
ば特開平４−２５３４３３号公報には、データフレーム
に誤り検出コードを付加しておき、受信側で誤りが検出
された時、送信側で予め作成保存しておいた送信データ
に対する誤り訂正コードのみを再送データとして送信
し、受信側では誤り訂正コードを受信した時に誤りのあ
った受信データに対して誤り訂正を行うことにより短い
データ長の誤り訂正コードにみを再送データとして送る
だけでよく、伝送効率の低下を抑止するデータ再送方式
が提案されている。

【０００５】しかしながら、ＡＴＭセルの時系列的な伝
送により、ヘッダに対するＣＲＣ（Ｃyclic Ｒedundan
cy Ｃheck）／ＦＥＣ（前方誤り訂正）処理の後に、ペ
イロードに対するＣＲＣ／ＦＥＣ処理を行う、という具
合に、シーケンシャルにＣＲＣ／ＦＥＣ処理を行ってい
る。

【０００６】また、シーケンシャルにＣＲＣ／ＦＥＣ処
理を行うことによって生じる、セルの格納を行ったバッ
ファを読み出す時の遅延に対して、遅延時間を吸収させ
るだけのバッファサイズが必要とされている。

【０００７】

【発明が解決しようとする課題】無線ＡＴＭ多重伝送を
行う装置において、無線区間の伝送品質を保証するため
に、従来のＡＴＭセルの誤り検出方法を適用した場合、
従来の誤り検出方法は、伝送速度の低下に対する対策は
なされているが、ＡＴＭセルの時系列的な伝送により、
ヘッダに対する処理の後に、ペイロードに対する処理を
行う、というように、シーケンシャルに、ＣＲＣ／ＦＥ
Ｃ処理を行っている。

【０００８】このため、受信したセルをセルバッファへ
格納する場合、バッファからの出力は、ヘッダに対する
ＣＲＣ／ＦＥＣ処理時間と、ペイロードに対するＣＲＣ
／ＦＥＣ処理時間の両方の処理時間が累積されて出力さ
れるため、セル出力遅延が生じる。

【０００９】またバッファ読み出し時には、セル出力ヘ
ッダ部の処理を行っている間の時間分のペイロードの処
理までの時間を吸収させるため、ヘッダ部の処理に対す
る遅延時間相当のバッファサイズが必要とされる。

【００１０】このように、無線ＡＴＭセル多重伝送での
伝送品質を保証するための、従来の誤り検出／訂正方式
は、無線ＡＴＭセルに対して、ヘッダ部とペイロード部
とについてシーケンシャルに誤り検出／訂正処理を行っ
ているために生じる遅延時間が問題となっている。

【００１１】したがって、本発明は、上記問題点を解消
すべくなされたものであって、その目的は、ＡＴＭセル
のＦＥＣ／ＣＲＣ処理時間を有効に使用すること可能と
し、誤り検出および訂正処理遅延時間を減少させる誤り
検出／訂正方式を提供することにある。

【００１２】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、無線ＡＴＭセル多重伝送での伝送品質を
保証するための誤り検出／訂正方式において、ヘッダ部
とペイロード部の独立した誤り検出／訂正処理を行うた
めに、誤り検出／訂正符号を含むヘッダ部とペイロード
部を分離するヘッダ／ペイロード分離手段と、分離した
ヘッダ部データとペイロード部データをそれぞれヘッダ
専用ＦＥＣワークバッファとペイロード専用ＦＥＣワー
クバッファへ格納する手段と、前記ヘッダ／ペイロード
分離手段から入力するヘッダデータに対して、ヘッダ部
の誤りチェック処理を行い、ヘッダ誤り訂正指示を出力
する、ヘッダチェック手段と、前記ヘッダ／ペイロード
分離手段から入力するペイロードデータに対して、ペイ
ロード部の誤りチェック処理を行い、ペイロード誤り訂
正指示を出力する、ペイロードチェック手段と、前記ヘ
ッダチェック手段に対して並列に構成し、前記ヘッダ／
ペイロード分離手段からそれぞれ並列に入力する、ヘッ
ダデータを蓄積する手段と、ＦＥＣ処理を行う機能を具
備するヘッダ専用ＦＥＣワークバッファと、前記ペイロ
ードチェック手段に対して並列に構成し、前記ヘッダ／
ペイロード分離手段からそれぞれ並列に入力する、ペイ
ロードデータを蓄積する手段と、ＦＥＣ処理を行う機能
を具備するペイロード専用ＦＥＣワークバッファと、前
記ＦＥＣワークバッファに蓄積されているデータに対し
て、バッファ読み出し指示として、正常読み出し、ＦＥ
Ｃ後のＣＲＣ処理による、セル廃業の処理を行う指示を
出力し、かつ前記ヘッダチェック手段およびペイロード
チェック手段に対する制御を行う読み出し制御手段と、
前記各ＦＥＣワークバッファから出力した、ヘッダとペ
イロードを合成するマルチプレクス手段と、を具備する
ことを特徴とする。

【００１３】本発明の概要を以下に説明する。本発明
は、検出／訂正処理に諸用する遅延時間の緩和を狙い、
誤り検出／訂正処理を、ヘッダとペイロードに分離して
行い、さらに、分離したヘッダとペイロードに対して、
誤り検出と誤り訂正処理を分離して独立に行う方式を採
用する。

【００１４】本発明は、ヘッダ／ペイロード毎に誤り検
出処理を行うために、ヘッダ／ペイロード毎に誤りチェ
ック部（図１の２０、３０）を設け、ヘッダ／ペイロー
ド毎に誤り検出処理を行う誤りチェック部に対して、誤
り訂正の並列処理を行うため、ヘッダ／ペイロード毎に
ＦＥＣワークバッファ（図１の５０、６０）を設ける。

【００１５】ヘッダとペイロードデータは、各ＦＥＣワ
ークバッファへ格納されるとともに各々のチェック部に
入力される。これらチェック部にて誤り訂正が必要な場
合は、ＦＥＣワークバッファに対して誤り訂正を行うた
めの指示を出し、このワークバッファにてＦＥＣ処理を
行う。また同時に、バッファ読み出し制御部（図１の４
０）に対して誤り検出情報を通知する。

【００１６】またバッファ読み出し制御部（図１の４
０）は、読み出し指示を出力するための制御を行う。ヘ
ッダおよびペイロードチェック部、ヘッダおよびペイロ
ード専用ＦＥＣワークバッファの制御を行い、ＣＲＣ処
理を行う。このバッファ読み出し制御部にて誤りが検出
された場合、誤りが検出されず訂正の必要がない場合
は、正常にセルの読み出し指示を行う。ＦＥＣ処理を行
ったが、ヘッダもしくはペイロードのどちらか一方のＣ
ＲＣ処理にて誤りが検出された場合は、制御を各々の読
み出し指示でＦＥＣワークバッファを読み出し時にセル
廃棄を行う。

【００１７】本発明においては、このように、ヘッダと
ペイロード毎に誤りチェック部とを分離させ、各々に対
してＦＥＣワークバッファを持ち、誤り検出と誤り訂正
処理を独立して行うことにより、シーケンシャルに行っ
ていた場合に比べ、遅延時間を減少させることができ
る。またヘッダ処理に対する時間を有効に利用できるた
め、バッファ読み出し時における遅延時間吸収のための
バッファサイズも減少すると考えられる。

【００１８】

【発明の実施の形態】本発明の実施の形態について以下
に図面を参照して説明する。

【００１９】図１は、本発明の実施の形態の構成を示す
図である。図１を参照すると、本発明の実施の形態は、
ヘッダ／ペイロード分離部１０、ヘッダチェック部２
０、ペイロードチェック部３０、バッファ読み出し制御
部４０、ヘッダ専用ＦＥＣワークバッファ５０、ペイロ
ード専用ＦＥＣワークバッファ６０、マルチプレクサ７
０と、を備えて構成されている。

【００２０】ヘッダ／ペイロード分離部１０は、ＡＴＭ
セルのヘッダとペイロードを分離させ、分離したヘッダ
とペイロードを、チェック部２０、３０、およびＦＥＣ
ワークバッファ５０、６０に対してそれぞれ出力する。

【００２１】ヘッダチェック部２０は、ヘッダ／ペイロ
ード分離部１０から入力するＡＴＭセルのヘッダに対す
る誤りチェックを行う。誤り訂正が必要な場合には、ヘ
ッダ専用ＦＥＣワークバッファ５０に対して誤り訂正を
行うための指示を出し、バッファ読み出し制御部４０に
対して通知する。

【００２２】ペイロードチェック部３０は、ヘッダ／ペ
イロード分離部１０から入力するＡＴＭセルのペイロー
ドに対する誤りチェックを行う。誤り訂正が必要な場合
は、ペイロード専用ＦＥＣワークバッファ６０に対して
誤り訂正を行うための指示を出し、バッファ読み出し制
御部４０に対して通知する。

【００２３】バッファ読み出し制御部４０は、ヘッダチ
ェック部２０、ペイロードチェック部３０でチェックし
た情報をもとに、専用ＦＥＣワークバッファ５０、６０
を読み出すための制御を行う。また、ＦＥＣ処理後のＣ
ＲＣ処理で、ヘッダもしくはペイロードのどちらか一方
でも誤りが検出された場合には、読み出し時に、セル廃
棄を行うための指示を出す。

【００２４】ヘッダ専用ＦＥＣワークバッファ５０は、
ヘッダ部のＦＥＣ処理を行うため、セルを一時的に蓄積
しておくＦＥＣ処理用ワークバッファである。このバッ
ファは、サイクリック（Cyclic）にセルを蓄積し、ヘッ
ダ部のＦＥＣ処理から読み出しまでの処理が終了すると
ともに１セル毎に更新していく。

【００２５】ペイロード専用ＦＥＣワークバッファ６０
は、ペイロード部のＦＥＣ処理を行うため、セルを一時
的に蓄積しておくＦＥＣ処理用ワークバッファである。
このバッファは、サイクリックにセルを蓄積し、ペイロ
ード部のＦＥＣ処理から読み出しまでの処理が終了する
とともに１セル毎に更新していく。

【００２６】マルチプレクス（Ｍｕｘ）部７は、ＣＲＣ
／ＦＥＣ処理後に、各ＦＥＣワークバッファ５０、６０
から出力されるヘッダとペイロードを合成するセルマル
チプレクサである。

【００２７】

【実施例】上記した本発明の実施の形態を更に詳細に説
明すべく本発明の一実施例について以下に説明する。図
２は、本発明の一実施例の構成を示す図である。

【００２８】図２を参照すると、ヘッダ／ペイロード分
離部１０は、１：４デマルチプレクサ（ＤＭｕｘ）回路
で構成され、ＡＴＭセルのヘッダとペイロードを分離さ
せ、各誤りチェック部およびＦＥＣワークバッファに対
して出力する。

【００２９】ヘッダチェック部２０は、ヘッダ／ペイロ
ード分離部１０から入力するＡＴＭセルのヘッダに対す
る誤りチェックを行う（誤り検出のための演算）。誤り
訂正が必要な場合は、ヘッダ専用ＦＥＣワークバッファ
５０にて誤り訂正を行うための指示を出し、バッファ読
み出し制御部４０に対して通知する。

【００３０】ペイロードチェック部３０は、ヘッダ／ペ
イロード分離部１０から入力するＡＴＭセルのペイロー
ドに対する誤りチェックを行う（誤り検出のための演
算）。誤り訂正が必要な場合は、ペイロード専用ＦＥＣ
ワークバッファ６０にて誤り訂正を行うための指示を出
し、バッファ読み出し制御部４０に対して通知する。

【００３１】バッファ読み出し制御部４０は、ヘッダチ
ェック部２０、ペイロードチェック部３０から通知され
るチェック情報を基に、専用ＦＥＣワークバッファ５
０、６０を読み出すための制御を行い、正常にセルを受
信した場合は、専用ＦＥＣワークバッファ５０、６０か
ら正常に読み出しを行うための指示を与える。またＦＥ
Ｃ処理後のＣＲＣ処理で、ヘッダもしくはペイロードの
少なくともどちらか一方でも誤りが検出された場合に
は、読み出し時に、セル廃棄を行うための指示を出す。

【００３２】この指示にて、ＦＥＣワークバッファ５
０、６０のメモリ選択の切替を行う。

【００３３】ヘッダ専用ＦＥＣワークバッファ５０は、
ヘッダ部のＦＥＣ処理を行うため、セルを一時的に蓄積
しておくＦＥＣ処理用ワークバッファであり、３メモリ
バッファで構成されている。このバッファは、バッファ
アドレスを示すヘッダデータに対するポインタを定義す
ることなく、サイクリックにセルを蓄積し、ヘッダ部の
ＦＥＣ処理から読み出しまでの処理が終了するととも
に、１セル毎に更新していく。ヘッダ／ペイロード分離
部１０からのヘッダデータ入力（ｄａｔａ１）、ヘッダ
誤りチェック部からのＦＥＣ指示（ｄａｔａ２）および
マルチプレクサ７０へのヘッダデータ出力（ｄａｔａ
３）の３種類のデータに対して、それぞれのメモリを持
つ、３メモリバッファで構成し、このバッファ以外の処
理部における動作クロックの倍の速度でリード／ライト
を行う。このバッファ内のメモリは、バッファ読み出し
制御部４０からの指示によって切替を行う。

【００３４】ペイロード専用ＦＥＣワークバッファ６０
は、ペイロード部のＦＥＣ処理を行うため、セルを一時
的に蓄積しておくＦＥＣ処理用ワークバッファであり、
３メモリバッファで構成される。このバッファは、バッ
ファアドレスを示すペイロードデータに対するポインタ
を定義することなく、サイクリックにセルを蓄積し、ペ
イロード部のＦＥＣ処理から読み出しまでの処理が終了
するとともに１セル毎に更新していく。また、ヘッダ／
ペイロード分離部からのペイロードデータ入力（ｄａｔ
ａ１）、ペイロード誤りチェック部からのＦＥＣ指示
（ｄａｔａ２）およびマルチプレクサ７０へのペイロー
ドデータ出力（ｄａｔａ３）の３種類のデータに対して
それぞれのメモリを持つ３メモリバッファで構成し、こ
のバッファ以外の処理部における動作クロックの倍の速
度でリード／ライトを行う。このバッファ内のメモリ
は、バッファ読み出し制御部４０からの指示によって切
替を行う。

【００３５】マルチプレクサ部７０は、ＣＲＣ／ＦＥＣ
処理後、ワークバッファ５０、６０から出力されるヘッ
ダとペイロードを合成するセルマルチプレクサ部であ
り、２：１マルチプレクサ（Mux）回路で構成される。

【００３６】本発明の実施例の動作を説明する。

【００３７】図２において、ヘッダ／ペイロード分離部
１０にて、入力ＡＴＭセルをヘッダとペイロードに分離
する。分離したセルは、それぞれ、ヘッダに対する誤り
チェックを行うヘッダチェック部２０およびペイロード
チェック部３０に入力するとともに、セルをヘッダ専用
ＦＥＣワークバッファ５０およびペイロード専用ＦＥＣ
ワークバッファ６０へ格納される。

【００３８】ヘッダチェック部２０にて、ヘッダ部に対
する誤りチェックを行い、誤り訂正が必要な場合は、ヘ
ッダ専用ＦＥＣワークバッファ５０に対して誤り訂正を
行うための指示を出す。ペイロードチェック部３０に
て、ペイロードに対する誤りチェックを行い、誤り訂正
が必要な場合は、ペイロード専用ＦＥＣワークバッファ
６０に対して誤り訂正を行うための指示を出す。バッフ
ァ読み出し制御部４０では、それぞれの誤りチェック部
２０、３０でチェックした情報を基に、各ＦＥＣワーク
バッファ５０、６０を読み出すための制御を行う。正常
なセルを受信した場合は、サイクリックに構成される各
々のＦＥＣワークバッファ５０、６０に対して正常にセ
ルを読み出す指示を与え、更新するため次に到着するセ
ルの入力を行う。ＦＥＣ処理後、ヘッダもしくはペイロ
ードのどちらか一方でもＣＲＣ処理で誤りが検出された
場合は、各ＦＥＣワークバッファ５０、６０に対して読
み出し時にセル廃業を行うための指示を出す。

【００３９】これらの指示によって、ＦＥＣワークバッ
ファにおける３メモリバッファの切替を行う。ＦＥＣワ
ークバッファにおける仕事が終了したら、正常セル受信
時と同様に本制御部によって１セル毎に読み出し処理が
行われ、各々のＦＥＣワークバッファは更新される。各
々のＦＥＣワークバッファからの読み出し後、２：１マ
ルチプレクサ（Ｍｕｘ）部７０にてヘッダとペイロード
を合成して出力する。

【００４０】次に本発明の第２の実施例を説明する。図
３は、本発明の第２の実施例の構成を示す図である。

【００４１】図３を参照すると、ヘッダ／ペイロード分
離部１０は、１：２デマルチプレクサ（DMux）回路から
なり、ＡＴＭセルをヘッダとペイロードに分離し、各誤
りチェック部に出力する。ＦＥＣワークバッファに対し
ては、ヘッダ／ペイロードの分離は行わずに出力する。
また各誤りチェック部およびＦＥＣワークバッファに対
してヘッダおよびペイロードの先頭位置を示すタイミン
グをそれぞれ出力する。

【００４２】ヘッダチェック部２０は、ヘッダ／ペイロ
ード分離部１０から入力するＡＴＭセルのヘッダに対す
る誤りチェックを行う（誤り検出のための演算）。誤り
訂正が必要な場合には、ヘッダ先頭位置のタイミング
で、ＦＥＣワークバッフ５０ァにて誤り訂正を行うため
の指示を出し、ヘッダ先頭位置のタイミングとともにバ
ッファ読み出し制御部４０に対して通知する。

【００４３】ペイロードチェック部３０は、ヘッダ／ペ
イロード分離部１０から入力するＡＴＭセルのペイロー
ドに対する誤りチェックを行う（誤り検出のための演
算）。誤り訂正が必要な場合には、ペイロード先頭位置
のタイミングでＦＥＣワークバッファ５０にて誤り訂正
を行うための指示を出し、ペイロード先頭位置タイミン
グとともにバッファ読み出し制御部４０に対して通知す
る。

【００４４】バッファ読み出し制御部４０は、チェック
部２０、３０から通知されるチェック情報をもとに、Ｆ
ＥＣワークバッファ５０を読み出すための制御を行い、
正常にセルを受信した場合は、ヘッダおよびペイロード
先頭位置タイミングでのＦＥＣワークバッファ５０から
正常に読み出しを行うための指示を与える。ＦＥＣ処理
後のＣＲＣ処理でヘッダもしくはペイロードの少なくと
もどちらか一方でも誤りが検出された場合は、読み出し
時にセル廃棄を行うための指示を出す。この指示にて、
３メモリバッファで構成するＦＥＣワークバッファ５０
のメモリ選択の切替を行う。

【００４５】ＦＥＣワークバッファ５０は、ヘッダ部の
ＦＥＣ処理とペイロードのＦＥＣ処理を行うため、セル
を一時的に蓄積しておくＦＥＣ処理用ワークバッファで
あり、３メモリバッファ構成とされている。このバッフ
ァは、バッファアドレスを示すヘッダデータに対するポ
インタを定義することなく、サイクリックにセルを蓄積
するため、それぞれの先頭位置タイミングでＦＥＣ処理
および読み出し処理を行い、ＦＥＣ処理から読み出しま
での仕事が終了するとともに１セル毎に更新していく。

【００４６】ＦＥＣワークバッファ５０バッファは、ヘ
ッダ／ペイロード分離部１０からのセルデータ入力（ｄ
ａｔａ１）、ヘッダ誤りチェック部２０およびペイロー
ド誤りチェック部３０からのＦＥＣ指示（ｄａｔａ
２）、およびセルデータ出力（ｄａｔａ３）の３種類の
データに対してそれぞれのメモリを備え、ＦＥＣ指示で
あるｄａｔａ２とのインタフェースは、デュアルポート
とする、３メモリバッファで構成されている。そして、
このバッファ５０以外の処理部における動作クロックの
２倍の速度でリード／ライトを行う。

【００４７】このバッファ５０内のメモリは、バッファ
読み出し制御部４０からの指示によって切替を行う。各
誤りチェック部２０、３０からのそれぞれのＦＥＣ指示
は、ヘッダおよびペイロード先頭位置のタイミングで出
力され、ＦＥＣワークバッファで処理される。

【００４８】図３を参照して、本発明の第２の実施例の
動作を説明する。

【００４９】図３を参照すると、ヘッダ／ペイロード分
離部１０にて、入力ＡＴＭセルをヘッダとペイロードに
分離させるとともに、各データに対して、先頭位置タイ
ミングを生成する。分離したセルおよび先頭位置タイミ
ング信号はそれぞれ、ヘッダに対する誤りチェックを行
うヘッダチェック部２０およびペイロードチェック部３
０に入力する。また分離を行わないセルおよびヘッダ／
ペイロード先頭タイミング信号をＦＥＣワークバッファ
５０に対して出力し格納する。

【００５０】ヘッダチェック部２０にて、ヘッダ部に対
する誤りチェックを行い、誤り訂正が必要な場合は、Ｆ
ＥＣワークバッファ５０に対して誤り訂正を行うための
指示をヘッダ先頭位置のタイミングで出す。

【００５１】ペイロードチェック部３０にて、ペイロー
ドに対する誤りチェックを行い、誤り訂正が必要な場合
は、ＦＥＣワークバッファに対して誤り訂正を行うため
の指示をペイロード先頭位置のタイミングで出す。バッ
ファ読み出し制御部４０では、それぞれの誤りチェック
部でチェックした情報をもとに、ＦＥＣワークバッファ
５０を読み出すための制御を行う。

【００５２】正常なセルを受信した場合は、サイクリッ
クに構成されるＦＥＣワークバッファ５０に対して正常
にセルを読み出す指示をヘッダおよびペイロード先頭位
置タイミングで与え、更新するため次に到着するセルの
入力を行う。

【００５３】またＦＥＣ処理後、ヘッダもしくはペイロ
ードのどちらか一方でもＣＲＣ処理で誤りが検出された
場合は、ＦＥＣワークバッファ５０に対して読み出し時
にセル廃業を行うための指示をヘッダおよびペイロード
先頭位置タイミングで出す。

【００５４】これらの指示によって、ＦＥＣワークバッ
ファ５０における３メモリバッファの切替を行う。ワー
クバッファにおける仕事が終了したら、正常セル受信時
と同様に本制御部によって１セル毎に読み出し処理が行
われ、ＦＥＣワークバッファ５０は更新される。

【００５５】次に上記した本発明の実施の形態の作用効
果について、図４を参照して説明する。本発明の実施の
形態は、誤り処理にかかる時間を分散させ、かつヘッダ
とペイロードに関する処理を平行して行うことが可能で
あるため、セルの遅延を減少させることができ、効率の
良い処理を行うことができる。

【００５６】本発明の実施の形態においては、ヘッダ処
理に関してみると、従来の方式にて所要していたと考え
られる処理時間Ｔ１＋Ｔ２に対して、Ｔｄ分の遅延時間
を減少させることができる。ペイロードの処理に関して
も同様のことがいえる。

【００５７】また本発明の実施の形態においては、ヘッ
ダ処理とペイロード処理を並列で行うことから、それぞ
れにかかる時間を分散させることができ、分離させたこ
とによるヘッダとペイロードの同期に対する影響もな
い。またこれにともない、遅延吸収のためのバッファサ
イズの減少という利点がある。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
誤り処理にかかる時間を分散させ、かつヘッダとペイロ
ードに関する処理を平行して行うことを可能としたこと
により、セルの遅延を減少させることができ、処理効率
の向上を達成する、という効果を奏する。

【００５９】また、本発明によれば、ヘッダ処理とペイ
ロード処理を分離して並列で行うことから、それぞれに
かかる時間を分散させることを可能とし、分離させたこ
とによるヘッダとペイロードの同期に対する影響もな
い。また、本発明によれば、遅延吸収のためのバッファ
サイズを減少するという効果も奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態の構成を示す図である。

【図２】本発明の一実施例の構成を示す図である。

【図３】本発明の別の実施例の構成を示す図である。

【図４】本発明の実施の形態の作用効果を説明するため
の模式図である。

【符号の説明】

１０ヘッダ／ペイロード分離部２０ヘッダチェック部３０ペイロードチェック部４０バッファ読み出し制御部５０ヘッダ用ＦＥＣワークバッファ６０ペイロード用ＦＥＣワークバッファ７０セル合成部Ｔ１ヘッダ誤りチェック処理にかかる遅延時間Ｔ２ヘッダ誤り訂正処理にかかる遅延時間Ｔｄヘッダ専用ＦＥＣワークバッファを設けることで
減少できる処理時間

Claims

(57)【特許請求の範囲】

【請求項１】無線ＡＴＭセル多重伝送での伝送品質を保
証するための誤り検出／訂正方式において、ヘッダ部とペイロード部の独立した誤り検出／訂正処理
を行うために、誤り検出／訂正符号を含むヘッダ部とペ
イロード部を分離するヘッダ／ペイロード分離手段と、分離したヘッダ部データとペイロード部データをそれぞ
れヘッダ専用ＦＥＣワークバッファとペイロード専用Ｆ
ＥＣワークバッファへ格納する手段と、前記ヘッダ／ペイロード分離手段から入力するヘッダデ
ータに対して、ヘッダ部の誤りチェック処理を行い、ヘ
ッダ誤り訂正指示を出力する、ヘッダチェック手段と、前記ヘッダ／ペイロード分離手段から入力するペイロー
ドデータに対して、ペイロード部の誤りチェック処理を
行い、ペイロード誤り訂正指示を出力する、ペイロード
チェック手段と、前記ヘッダチェック手段に対して並列に構成し、前記ヘ
ッダ／ペイロード分離手段からそれぞれ並列に入力す
る、ヘッダデータを蓄積する手段と、ＦＥＣ処理を行う
機能を具備するヘッダ専用ＦＥＣワークバッファと、前記ペイロードチェック手段に対して並列に構成し、前
記ヘッダ／ペイロード分離手段からそれぞれ並列に入力
する、ペイロードデータを蓄積する手段と、ＦＥＣ処理
を行う機能を具備するペイロード専用ＦＥＣワークバッ
ファと、前記ＦＥＣワークバッファに蓄積されているデータに対
して、バッファ読み出し指示として、正常読み出し、Ｆ
ＥＣ後のＣＲＣ処理による、セル廃業の処理を行う指示
を出力し、かつ前記ヘッダチェック手段およびペイロー
ドチェック手段に対する制御を行う読み出し制御手段
と、前記各ＦＥＣワークバッファから出力した、ヘッダとペ
イロードを合成するマルチプレクス手段と、を具備することを特徴とする並列型誤り検出／訂正回
路。
【請求項２】請求項１記載の前記ヘッダ専用ＦＥＣワー
クバッファおよび前記ペイロード専用ＦＥＣワークバッ
ファが、入力するセルの流れに対して、サイクリック（巡回時）
にセルを蓄積し、ＦＥＣ処理からバッファ出力までの仕
事が終了するとともに、１セル単位に更新していくよう
に構成されてなることを特徴とする、バッファリング回
路。
【請求項３】ヘッダ部とペイロード部の独立した誤り検
出／訂正処理を行うため、誤り検出／訂正符号を含むヘ
ッダ部とペイロード部を分離するヘッダ／ペイロード分
離手段と、分離したヘッダ部データとペイロード部データに対し
て、先頭を示すタイミングを生成し、出力する手段と、ヘッダ部とペイロード部のデータを分離せずにＦＥＣワ
ークバッファに格納し、ヘッダ部およびペイロード部の
先頭を示すタイミングを出力する手段と、前記ヘッダ／ペイロード分離手段からの入力セルをＦＥ
Ｃワークバッファへ格納する手段と、前記ヘッダ／ペイロード分離手段から入力するヘッダデ
ータに対して、ヘッダ部の誤りチェック処理を行い、ヘ
ッダデータ誤り訂正指示を出力する、ヘッダチェック手
段と、前記ヘッダ／ペイロード分離手段から入力するペイロー
ドデータに対して、ペイロード部の誤りチェック処理を
行い、ペイロード誤り訂正指示を出力する、ペイロード
チェック手段と、前記チェック手段に対して並列に構成し、前記ヘッダ／
ペイロード分離手段からそれぞれセルおよびヘッダ部と
ペイロード部の先頭を示すバッファライトタイミング
と、セルを蓄積する手段と、ＦＥＣ処理を行う機能を具
備するＦＥＣワークバッファと、前記ＦＥＣワークバッファに蓄積されているセルに対し
てヘッダおよびペイロード先頭を示すタイミングで、バ
ッファ読み出し指示を出力し、かつヘッダおよびペイロ
ードチェック部に対する制御を行う読み出し制御手段
と、を具備することを特徴とする並列型誤り検出／訂正方
式。